JP2727435B2 - 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ - Google Patents

外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ

Info

Publication number
JP2727435B2
JP2727435B2 JP7352583A JP35258395A JP2727435B2 JP 2727435 B2 JP2727435 B2 JP 2727435B2 JP 7352583 A JP7352583 A JP 7352583A JP 35258395 A JP35258395 A JP 35258395A JP 2727435 B2 JP2727435 B2 JP 2727435B2
Authority
JP
Japan
Prior art keywords
heat sink
grid array
semiconductor package
ball grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7352583A
Other languages
English (en)
Other versions
JPH09186272A (ja
Inventor
イルクォン シム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAMU INDASUTORIARU KK
Original Assignee
ANAMU INDASUTORIARU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANAMU INDASUTORIARU KK filed Critical ANAMU INDASUTORIARU KK
Publication of JPH09186272A publication Critical patent/JPH09186272A/ja
Application granted granted Critical
Publication of JP2727435B2 publication Critical patent/JP2727435B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は外部露出型ヒートシ
ンクが付着されたボールグリッドアレイ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ：ＢＧＡ）半導体パッケージに関す
るもので、より詳しくは熱放出特性を向上させるための
外部露出型ヒートシンクを有し、ＰＣＢ基板上の貫通ス
ロット内に半導体チップを内装した薄型ボールグリッド
アレイ半導体パッケージに関するものである。
【０００２】
【従来の技術】従来のボールグリッドアレイ半導体パッ
ケージは、基板の上面に一つ又はそれ以上の半導体チッ
プが装着され、ＰＣＢ基板のような導電性材料に対する
電気的接続が半導体チップの付着されたＰＣＢ基板の対
向面表面上に位置するソルダボールのアレイによりなる
構造の半導体パッケージである。
【０００３】このような従来のボールグリッドアレイ半
導体パッケージは、図１に示すように、ＰＣＢ基板１の
底面上に複数のソルダボール１ａを溶着してアレイを構
成し、前記ＰＣＢ基板１の上部に半導体チップ２を付着
し、前記半導体チップ２の底面に付着されたＰＣＢ基板
１の部位には複数の閉塞貫通スロット１ｂ（閉塞貫通ス
ロット１ｂの内部は熱伝導性樹脂が充填される）を形成
することにより、半導体チップ１から発生した熱が半導
体チップ１の底面と熱伝導性樹脂４を経てから、半導体
チップが付着されたＰＣＢ基板１部位に形成された複数
の閉塞貫通スロット１ｂを通じＰＣＢ基板１の底面に溶
着されたソルダボール１ａを介してマザーボードに放出
される。熱伝導性樹脂としては、通常に銀充填エポキシ
が広く使用される。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のボールグリッドアレイ（ＢＧＡ）半導体パッ
ケージにおいては、半導体チップ２から発生した熱が熱
伝導性樹脂４、閉塞貫通スロット１ｂ及びソルダボール
１ａを介して放出されるため、その経由する材料の熱抵
抗がそれぞれ異なって、熱を効果的に放出させるのに問
題がある。又、パッケージの構造上、半導体チップ２が
ＰＣＢ基板１の上部に重なって付着されるため、モール
ディング時、樹脂封止材６の封止高さが半導体チップ２
の厚さ以上に高くなり、半導体パッケージの全体的な厚
さが厚くなる問題があり、軽薄短小のパッケージ形態を
要するシステムには不適合した。
【０００５】従って、本発明者は前記問題点を解消する
ため、従来のボールグリッドアレイ半導体パッケージと
は異なり、完全開放型貫通スロットが形成された基板の
底面に貫通スロットより大きい面積を有するヒートシン
クを接着固定し、貫通スロット内の中央部の位置でヒー
トシンクの上面に半導体チップを実装させることによ
り、半導体チップから発生する熱が熱伝導率の高いヒー
トシンクを介して直接マザーボートに効果的に放出され
るようにするとともに、半導体チップを基板の底面に付
着されたヒートシンクの上面に接着固定した結果、半導
体チップの実装高さが基板と大略同一高さに位置するの
で、外部環境から半導体チップを保護するための樹脂封
止材の封止厚さを少なくとも半導体チップの厚さだけ減
らすことができるようにした。
【０００６】
【課題を解決するための手段】従って、本発明は、半導
体チップと、半導体チップが内装される部位に一つの完
全開放型貫通スロットが形成される基板と、基板に溶着
されるソルダボールと、前記基板に形成される完全開放
型貫通スロットより大きい面積を有するヒートシンクと
から構成され、ヒートシンクは基板に形成される一つの
開放型貫通スロットの周縁部の隣接底面で前記ソルダボ
ールが溶着される側に接着手段により接着固定され、前
記半導体チップは基板に接着固定された前記ヒートシン
ク上面の中央部に接着固定されて基板の開放型貫通スロ
ット中央部に内装され、且つ、前記ヒートシンクの厚さ
は、マザーボードに実装される際、前記ソルダボールの
先端部がくずれながらジョイントされる高さより小さく
形成され、前記半導体チップが発する熱は前記ヒートシ
ンクを介して前記マザーボードに導かれ放出することを
特徴とする。
【０００７】
【発明の実施の形態】以下、本発明を添付図面に基づい
てより具体的に説明すると次のようである。図２は本発
明のボールグリッドアレイ半導体パッケージの断面図
で、底面に複数のソルダボール１１が付着されるボール
グリッドアレイ用ＰＣＢ基板１０の、半導体チップ２０
が付着される部位に完全開放型貫通スロット１２を形成
し、前記貫通スロット１２の周縁部の隣接下面にヒート
シンク３０を付着させる。この際に、ヒートシンク３０
の材質としては、熱伝導率の良好な銅、銅合金、Ａｌ等
の金属材素材が使用され、ヒートシンク３０はＰＣＢ基
板１０の貫通スロット１２より大きい面積を有する。ヒ
ートシンク３０はＰＣＢ基板１０に形成される開放型貫
通スロット１２の周縁部の隣接底面に接着テープ又は接
着剤等の接着手段４２で接着固定される。そして、ＰＣ
Ｂ基板１０に形成された貫通スロット１２を通じて露出
されたヒートシンク３０の上面に半導体チップ２０をエ
ポキシ樹脂等の接着手段４１を使用して直接付着させ、
前記半導体チップ２０とＰＣＢ基板１０を接触させるた
め、金ワイヤ５０をボンディングさせた後、その外部を
樹脂封止材６０でモールディングしてパッケージを完成
する。本発明において、多様な種類の配線基板が使用で
きることは勿論であるが、通常にＰＣＢ基板（１０）が
使用される。
【０００８】図３はこのような構成を有する本発明のボ
ールグリッドアレイ半導体パッケージをマザーボード７
０に実装させた状態を示す断面図である。これはＰＣＢ
基板１０の底面に付着されたヒートシンク３０がマザー
ボード７０に直接されるようにして、半導体パッケージ
チップ２０から発生する熱の放出効果を極大化させるも
のである。即ち、ヒートシンク３０はソルダボール１１
が溶着されるＰＣＢ基板の表面に付着され、半導体チッ
プ２０から発生する熱が熱伝導率の高いヒートシンク３
０を通じてマザーボード７０に直接放出されるようにす
ることにより（伝達経路が短縮される）、熱伝達が効率
的になる。
【０００９】又、図４は本発明のボールグリッドアレイ
半導体パッケージに使用されるヒートシンクの断面を示
すもので、ヒートシンク３０の上面は、ＰＣＢ基板１０
との接着強度を高めるため、ＣｕＯのような黒色又はＣ
ｕ ２ Ｏのような褐色酸化物で鍍金するか、又はグラウン
ドボンドのため、純粋銅又は銀で鍍金した表面層３１を
形成させることができる。
【００１０】又、前記ヒートシンク３０の底面には、パ
ッケージをマザーボード７０に実装する時、ヒートシン
ク３０とマザーボード７０との直接ソルダリングを容易
にするため、ソルダ鍍金処理するか、接着力の増大のた
めにパラジウムＰｄで鍍金処理した表面層３２を形成す
ることができる。そして、前記ヒートシンク３０の厚さ
は、パッケージがマザーボード７０に実装される時、ソ
ルダボール１１の先端部がくずれながらジョイントされ
る高さ（０．４ｍｍ）と一致するように、０．４ｍｍを
越えてはならない。
【００１１】又、前記ヒートシンク３０をＰＣＢ基板１
０の底面に接着する接着手段４２としては、接着剤、又
は両面又は三面接着テープ等が挙げられる。 本発明に
よる半導体パッケージにおいては、ヒートシンク３０が
ＰＣＢ基板１０の底面に付着され、貫通スロット１２を
通じて露出されたヒートシンク３０の上面に半導体チッ
プ２０が付着されることにより、樹脂封止材６０の高さ
を半導体チップ２０の厚さ以上に著しく減らすことがで
きるので、軽薄短小のパッケージ形態を要するシステム
に特に適合する利点がある。
【００１２】
【発明の効果】以上説明したように、本発明による外部
露出型ヒートシンクが付着された薄型ボールグリッドア
レイ半導体パッケージは、半導体チップから放出される
熱が熱伝導率の高いヒートシンクを通じて直接マザーボ
ードに放出される熱放出特性を有するとともに、半導体
チップを外部環境から保護するための樹脂封止材の厚さ
を著しく減らして半導体パッケージを軽薄短小化し得る
優れた効果を有する。
【図面の簡単な説明】
【図１】従来のボールグリッドアレイ半導体パッケージ
の断面図である。
【図２】本発明のボールグリッドアレイ半導体パッケー
ジの断面図である。
【図３】本発明のボールグリッドアレイ半導体パッケー
ジがマザーボードに実装された状態を示す断面図であ
る。
【図４】本発明のボールグリッドアレイ半導体パッケー
ジの熱放出のために使用されるヒートシンクを示す断面
図である。
【符号の説明】
１０ ＰＣＢ基板 １１ ソルダボール １２ 貫通スロット ２０ 半導体チップ ３０ ヒートシンク ４１、４２ 接着手段 ５０ 金ワイヤ ６０ 樹脂封止材 ７０ マザーボード

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、前記半導体チップが内
    装される部位に一つの完全開放型貫通スロットが形成さ
    れる基板と、前記基板に溶着されるソルダボールと、前
    記基板に形成される完全開放型貫通スロットより大きい
    面積を有するヒートシンクとから構成され、ヒートシン
    クは基板に形成される一つの開放型貫通スロットの周縁
    部の隣接底面で前記ソルダボールが溶着される側に接着
    手段により接着固定され、前記半導体チップは基板に接
    着固定された前記ヒートシンク上面の中央部に接着固定
    されて基板の開放型貫通スロット中央部に内装され、且
    つ、前記ヒートシンクの厚さは、マザーボードに実装さ
    れる際、前記ソルダボールの先端部がくずれながらジョ
    イントされる高さより小さく形成され、前記半導体チッ
    プが発する熱は前記ヒートシンクを介し前記マザーボー
    ドに導かれ放出することを特徴とする外部露出型ヒート
    シンクが付着された薄型ボールグリッドアレイ半導体パ
    ッケージ。
  2. 【請求項２】 前記ヒートシンクの厚さは最大０．４ｍ
    ｍを越えないことを特徴とする請求項１記載の外部露出
    型ヒートシンクが付着された薄型ボールグリッドアレイ
    半導体パッケージ。
  3. 【請求項３】 前記ヒートシンクの上面はＣｕＯ又はＣ
    ｕ ２ Ｏで表面処理されることを特徴とする請求項１又は
    ２記載の外部露出型ヒートシンクが付着された薄型ボー
    ルグリッドアレイ半導体パッケージ。
  4. 【請求項４】 前記ヒートシンクの上面はグラウンドボ
    ンドのための銅又は銀が鍍金されることを特徴とする請
    求項１又は２記載の外部露出型ヒートシンクが付着され
    た薄型ボールグリッドアレイ半導体パッケージ。
  5. 【請求項５】 前記ヒートシンクの下面はＰｄ又はソル
    ダ鍍金処理されることを特徴とする請求項１又は２記載
    の外部露出型ヒートシンクが付着された薄型ボールグリ
    ッドアレイ半導体パッケージ。
  6. 【請求項６】 前記接着手段は銀充填エポキシ、両面接
    着テープ又は三面接着テープのいずれかであることを特
    徴とする請求項１記載の外部露出型ヒートシンクが付着
    された薄型ボールグリッドアレイ半導体パッケージ。
JP7352583A 1995-08-16 1995-12-28 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ Expired - Fee Related JP2727435B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P25172 1995-08-16
KR1019950025172A KR100186759B1 (ko) 1995-08-16 1995-08-16 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조

Publications (2)

Publication Number Publication Date
JPH09186272A JPH09186272A (ja) 1997-07-15
JP2727435B2 true JP2727435B2 (ja) 1998-03-11

Family

ID=19423577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7352583A Expired - Fee Related JP2727435B2 (ja) 1995-08-16 1995-12-28 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ

Country Status (2)

Country Link
JP (1) JP2727435B2 (ja)
KR (1) KR100186759B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474193B1 (ko) * 1997-08-11 2005-07-21 삼성전자주식회사 비지에이패키지및그제조방법
KR20010057046A (ko) * 1999-12-17 2001-07-04 이형도 캐비티를 갖는 패키지 기판
KR100649878B1 (ko) * 2000-12-29 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20030066996A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지
CN100364076C (zh) * 2003-09-08 2008-01-23 日月光半导体制造股份有限公司 桥接形式的芯片封装结构及其制造方法
CN103531549A (zh) * 2013-10-24 2014-01-22 桂林微网半导体有限责任公司 半导体芯片封装结构和封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260699A (ja) * 1985-05-14 1986-11-18 三菱電線工業株式会社 電子回路装置
JP2660295B2 (ja) * 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
JP2958380B2 (ja) * 1990-03-12 1999-10-06 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
KR100186759B1 (ko) 1999-04-15
KR970013134A (ko) 1997-03-29
JPH09186272A (ja) 1997-07-15

Similar Documents

Publication Publication Date Title
US6876069B2 (en) Ground plane for exposed package
US6515356B1 (en) Semiconductor package and method for fabricating the same
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP3483720B2 (ja) 半導体装置
US6759752B2 (en) Single unit automated assembly of flex enhanced ball grid array packages
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
JP2727435B2 (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
US6543676B2 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
JP3847839B2 (ja) 半導体装置
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
JP2002057238A (ja) 集積回路パッケージ
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2891426B2 (ja) 半導体装置
US20050087864A1 (en) Cavity-down semiconductor package with heat spreader
US6265769B1 (en) Double-sided chip mount package
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPS618959A (ja) 半導体装置
KR100362501B1 (ko) 반도체장치
KR100369501B1 (ko) 반도체패키지
KR19980025878A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees