KR20030066996A - 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지 - Google Patents

향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20030066996A
KR20030066996A KR1020020006784A KR20020006784A KR20030066996A KR 20030066996 A KR20030066996 A KR 20030066996A KR 1020020006784 A KR1020020006784 A KR 1020020006784A KR 20020006784 A KR20020006784 A KR 20020006784A KR 20030066996 A KR20030066996 A KR 20030066996A
Authority
KR
South Korea
Prior art keywords
substrate
cavity
semiconductor chip
attached
sink
Prior art date
Application number
KR1020020006784A
Other languages
English (en)
Inventor
김오석
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020020006784A priority Critical patent/KR20030066996A/ko
Publication of KR20030066996A publication Critical patent/KR20030066996A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 향상된 열방출 특성을 갖는 볼 그리드 어레이(Ball Grid Array) 패키지를 개시하며, 개시된 본 발명의 패키지는, 중앙에 캐버티(cavity)가 구비되며, 상부면에는 전극단자들이, 그리고, 하부면에는 수 개의 솔더 볼 패드가 구비되면서 각 전극단자와 솔더 볼 패드간을 연결하도록 수 개의 비아패턴이 구비된 기판; 상기 캐버티 및 이에 인접한 기판 하부면에 부착된 메탈 싱크(Metal Sink); 상기 캐버티 내의 메탈 싱크 상에 부착되며, 수 개의 본딩패드를 갖는 반도체 칩; 상기 반도체 칩의 본딩패드들과 상기 기판의 전극단자들을 각각 연결시킨 수 개의 와이어; 상기 반도체 칩 및 와이어와 이에 인접한 기판의 상부면을 덮도록 형성된 몰드 캡(Mold Cap); 및 상기 기판의 각 솔더 볼 패드에 부착된 수 개의 솔더 볼을 포함하는 것을 특징으로 하며, 여기서, 상기 메탈 싱크는 반도체 칩의 부착면이 산화(Oxidation) 처리되고, 그 이면은 주석 도금(Tin Plating) 처리되며, 그리고, 이러한 메탈 싱크는 상기 산화 처리면 가장자리에 부착한 접착제에 의해 기판에 부착된다.

Description

향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지{BALL GRID ARRAY PACKAGE WITH IMPROVED THERMAL EMISSION PROPERTY}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 열방출 특성을 향상시킨 볼 그리드 어레이(Ball Grid Array) 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부 회로와의 전기적 접속 수단, 즉, 시스템 보드(System Board)에의 실장 수단으로서 솔더 볼이 구비됨에 따라, 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다.
도 1은 종래의 플라스틱 BGA(이하, PBGA) 패키지를 도시한 단면도로서, 이를설명하면 다음과 같다.
도시된 바와 같이, PBGA 패키지는 반도체 칩(1)이 에폭시(3)에 의해 회로패턴(4), 즉, 전극단자(4a)와 솔더 볼 패드(4c) 및 이들을 연결하는 비아패턴(4b)이 구비된 기판(5) 상에 부착되고, 그의 본딩패드(2)가 와이어(6)에 의해 기판(5)의 전극단자(4a)와 전기적으로 연결되며, 상기 반도체 칩(1)과 기판(2)의 상면은, 예컨데, EMC(Epoxy Molding Compound)로 이루어진 몰드 캡(Mold Cap : 7)으로 밀봉되고, 그리고, 상기 기판(5) 하부면의 솔더 볼 패드(4c)에는 외부 회로, 즉, 시스템 보드에의 실장 수단인 솔더 볼(8)이 부착된 구조이다.
이와 같은 PBGA 패키지(10)는, 도시된 바와 같이, 상기 솔더 볼(8)에 의해 시스템 보드(11)에 실장되며, 이를 통해, 모듈로서 제작된다.
그러나, 상기 PBGA 패키지는 열방출 특성이 좋지 못한 문제점이 있다.
자세하게, PBGA 패키지에 있어서 칩에서 발생한 열은 봉지재를 통하여 외부로 방출되며, 아울러, 기판을 통하여 시스템 보드로 방출된다. 그런데, 시스템 보드 방출되는 열은 기판을 통하여 전달된 후, 솔더 볼과 열전달 효과가 좋지 못한 공기를 통하여 시스템 보드로 전달되므로, 열방출 효과는 비효율적이다.
따라서, 상기 PBGA 패키지가 갖는 불량한 열방출 특성을 개선하기 위해, 종래의 다른 기술로서 TEBGA(Thermal Enhanced BGA) 패키지가 제안되었다.
도 2는 TEBGA 패키지의 단면도로서, 도시된 바와 같이, TEBGA 패키지는 상기 PBGA 패키지와 동일한 구조를 갖으며, 단지, 칩(1)에서 발생된 열을 외부로 신속하게 방출시키기 위해 캡 타입의 히트 싱크(Heat Sink : 9)가 추가된 구조이다.
도 2에서, 미설명한 도면부호들 각각은 도 1의 그것들과 동일한 부분을 나타낸다.
그러나, 상기 TEBGA 패키지는 PBGA 패키지에 비해서 개선된 열방출 특성을 갖지만, 시스템 보드로 방출되는 열이 여전히 솔더 볼과 열전달 효과가 좋지 못한 공기를 통하여 시스템 보드로 전달되는 바, 열방출 특성의 개선에 한계가 있다.
또한, 상기 TEBGA 패키지는 히트 싱크가 몰드 캡 내에 장착되는 구조이므로 상기 몰드 캡 형성을 위한 몰딩 공정이 어려우며, 아울러, 금속 재질로된 히트 싱크의 부착성을 향상시키기 위해서는 상기 몰드 캡을 여러 형태로 제작해야 하므로 상기 히트 싱크의 제작이 까다로운 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 열방출 특성을 더욱 향상시킨 BGA 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 용이하게 제작할 수 있는 BGA 패키지를 제공함에 그 다른 목적이 있다.
도 1은 종래의 플라스틱 볼 그리드 어레이 패키지의 단면도.
도 2는 종래의 열방출 특성을 개선시킨 볼 그리드 어레이 패키지의 단면도.
도 3은 본 발명의 제1실시예에 따른 볼 그리드 어레이 패키지의 단면도.
도 4는 본 발명의 도 3의 볼 그리드 어레이 패키지의 제조 공정을 설명하기 위한 도면.
도 5는 본 발명의 제2실시예에 따른 볼 그리드 어레이 패키지의 단면도.
도 6은 본 발명의 제3실시예에 따른 볼 그리드 어레이 패키지의 단면도.
도 7은 종래 및 본 발명에 따른 볼 그리드 어레이 패키지들의 열 저항(C/W)을 비교한 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
31 : 반도체 칩 32 : 본딩패드
33 : 에폭시 34a : 전극단자
34b : 비아패턴 34c : 솔더 볼 패드
35 : 기판 36 : 와이어
37 : 몰드 캡 38 : 솔더 볼
39a,39b : 히트 싱크 40 : 메탈 싱크
41 : 산화막 42 : 주석 도금막
43 : 접착제 44 : 솔더 페이스트
50 : 시스템 보드
상기와 같은 목적을 달성하기 위한 본 발명의 BGA 패키지는 중앙에 캐버티가 구비되며, 상부면에는 전극단자들이, 그리고, 하부면에는 수 개의 솔더 볼 패드가 구비되면서 각 전극단자와 솔더 볼 패드간을 연결하도록 수 개의 비아패턴이 구비된 기판; 상기 캐버티 및 이에 인접한 기판 하부면에 부착된 메탈 싱크; 상기 캐버티 내의 메탈 싱크 상에 부착되며, 수 개의 본딩패드를 갖는 반도체 칩; 상기 반도체 칩의 본딩패드들과 상기 기판의 전극단자들을 각각 연결시킨 수 개의 와이어; 상기 반도체 칩 및 와이어와 이에 인접한 기판의 상부면을 덮도록 형성된 몰드 캡; 및 상기 기판의 각 솔더 볼 패드에 부착된 수 개의 솔더 볼을 포함하는 것을 특징으로 한다.
여기서, 상기 메탈 싱크는 반도체 칩의 부착면이 산화(Oxidation) 처리되며, 그 이면은 주석 도금(Tin Plating) 처리되고, 그리고, 이러한 메탈 싱크는 상기 산화 처리면 가장자리에 부착한 접착제에 의해 기판에 부착된다.
또한, 본 발명의 BGA 패키지는 상기 기판 상에 부착된 금속 재질의 히트 싱크를 더 포함한다.
본 발명에 따르면, 메탈 싱크를 다이 패드로 이용하면서, 이것을 시스템 보드에 직접 연결시키기 때문에 상기 시스템 보드로의 열 전달 효율을 높일 수 있으며, 따라서, 패키지의 열방출 특성을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
[실시예 1]
도 3은 본 발명의 제1실시예에 따른 BGA 패키지의 단면도이다.
도시된 바와 같이, 본 발명의 제1실시예에 따른 BGA 패키지(30)는 기판(35) 중앙에 캐버티(Cavity)가 구비되며, 상기 캐버티를 막도록 기판(35)의 하부면에는 메탈 싱크(Metal Sink : 40)가 부착되고, 반도체 칩(31)은 에폭시(33)에 의해 상기기판(35) 캐버티 내의 메탈 싱크(40) 상에 부착된다.
자세하게, 상기 기판(35)은 그 중앙부에 소정 형상, 바람직하게 사각 형상의 캐버티를 구비하며, 상기 캐버티 외측의 상부면에는 수 개의 전극단자(34a)를, 하부면에는 수 개의 솔더 볼 패드(34c)를, 그리고, 내부에는 각 전극단자(34a)와 솔더 볼 패드(34c)간을 연결하는 수 개의 비아패턴(34b)을 구비한다.
상기 메탈 싱크(40)는 칩(31)이 부착되는 다이 패드(Die Pad)로 기능하며, 아울러, 시스템 보드(50)에의 실장시에 상기 시스템 보드(50)와 직접 연결되어 열전달 경로를 제공한다. 특히, 상기 메탈 싱크(40)는 기판과의 접착, 몰드 캡 형성 물질과의 접착 및 칩 부착 특성이 향상되도록 상기 칩 부착면이 산화(Oxidation) 처리되며, 아울러, 시스템 보드(50)와의 직접적인 연결을 위해 산화처리된 면의 이면이 주석 도금(Tin Plating) 처리된다. 또한, 상기 메탈 싱크(40)는 도시되지는 않았으나 기판 캐버티와 동일한 형상, 예컨데, 사각 형상으로 구비됨이 바람직하며, 원형으로도 구비될 수 있고, 그리고, 기판(35)에의 부착력을 증대시키기 위해 타이 바(Tie Bar) 형상의 패턴을 구비하는 형상으로 구비될 수 있다. 게다가, 이러한 메탈 싱크(40)는 산화 처리면 가장자리에 부착한 접착제(43)에 의해 기판(35) 하부면에 부착된다. 도면부호 41은 산화막을, 42는 주석 도금막을 나타낸다.
계속해서, 반도체 칩(31)의 본딩패드들(32)과 기판(35)의 전극단자들(34a)은 수 개의 와이어(36)에 의해 각각 연결되며, 상기 칩(31)과 와이어(36) 및 가장자리를 제외한 기판(35)의 상부면은 몰드 캡(37)으로 밀봉되고, 그리고, 기판(35)의 각 솔더 볼 패드(34c)에는 시스템 보드(50)에의 실장 수단으로서 기능하는 솔더볼(38)이 부착된다.
아울러, 전술한 구조의 BGA 패키지는 솔더 볼(38)에 의해 시스템 보드(50)에 실장되어, 모듈로서 제작된다. 이때, 상기 메탈 싱크(40)은 솔더 페이스트(44)에 의해 시스템 보드(50), 보다 정확하게는, 시스템 보드(50)의 그라운드(Ground) 전극과 연결된다.
이와 같은 본 발명의 제1실시예에 따른 패키지 구조에 있어서, 칩(31)에서 발생된 열은 몰드 캡(37)을 통하여 외부로의 방출이 이루어지며, 동시에, 시스템 보드(50)로의 방출이 이루어진다. 이 경우, 상기 시스템 보드(50)로의 열방출은 메탈 싱크(40)를 거쳐 바로 시스템 보드(50)로 전달되며, 이때, 상기 메탈 싱크(40)의 열전달 효율이 매우 우수하기 때문에 본 발명의 BGA 패키지는 종래의 PBGA 또는 TEBGA 패키지들과 비교해서 향상된 열방출 특성을 갖게 된다.
도 4는 상기한 BGA 패키지의 제조 공정을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.
우선, 중앙부에 캐버티(C)를 갖으면서, 상기 캐버티 외측으로 상부면에 전극단자(34a)를, 하부면에 솔더 볼 패드(34c)를, 그리고, 내부에 비아패턴(34b)을 구비한 기판(35)을 마련하고, 상기 기판(35)의 하부면에 캐버티(C)를 막도록 접착제(43)를 이용해서 메탈 싱크(40)를 부착한다. 이때, 메탈 싱크(40)는 기판(35)에의 부착면을 산화 처리하며, 그 이면은 주석 도금 처리한다. 도면부호 41은 산화처리에 의해 형성된 산화막을, 42는 주석 도금 처리에 의해 형성된 주석 도금막을 각각 나타낸다.
다음으로, 캐버티 내의 메탈 싱크(40) 상에 에폭시(33)를 이용해서 반도체 칩(31)을 부착하고, 상기 반도체 칩(31)의 각 본딩패드(32)와 기판(35)의 각 전극단자(34a)를 와이어(36)로 연결시킨다.
그런다음, 상기 반도체 칩과 와이어 및 가장자리를 제외한 기판의 상부면을 EMC와 같은 물질로 몰딩하여 상기 반도체 칩(31)과 와이어(36)를 보호하는 몰드 캡(37)을 형성한다.
그리고나서, 기판(35) 하부면의 솔더 볼 패드들(34c) 각각에 시스템 보드로의 실장 수단이 솔더 볼(38)을 부착하여 본 발명의 제1실시예에 따른 향상된 열방출 특성을 갖는 BGA 패키지를 완성한다.
[실시예 2]
도 5는 본 발명의 제2실시예에 따른 BGA 패키지의 단면도로서, 도시된 바와 같이, 본 발명의 제2실시예에 따른 BGA 패키지는 이전 실시예의 그것과 비교해서 동일한 구조를 갖으면서 기판(35) 상에 금속 재질의 히트 싱크(39a)가 추가로 구비되며, 몰드 캡(37)은 칩(31)과 와이어(36) 및 이들에 인접한 히트 싱크 부분을 밀봉하도록 형성된다.
이와 같은 패키지 구조에 따르면, 이전 실시예와 마찬가지로 칩(31)에서 발생된 열이 메탈 싱크(40)를 통해 직접 시스템 보드(50)로 전달되기 때문에 향상된 열방출 특성을 갖으며, 특히, 기판(35) 상에 히트 싱크(39a)가 추가 구비되는 것으로 인해 몰드 캡(37)을 통한 열방출 효과도 향상되는 바, 이전 실시예의 그것 보다 향상된 열방출 특성을 갖는다.
[실시예 3]
도 6은 본 발명의 제3실시예에 따른 BGA 패키지의 단면도로서, 도시된 바와 같이, 이 실시예에 따른 BGA 패키지는 도 5의 그것과 비교해서 히트 싱크가 종래의 TEBGA 패키지와 마찬가지로 캡 타입이면서 몰드 캡(39b) 내에 장착된 형태로 구비된다.
이 실시에에 따르면, 히트 싱크(39b)가 몰드 캡(37) 내에 장착되는 구조인 것과 관련하여, 비록, 몰딩 공정이 어렵고, 그리고, 히트 싱크(39b)의 제작이 까다롭다는 종래의 문제점은 그대로 상존하지만, 열방출 특성만을 고려할 때, 이 실시예에에 따른 BGA 패키지는 종래의 PBGA 패키지 및 TEBGA 패키지에 비해 향상된 열방출 특성을 갖는다.
전술한 바와 같이, 본 발명의 BGA 패키지는 기판 중앙에 캐버티를 구비시키면서 기판 하부면에 상기 캐버티를 막도록 메탈 싱크를 부착시키고, 그리고, 반도체 칩을 상기 캐버티 내의 메탈 싱크 상에 부착시키면서 상기 메탈 싱크를 시스템 보드에 직적 연결시킴으로써, 상기 반도체 칩에서 발생된 열을 메탈 싱크를 통해 직접 시스템 보드에 전달되도록 할 수 있으며, 따라서, 시스템 보드로의 열전달 효과를 향상시킬 수 있는 바, 종래의 PBGA 패키지 및 TEBGA 패키지 보다 열방출 특성을 향상시킬 수 있다.
하기의 표 1 및 도 7은 종래의 PBGA 패키지 및 TEBGA 패키지와 본 발명의 제1, 제2 및 제3실시예에 따른 BGA 패키지들간의 열성능을 시뮬레이션한 결과 및 열저항을 비교해 그래프이다.
(표 1)
PBGA TEBGA FSBGA-1 FSBGA-2 FSBGA-3
바 디 27*27㎜ 27*27㎜ 27*27㎜ 27*27㎜ 27*27㎜
칩 6.75*6.75㎜ 6.75*6.75㎜ 6.75*6.75㎜ 6.75*6.75㎜ 6.75*6.75㎜
기판 2L/0.36㎜ 2L/0.36㎜ 2L/0.36㎜ 2L/0.36㎜ 2L/0.36㎜
LD 256 256 256 256 256
메탈싱크 × × 12.7*12.7*0.3㎜ 12.7*12.7*0.3㎜ 12.7*12.7*0.3㎜
히트싱크 × 18*18*0.3㎜14*14㎜노출 × 26*26*0.3㎜13.25*13.25㎜창 13.5*13.5㎜플레이트
캐버티 × × 7.95*7.95 7.95*7.95 7.95*7.95
열저항 36.25 C/W 22.8 C/W 18.53 C/W 17.10 C/W 18.35 C/W
표 1 및 도 7에서 볼 수 있는 바와 같이, 본 발명의 실시예에 따른 패키지들(FSBGA-1, FSBGA-2, FSBGA-3)은 종래의 PBGA 및 TEBGA 패키지에 비해 낮은 열저항을 갖으며, 따라서, 본 발명의 패키지들(FSBGA-1, FSBGA-2, FSBGA-3)은 종래의 PBGA 및 TEBGA 패키지 보다 향상된 열방출 특성을 갖음을 알 수 있다.
이상에서와 같이, 본 발명은 기판 중앙에 캐버티를 구비시키면서 기판 하부면에 상기 캐버티를 막도록 메탈 싱크를 부착시키고, 그리고, 반도체 칩을 캐버티 내의 메탈 싱크 상에 부착시키면서 상기 메탈 싱크를 시스템 보드에 직적 연결시킴으로써, 상기 반도체 칩에서 발생된 열을 메탈 싱크를 통해 직접 시스템 보드에 전달되도록 할 수 있으며, 이에 따라, 종래의 BGA 패키지과 비교해서 열방출 특성을 향상시킬 수 있으며, 결국, 고성능의 반도체 소자를 제공할 수 있다.
또한, 본 발명은 반도체 칩을 기판 캐버티 내에 배치시킴에 따라 패키지의 전체 두께를 감소시킬 수 있으며, 이에 따라, 박막의 패키지를 제공할 수 있다.
게다가, 본 발명은 메탈 싱크를 플레이트 형태로 구비시키기 때문에 제작이 용이하며, 그래서, 종래 복잡한 형태의 히트 싱크 제작에 기인하는 공정 상의 어려움을 해결할 수 있다.
부가해서, 본 발명은 메탈 싱크를 그라운드(Ground)로 사용함으로써, 패키지의 전기적 특성 향상을 기대할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 중앙에 캐버티(cavity)가 구비되며, 상부면에는 전극단자들이, 그리고, 하부면에는 수 개의 솔더 볼 패드가 구비되면서 각 전극단자와 솔더 볼 패드간을 연결하도록 수 개의 비아패턴이 구비된 기판;
    상기 캐버티 및 이에 인접한 기판 하부면에 부착된 메탈 싱크(Metal Sink);
    상기 캐버티 내의 메탈 싱크 상에 부착되며, 수 개의 본딩패드를 갖는 반도체 칩;
    상기 반도체 칩의 본딩패드들과 상기 기판의 전극단자들을 각각 연결시킨 수 개의 와이어;
    상기 반도체 칩 및 와이어와 이에 인접한 기판의 상부면을 덮도록 형성된 몰드 캡(Mold Cap); 및
    상기 기판의 각 솔더 볼 패드에 부착된 수 개의 솔더 볼을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 메탈 싱크는
    상기 반도체 칩의 부착면이 산화(Oxidation) 처리된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제 2 항에 있어서, 상기 메탈 싱크는
    상기 산화 처리면 가장자리에 부착한 접착제에 의해 상기 기판에 부착되는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  4. 제 1 항에 있어서, 상기 메탈 싱크는
    시스템 보드와의 직접적인 전기적 연결을 위해 상기 산화 처리된 면의 이면이 주석 도금(Tin Plating) 처리된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  5. 제 1 항에 있어서, 상기 기판 상에 부착된 금속 재질의 히트 싱크를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
KR1020020006784A 2002-02-06 2002-02-06 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지 KR20030066996A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020006784A KR20030066996A (ko) 2002-02-06 2002-02-06 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020006784A KR20030066996A (ko) 2002-02-06 2002-02-06 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20030066996A true KR20030066996A (ko) 2003-08-14

Family

ID=32220720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020006784A KR20030066996A (ko) 2002-02-06 2002-02-06 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20030066996A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968371B2 (en) 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186272A (ja) * 1995-08-16 1997-07-15 Anam Ind Co Inc 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
KR19980083734A (ko) * 1997-05-17 1998-12-05 김영환 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
KR19990070625A (ko) * 1998-02-23 1999-09-15 구본준 반도체 패키지 및 그 제조방법
KR100258606B1 (ko) * 1995-10-19 2000-06-15 김규현 Pcb 기판 형성방법 및 그를 이용한 bga 반도체 패키지 구조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186272A (ja) * 1995-08-16 1997-07-15 Anam Ind Co Inc 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
KR100258606B1 (ko) * 1995-10-19 2000-06-15 김규현 Pcb 기판 형성방법 및 그를 이용한 bga 반도체 패키지 구조
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
KR19980083734A (ko) * 1997-05-17 1998-12-05 김영환 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR19990070625A (ko) * 1998-02-23 1999-09-15 구본준 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968371B2 (en) 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
US5293301A (en) Semiconductor device and lead frame used therein
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US20020185720A1 (en) Die-up ball grid array package with attached stiffener ring
US20020109226A1 (en) Enhanced die-down ball grid array and method for making the same
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
JPH10200021A (ja) ボトムリード半導体パッケージ
US7692311B2 (en) POP (package-on-package) device encapsulating soldered joints between external leads
JP2908330B2 (ja) リードフレーム，半導体装置及び半導体装置の製造方法
KR100216893B1 (ko) 적층형 bga 반도체패키지
JPH11297917A (ja) 半導体装置及びその製造方法
KR20030066996A (ko) 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지
KR0119757Y1 (ko) 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
JPH11354673A (ja) 半導体装置
KR20010068781A (ko) 반도체 칩 패키지
JPH0521649A (ja) 半導体装置
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
KR20000004424A (ko) 스택 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application