JPH10200021A - ボトムリード半導体パッケージ - Google Patents

ボトムリード半導体パッケージ

Info

Publication number
JPH10200021A
JPH10200021A JP9340911A JP34091197A JPH10200021A JP H10200021 A JPH10200021 A JP H10200021A JP 9340911 A JP9340911 A JP 9340911A JP 34091197 A JP34091197 A JP 34091197A JP H10200021 A JPH10200021 A JP H10200021A
Authority
JP
Japan
Prior art keywords
heat
bottom lead
semiconductor chip
slag
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9340911A
Other languages
English (en)
Other versions
JP2920523B2 (ja
Inventor
Dong-Seok Chun
チュン ドン−セオク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10200021A publication Critical patent/JPH10200021A/ja
Application granted granted Critical
Publication of JP2920523B2 publication Critical patent/JP2920523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体チップから発生する放出熱を、効率良
く外部に放出させる。 【解決手段】 平板状で熱伝導性に優れた第１ヒートス
ラグ６と、熱伝導性に優れた第２ヒートスラグ７と、第
１ヒートスラグ６の上面に熱伝導性に優れた第１接着部
材３により接着されチップパットを有した半導体チップ
１と、その上面中央部に熱伝導性に優れた第２接着部材
３ａにより接着され熱伝導性に優れた第３ヒートスラグ
８と、半導体チップ１の上面両側に接着された複数の内
部リード２ｂと、それらから上向きに屈曲形成された複
数のボトムリード２ａと、内部リード２ｂとチップパッ
トとを連結する電導性導線４と、第１〜第３ヒートスラ
グの内側空間にモールディング樹脂を充填して半導体チ
ップ、内部リード、ボトムリード及び伝導性導線を密封
すると共にボトムリードを外部に露出させた成形部５と
を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に係るもので、詳しくは、半導体チップの上下面及び側
面に放熱性に優れたヒートスラグ（heat slug ）を形成
することにより、ハイパワーの半導体チップ（high pow
er semiconductor chip ）に適合した構造のボトムリー
ド半導体パッケージ（Bottom Leaded Semiconductor Pa
ckage ）に関するものである。
【０００２】
【従来の技術】従来のボトムリード半導体パッケージの
構成においては、図６に示したように、印刷回路基板
（Printed Circuit Board ：図示されず）に電気的に接
続される複数のボトムリード２ａと、それらボトムリー
ド２ａから上向きに屈曲形成された複数の内部リード２
ｂと、前記各ボトムリード２ａの上面に第１接着部材３
により接着されると共にチップパットを有した半導体チ
ップ１と、該半導体チップ１のチップパットと前記内部
リード２ｂとの間を電気的に接続した複数の電導性導線
４と、前記半導体チップ１、前記ボトムリード２ａ、内
部リード２ｂ及び前記伝導性導線４を包含する所定部位
がモールディング樹脂により密封され、前記ボトムリー
ド２ａを印刷回路基板（図示されず）と連結すべく露出
させて成形した成形部５と、を備えていた。
【０００３】
【発明が解決しようとする課題】然るに、このように構
成された従来のボトムリード半導体パッケージにおいて
は、成形部5 の熱伝導性が低いため、半導体チップ1 か
ら発生する熱が外部に容易に放出されず、特に良好な放
熱性を必要とする、ハイパワーチップに不適であるとい
う不都合な点があった。
【０００４】そこで、本発明の目的は、半導体チップの
上下面及び側面に放熱性に優れた複数のヒートスラグを
形成して、放熱の効率を向上しハイパワーチップの半導
体にも適用し得るボトムリード半導体パッケージを提供
しようとするものである。
【０００５】
【課題を解決するための手段】このような目的を達成す
るため、請求項１記載のボトムリード半導体パッケージ
においては、平板状で熱伝導性に優れた第１ヒートスラ
グと、該第１ヒートスラグの両側縁上に垂直に立設され
熱伝導性に優れた第２ヒートスラグと、前記第１ヒート
スラグの上面に熱伝導性に優れた第１接着部材により接
着されチップパットを有した半導体チップと、該半導体
チップの上面中央部に熱伝導性に優れた第２接着部材に
より接着され熱伝導性に優れた第３ヒートスラグと、前
記半導体チップの上面両側に接着部材により接着された
複数の内部リードと、それら内部リードから上向きに屈
曲形成された複数のボトムリードと、前記内部リードと
前記半導体チップのチップパットとを連結する電導性導
線と、前記第１〜第３ヒートスラグの内側空間にモール
ディング樹脂を充填することにより前記半導体チップ、
内部リード、ボトムリード及び伝導性導線を密封すると
共に前記ボトムリードを外部に露出させた成形部と、を
備えて構成されたものである。
【０００６】かかる構成によれば、半導体チップから放
出された熱は、第１接着部材及び第２接着部材を介し
て、第１〜第３ヒートスラグに伝導し、ここから放熱さ
れる。請求項２記載のボトムリード半導体パッケージに
おいては、前記第２ヒートスラグは、第１ヒートスラグ
と別体であって、該第１ヒートスラグに接着して形成さ
れたものである。
【０００７】請求項３記載のボトムリード半導体パッケ
ージにおいては、前記第１〜第３ヒートスラグは、熱伝
導性に優れた非電導性の金属又はセラミック材質から成
るものである。かかる構成によれば、半導体チップによ
り発せられた熱は外部に放出する一方、半導体チップか
らの電気は外部に対し遮断する。
【０００８】請求項４記載のボトムリード半導体パッケ
ージにおいては、前記内部リード及びボトムリードは、
ニッケル又は銅合金から成るものである。請求項５記載
のボトムリード半導体パッケージにおいては、前記第３
ヒートスラグの両側壁面には、外側に突出した突出部が
夫々形成されるものである。かかる構成によれば、第３
ヒートスラグは、成形部とされるモールディング樹脂と
良好に結合する。
【０００９】請求項６記載のボトムリード半導体パッケ
ージにおいては、前記突出部は、球形、凹凸形、多角形
中、何れか一つの形状で構成されるものである。かかる
構成によれば、製造工程及び第３ヒートスラグ、モール
ディング樹脂に応じて任意に突出部の形状を選択、形成
する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態に対し
添付図面を用いて説明する。本発明に係るボトムリード
半導体パッケージにおいては、図１に示したように、平
板状の第１ヒートスラグ６の両側縁に第２ヒートスラグ
７が夫々垂直に形成され、該第２ヒートスラグ７は、第
１ヒートスラグ６に接着されたものであってもよいし、
又は一体として形成されるものであってもよい。この第
１及び第２ヒートスラグ６、７としては、熱伝導性及び
機械的強度に優れた金属又はセラミックの材質が用いら
れる。
【００１１】また、前記第ヒートスラグ６の上面には、
チップパットを有する半導体チップ１が第１接着部材３
により接着される。この第１接着部材３としては、熱伝
導性に優れた材質が用いられる。更に、前記半導体チッ
プ１の上面両側には、リードフレーム２の内部リード２
ｂが接着部材（図示せず）により接着されると共に、前
記半導体チップ１の上面中央部には、第３ヒートスラグ
８が第２接着部材３ａにより接着されている。
【００１２】前記リードフレーム２は、ボトムリード２
ａが内部リード２ｂから上向きに屈曲形成されたもので
あり、銅合金又はニッケル合金により形成されるもので
ある。前記第３ヒートスラグ８は、第１及び第２ヒート
スラグ６、７と同様に熱伝導性及び機械的強度に優れた
金属又はセラミックの材質が用いられ、前記第２接着部
材３ａも熱伝導性の良い材質が用いられる。
【００１３】そして、前記第３ヒートスラグ８の両側壁
面には、図３に示すような凹凸状の突出部１１が夫々形
成され、後述する成形部５との接着力を向上させるよう
になっている。この突出部１１は、凹凸状、多角形状、
若しくは球状に形成されたものであってもよい。更に、
前記内部リード２ｂとチップパット（図示せず）とは伝
導性物質から成る導線４に連結されている。
【００１４】前記第１〜第３ヒートスラグ６、７、８の
内側空間の所定部位には、モールディング樹脂が充填さ
れ前記半導体チップ１、内部リード２ｂ、ボトムリード
２ａ、及び導線４を密封する。このようにして、図２に
示すような、前記ボトムリード２ａの露出された成形部
５が形成される。そして、このように構成された本発明
に係るボトムリード半導体パッケージにおいては、図２
に示すように、印刷回路基板（図示せず）に電気的に接
続される複数のボトムリード２ａの露出面を除く半導体
パッケージの上部の殆どの領域が、第３ヒートスラグ８
により覆われている。
【００１５】更に、図４に示すように、本発明に係るボ
トムリードパッケージを印刷回路基板１０上にソルダー
９を介して実装する場合、ボトムリード２ａのみが、印
刷回路基板１０上のソルダー９により電気的に接続され
る。以下、本発明に係るボトムリードパッケージの製造
方法について説明する。先ず、図５（Ａ）に示すよう
に、平板状の第１ヒートスラグ６の両側縁に対して略垂
直に延びる平板状の第２ヒートスラグ７を形成する。
【００１６】この時、該第２ヒートスラグ７は、第１ヒ
ートスラグ６に接着されて形成されてもよいし、一体に
形成されてもよい。尚、これら第１、２ヒートスラグ
６、７は、熱伝導性及び機械的強度に優れた金属及又は
ラミックの材質から成るものである。次いで、図５
（Ｂ）に示すように、前記第１ヒートスラグ６の上面に
熱伝導性に優れた第１接着部材３を均一に塗布した後、
図５（Ｃ）に示すように、該第１接着部材３上に半導体
チップ１を接着する。
【００１７】その後、図５（Ｄ）に示すように、前記半
導体チップ１の上面両側に接着部材によりリードフレー
ム２の内部リード２ｂを接着し、該内部リードフレーム
２のボトムリード２ｂが上方向きに屈曲形成された状態
とする。次いで、図５（Ｅ）に示すように、前記内部リ
ード２ｂと半導体チップ１のチップパット（図示せず）
との間を導線４により連結した後、図５（Ｆ）に示すよ
うに、前記半導体チップ１の上面中央部に熱伝導性の良
い第２接着部材３ａを均一に塗布する。
【００１８】更に、図５（Ｇ）に示すように、該第２接
着部材３ａにより第３ヒートスラグ８を前記半導体チッ
プ１の上面中央部に接着する。尚、該第３ヒートスラグ
８は、熱伝導性及び機械的強度に優れた金属又はセラミ
ックの材質を用いる。次いで、図５（Ｈ）に示すよう
に、前記ボトムリード２ａが外部に露出されるように、
前記第１〜第３ヒートスラグ６、７、８の内側空間にモ
ールディング樹脂を充填し、前記半導体チップ１、内部
リード２ｂ、ボトムリード２ａ及び導線４を密封するこ
とにより成形部５を成形する。
【００１９】
【発明の効果】以上、説明したように請求項１に係るボ
トムリード半導体パッケージにおいては、熱伝導性に優
れた第１、第２及び第３ヒートスラグを形成し、半導体
チップから発生する熱を、該半導体チップの上下面及び
側面からそれら第１、第２、及び第３ヒートスラグ６、
７、８を経て放出させるため、特に優れた放熱性を必要
とするハイパワーチップの半導体パッケージに適用する
ことができる。
【００２０】また、請求項３記載のボトムリード半導体
パッケージにおいては、半導体チップにより発せられた
熱は外部に放出する一方、半導体チップからの電気は外
部に対し遮断するので、良好な放熱性を実現することが
でき、且つ外部に配置される機器等に電気的障害を与え
るのを防止することができる。また、請求項５記載のボ
トムリード半導体パッケージにおいては、前記第３ヒー
トスラグの両側壁面に、外側に突出した突出部が夫々形
成されるため、第３ヒートスラグと成形部との接着性を
高め、製品の信頼性を向上することができる。
【００２１】また、請求項６記載のボトムリード半導体
パッケージにおいては、前記突出部は、球形、凹凸形、
多角形中、何れか一つの形状で構成されるものであるた
め、製造工程及び第３ヒートスラグ、モールディング樹
脂に応じて任意に突出部の形状を選択、形成することが
でき、製造過程における自由度を向上することができ
る。
【図面の簡単な説明】
【図１】本発明に係るボトムリード半導体パッケージの
構造を示した縦断面図である。
【図２】本発明に係るボトムリード半導体パッケージの
構造を示した底面図である。
【図３】図１のＡ部を拡大して示した断面図である。
【図４】本発明に係るボトムリード半導体パッケージが
印刷回路基板（Printed Circuit Board ）上に実装され
た状態を示した縦断面図である。
【図５】（Ａ）〜（Ｈ）、本発明に係るボトムリード半
導体パッケージの製造方法を示した工程断面図である。
【図６】従来のボトムリード半導体パッケージの構造を
示した縦断面図である。
【符号の説明】
１：半導体チップ ２：リードフレーム（Lead Frame） ２ａ：ボトムリード（Bottom Lead） ２ｂ：内部リード（Inner Lead） ３：第１接着部材 ３ａ：第２接着部材 ４：電導性導線（Wire） ５：成形部 ６：第１ヒートスラグ（Heat Slug ） ７：第２ヒートスラグ ８：第３ヒートスラグ ９：ソルダー（Solder） １０：印刷回路基板（Printed Circuit Board ） １１：突出部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】平板状で熱伝導性に優れた第１ヒートスラ
    グと、該第１ヒートスラグの両側縁上に垂直に立設され
    熱伝導性に優れた第２ヒートスラグと、前記第１ヒート
    スラグの上面に熱伝導性に優れた第１接着部材により接
    着されチップパットを有した半導体チップと、該半導体
    チップの上面中央部に熱伝導性に優れた第２接着部材に
    より接着され熱伝導性に優れた第３ヒートスラグと、前
    記半導体チップの上面両側に接着部材により接着された
    複数の内部リードと、それら内部リードから上向きに屈
    曲形成された複数のボトムリードと、前記内部リードと
    前記半導体チップのチップパットとを連結する電導性導
    線と、前記第１〜第３ヒートスラグの内側空間にモール
    ディング樹脂を充填することにより前記半導体チップ、
    内部リード、ボトムリード及び伝導性導線を密封すると
    共に前記ボトムリードを外部に露出させた成形部と、を
    備えて構成されたボトムリード半導体パッケージ。
  2. 【請求項２】前記第２ヒートスラグは、第１ヒートスラ
    グと別体であって、該第１ヒートスラグに接着して形成
    されたことを特徴とする請求項１記載のボトムリード半
    導体パッケージ。
  3. 【請求項３】前記第１〜第３ヒートスラグは、熱伝導性
    に優れた非電導性の金属又はセラミック材質から成るこ
    とを特徴とする請求項１又は請求項２記載のボトムリー
    ド半導体パッケージ。
  4. 【請求項４】前記内部リード及びボトムリードは、ニッ
    ケル又は銅合金から成ることを特徴とする請求項１〜請
    求項３のいずれか１つに記載のボトムリード半導体パッ
    ケージ。
  5. 【請求項５】前記第３ヒートスラグの両側壁面には、外
    側に突出した突出部が夫々形成されることを特徴とする
    請求項１〜請求項４のいずれか１つに記載のボトムリー
    ド半導体パッケージ。
  6. 【請求項６】前記突出部は、球形、凹凸形、多角形中、
    何れか一つの形状で構成されることを特徴とする請求項
    ５記載のボトムリード半導体パッケージ。
JP9340911A 1996-12-30 1997-12-11 ボトムリード半導体パッケージ Expired - Fee Related JP2920523B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR77510/1996 1996-12-30
KR1019960077510A KR100214549B1 (ko) 1996-12-30 1996-12-30 버텀리드 반도체 패키지

Publications (2)

Publication Number Publication Date
JPH10200021A true JPH10200021A (ja) 1998-07-31
JP2920523B2 JP2920523B2 (ja) 1999-07-19

Family

ID=19492548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9340911A Expired - Fee Related JP2920523B2 (ja) 1996-12-30 1997-12-11 ボトムリード半導体パッケージ

Country Status (5)

Country Link
US (1) US5933709A (ja)
JP (1) JP2920523B2 (ja)
KR (1) KR100214549B1 (ja)
CN (1) CN1104741C (ja)
DE (1) DE19733702B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565962B1 (ko) * 2000-01-06 2006-03-30 삼성전자주식회사 플립 칩 기술을 이용한 피지에이 패키지
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
JP2012175070A (ja) * 2011-02-24 2012-09-10 Panasonic Corp 半導体パッケージ
CN111385917A (zh) * 2018-12-29 2020-07-07 中微半导体设备(上海)股份有限公司 一种用于组装esc的多平面多路可调节温度的加热器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JPH11214638A (ja) 1998-01-29 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
JP4003860B2 (ja) * 2000-11-02 2007-11-07 富士通株式会社 マイクロアクチュエータ及びその製造方法
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
US6633005B2 (en) 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
US6858932B2 (en) * 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
ES2391556T3 (es) 2002-05-03 2012-11-27 Donnelly Corporation Sistema de detección de objetos para vehículo
TW563232B (en) * 2002-08-23 2003-11-21 Via Tech Inc Chip scale package and method of fabricating the same
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
SE529673C2 (sv) * 2004-09-20 2007-10-16 Danaher Motion Stockholm Ab Kretsarrangemang för kylning av ytmonterade halvledare
US20060060980A1 (en) * 2004-09-22 2006-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ic package having ground ic chip and method of manufacturing same
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
KR100700936B1 (ko) * 2006-01-25 2007-03-28 삼성전자주식회사 냉각 장치 및 이를 갖는 메모리 모듈
KR100947454B1 (ko) * 2006-12-19 2010-03-11 서울반도체 주식회사 다단 구조의 열전달 슬러그 및 이를 채용한 발광 다이오드패키지
US7800208B2 (en) 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
TWI508238B (zh) 2012-12-17 2015-11-11 Princo Corp 晶片散熱系統
CN108615711A (zh) * 2014-01-24 2018-10-02 清华大学 一种基于模板的封装结构及封装方法
CN109411425A (zh) * 2018-11-14 2019-03-01 深圳市瓦智能科技有限公司 半导体元件
KR20210017271A (ko) 2019-08-07 2021-02-17 삼성전기주식회사 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
US5552636A (en) * 1993-06-01 1996-09-03 Motorola, Inc. Discrete transitor assembly
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
DE69330249T2 (de) * 1993-10-29 2001-12-06 Stmicroelectronics S.R.L., Agrate Brianza Leistungsverpackung mit hoher Zuverlässigkeit für eine elektronische Halbleiterschaltung
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
CA2140311A1 (en) * 1994-01-14 1995-07-15 Joseph P. Mennucci Multilayer laminate product and process
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
EP0758488A1 (en) * 1995-03-06 1997-02-19 National Semiconductor Corporation Heat sink for integrated circuit packages
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565962B1 (ko) * 2000-01-06 2006-03-30 삼성전자주식회사 플립 칩 기술을 이용한 피지에이 패키지
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
JP2012175070A (ja) * 2011-02-24 2012-09-10 Panasonic Corp 半導体パッケージ
CN111385917A (zh) * 2018-12-29 2020-07-07 中微半导体设备(上海)股份有限公司 一种用于组装esc的多平面多路可调节温度的加热器
CN111385917B (zh) * 2018-12-29 2022-07-15 中微半导体设备(上海)股份有限公司 一种用于组装esc的多平面多路可调节温度的加热器

Also Published As

Publication number Publication date
JP2920523B2 (ja) 1999-07-19
CN1104741C (zh) 2003-04-02
DE19733702B4 (de) 2006-02-23
DE19733702A1 (de) 1998-07-02
KR19980058198A (ko) 1998-09-25
US5933709A (en) 1999-08-03
CN1187037A (zh) 1998-07-08
KR100214549B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
JP2920523B2 (ja) ボトムリード半導体パッケージ
JP5038623B2 (ja) 光半導体装置およびその製造方法
US5065281A (en) Molded integrated circuit package incorporating heat sink
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JP4075204B2 (ja) 積層型半導体装置
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JPH1065042A (ja) 半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
CN110459525B (zh) 一种具有逆变器的电力系统及其制造方法
JPH03280453A (ja) 半導体装置及びその製造方法
KR100474193B1 (ko) 비지에이패키지및그제조방법
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
KR100352119B1 (ko) 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법
JPH0563113A (ja) 樹脂封止型半導体装置
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
CN110957277B (zh) 一种逆变器电力系统及其制造方法
KR20040061860A (ko) 티이씨에스피
JP2504262Y2 (ja) 半導体モジュ―ル
JPH04144162A (ja) 半導体装置
JPH03161957A (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
JPH08330471A (ja) 半導体装置及びその製造方法
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
JPH08255853A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees