KR20040077817A - 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법 - Google Patents

열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법 Download PDF

Info

Publication number
KR20040077817A
KR20040077817A KR1020030011631A KR20030011631A KR20040077817A KR 20040077817 A KR20040077817 A KR 20040077817A KR 1020030011631 A KR1020030011631 A KR 1020030011631A KR 20030011631 A KR20030011631 A KR 20030011631A KR 20040077817 A KR20040077817 A KR 20040077817A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
package
circuit board
printed circuit
Prior art date
Application number
KR1020030011631A
Other languages
English (en)
Inventor
서대성
Original Assignee
한국시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국시그네틱스 주식회사 filed Critical 한국시그네틱스 주식회사
Priority to KR1020030011631A priority Critical patent/KR20040077817A/ko
Publication of KR20040077817A publication Critical patent/KR20040077817A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

열방출 특성을 개선한 플라스틱 비. 지. 에이(BGA) 패키지에 관해 개시한다. 본 발명에 의한 플라스틱 BGA 패키지는 하부에 반도체 칩이 직접 부착되는 하부 히트 싱크가 있고, 상부에는 반도체 칩 표면과 직접 부착되는 상부 히트 싱크 캡을 포함한다. 따라서 반도체 칩과 직접 연결되는 2개의 열방출 경로를 갖기 때문에 플라스틱 BGA형 반도체 패키지의 열방출 특성을 개선할 수 있다.

Description

열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및 그 제조방법{Plastic Ball Grid Array package improving a heat spread characteristics and manufacturing method thereof}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 비. 지. 에이(BGA) 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자의 크기는 반도체 소자의 최종 가공 단계에 있는 반도체 패키지의 크기와 무게에 의해 결정된다. 만일 의료기용 전자장치나 휴대용 전자장치처럼 소형 크기에 적합한 반도체 소자가 필요하다면, 반도체 소자의 크기는 의료기 용 혹은 휴대용 전자장치에 사용되는 반도체 패키지의 크기에 의하여 결정된다.
최근들어 휴대용 전자제품의 크기는 점차 소형화되고 그 기능은 좀 더 확장되는 추세에 있다. 따라서 단위 체적당 반도체 패키지의 실장효율을 높이기 위해 반도체 패키지는 더욱 얇아지고, 더욱 작아져야 한다. 이렇게 반도체 패키지가 더욱 얇아지고 작아져야 하는 추세에 부응하기 위해, 반도체 패키지를 제조하는 기술 및 장비, 반도체 패키지에 사용되는 재료, 반도체 패키지의 구조 등은 크게 변화되고 있다. 나아가 반도체 패키지를 제조하는 기술은, 기존에는 단순히 반도체 칩을 제조한 후에 이어지는 후 공정(backend process)이라는 개념이었지만, 이제는 반도체 칩의 수행능력을 높이는 동반자적 개념으로 확장으로 되고 있다.
이에 따라 반도체 패키지의 개발 방향 역시 점차 변화하고 있다. 즉 과거에는 반도체 칩을 얼마나 외부 환경으로부터 보호하는가, 얼마나 기계적으로 견고한가 등이 주된 개발 방향이었다. 그러나 현재에는 ① 공간적으로 얼마나 크기를 축소하였는가, ② 전력 소모가 얼마나 작은가, ③ 열방출 능력이 얼마나 뛰어난가, ④ 여러 반도체 칩을 얼마나 효율적으로 통합화할 수 있는가 등이 주요 개발방향의 지표가 되고 있다.
상술한 반도체 패키지의 개발 방향 중에서 ③ 열방출 능력에 관해 좀 더 상세히 살펴보기로 한다. 일반적으로 반도체 패키지의 열방출 능력은 θja로 표현된다. 상기 θja는 반도체 칩의 접합 온도(Die junction temperature)가 125℃를 넘지 않아야 한다는 가정 아래에서 정의된다. 상기 θja의 의미는 반도체 패키지에 1 Watt의 전력을 인가하였을 때, 반도체 칩의 접합 온도(Die junction temperature)와 대기 온도(Ambient Temperature)의 차이를 가리킨다. 따라서 θja가 높으면 높을수록 반도체 패키지의 열방출 능력은 떨어진다고 할 수 있다. 상기 열방출 능력을 표시하는 θja는 높으면 높을수록 반도체 패키지의 사용 범위가 제한되고, 높은 신뢰성을 기대할 수 없다.
도 1은 종래 기술에 의한 일반적인 플라스틱 BGA 패키지의 단면도이다.
도 1을 참조하면, BT(Bismaleimide Triazine)수지와 같은 절연기판(18)에 구리로 이루어진 회로패턴(12, 20)이 형성된 인쇄회로기판(10)을 준비한다. 그 후, 상기 인쇄회로기판(10) 위에 반도체 칩(2)을 탑재하고, 와이어(6)를 연결한 후, 봉지수지(8)로 몰딩한 플라스틱 BGA(이하 'PBGA'라 함) 패키지의 단면도이다. 도면에서 참조부호 22는 외부연결단자의 역할을 수행하는 솔더 볼을 가리키고, 14는 절연물질인 솔더 레지스트(14)를 가리키고, 4는 다이접착용 에폭시(epoxy)를 각각 가리킨다.
도 1의 구조를 갖는 PBGA 패키지 중에서, 솔더 볼의 개수가 256개이고, 몸체 길이가 가로 x 세로 27 x 27 ㎜인 PBGA 패키지의 열방출 능력(θja)은 28.9℃/Watt이다. 이 경우 반도체 칩 접착 온도가 125℃를 넘지 않게 하려면, 반도체 칩에 사용 가능한 전력은 2 Watt 미만이어야만 한다. 따라서, 2 Watt 이상의 전력이 반도체 칩이 내장된 반도체 패키지에 인가되면, 반도체 칩은 오동작을 할 수 있고 요구하는 성능을 얻을 수 없게 된다.
그러므로 반도체 패키지 제조업자는 PBGA 패키지의 열방출 능력( θja)를 떨어뜨려 반도체 패키지의 응용 범위를 높이기 위하여 끊임없이 노력하고 있다.
본 발명이 이루고자 하는 기술적 과제는 PBGA 패키지에 있어서 열방출 능력을 개선할 수 있고 전기적 신뢰도를 높일 수 있는 플라스틱 비. 지. 에이(PBGA) 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 열방출 특성을 개선한 플라스틱 비. 지. 에이(PBGA) 패키지의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 일반적인 플라스틱 BGA 패키지의 단면도이다.
도2 내지 도 9는 본 발명에 의한 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지의 제조방법을 설명하기 위해 도시한 단면도들이다.
도 10는 본 발명에 의한 플라스틱 비. 지. 에이 패키지의 상부 히트 싱크 캡의 평면도이다.
도 11은 본 발명에 의한 플라스틱 비. 지. 에이 패키지의 상부 히트 싱크 캡의 단면도이다.
도 12은 본 발명에 의한 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지의 평면도이다.
도 13는 본 발명에 의한 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지의 밑면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 인쇄회로기판, 102: 캐비티(cavity),
104: 하부 히트 싱크, 106: 솔더 페이스트(paste),
108: 반도체 칩, 110: 와이어(wire),
112: 상부 히트 싱크 캡, 114: 다이접착용 에폭시,
116: 봉지수지(EMC), 120: 솔더 볼(solder ball),
170: 오목부, 172: 볼록부,
174: 구멍, 180: 솔더 레지스트(resist),
182: 절연물질, 184: 접지회로패턴,
186: 전원회로패턴, 188: 신호회로패턴.
상기 기술적 과제를 달성하기 위하여 본 발명은, 다층 기판 형태이고 반도체 칩이 부착되는 중앙부에 캐비티(cavity)가 형성된 인쇄회로기판과, 상기 인쇄회로기판의 캐비티 하부에 부착되는 하부 히트 싱크(heat sink)와, 상기 하부 히트 싱크 위에 탑재된 반도체 칩과, 상기 반도체 칩의 패드와 상기 인쇄회로기판 상부의 본드 핑거를 연결하는 와이어(wire)와, 상기 반도체 칩에 연결되며 상기 반도체 칩 표면 및 와이어 본딩 영역을 위에서 덮도록 설치되는 상부 히트 싱크 캡(cap)과, 상기 상부 히트 싱크 캡(cap)의 측면, 상기 와이어 본딩 영역 및 상기 캐비티 영역을 채우는 봉지수지 및 상기 인쇄회로기판의 하부에 부착된 솔더볼을 구비하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이(BGA) 패키지를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 인쇄회로기판은 상기 캐비티 내벽 및 인쇄회로기판 하부에 접지회로패턴이 형성되어 있는 것이 적합하고, 상기 하부 히트 싱크는 상기 솔더볼이 녹는 온도보다 높은 온도에서 녹는 솔더 페이스트(solder paste)를 사용하여 상기 인쇄회로기판에 부착되는 것이 적합하다.
또한, 상기 하부 히트 싱크의 재질은 열전달 특성이 우수한 금속으로, 구리 및 구리합금으로 이루어진 금속군에서 선택된 하나인 것이 적합하다.
바람직하게는, 상기 하부 히트 싱크는 상기 접지회로패턴과 전기적으로 연결된 것이 적합하며, 상기 하부 히트 싱크의 높이는 상기 솔더볼이 녹아 마더 보오드(mother board)에 부착될 때 마더 보오드에 동시에 부착될 수 있는 높이인 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 상부 히트 싱크 캡은 다이접착용 에폭시를 통해 상기 반도체 칩 표면에 부착되는 것이 적합하고, 몰딩 공정에서 봉지수지가 흘려 들어갈 수 있는 구멍이 외곽에 형성된 것이 적합하며, 상기 반도체 칩과 연결되는 부분은 오목하고 상기 와이어 본딩 영역은 볼록한 형태인 것이 적합하고, 열전달 특성이 우수한 금속으로 구리 및 구리합금으로 이루어진 금속군에서 선택된 하나인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 다층 기판 형태이고 반도체 칩이 부착되는 중앙부에 캐비티가 형성된 인쇄회로기판을 준비하는 단계와, 상기 인쇄회로기판 하부에서 캐비티가 형성된 부분에 하부 히트 싱크를 부착하는 단계와, 상기 하부 히트 싱크 위에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩의 패드와 인쇄회로기판의 본드 핑거를 와이어로 연결하는 단계와, 상기 인쇄회로기판 위에서 상기 반도체 칩 표면과 연결되고 와이어 본딩 영역을 위에서 감싸는 상부 히트 싱크 캡을 설치하는 단계와, 상기 상부 히트 싱크 캡의 측면, 상기 와이어 본딩 영역 및 상기 캐비티 영역을 채우도록 봉지수지로 몰딩(molding)을 진행하는 단계와, 상기 인쇄회로기판 하부에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 인쇄회로기판은 상기 캐비티 내벽 및 상기 인쇄회로기판 하부에 접지회로패턴이 형성된 것이 적합하다.
상기 하부 히트 싱크를 상기 인쇄회로기판 하부에서 부착하는 방법은, 상기 솔더볼이 녹는 온도보다 높은 온도에서 녹는 솔더 페이스트(solder paste)를 사용하여 부착하는 것이 적합하고, 상기 하부 히트 싱크와 상기 접지회로패턴이 서로 전기적으로 연결되도록 부착하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 상부 히트 싱크 캡을 설치하는 방법은, 상기 히트 싱크 캡이 다이접착용 에폭시를 사용하여 상기 반도체 칩의 표면에 부착되도록 설치하는 것이 적합하고, 상기 상부 히트 싱크 캡은 몰딩시 봉지수지가 흘러 들어갈 수 있는 구멍이 외곽에 형성된 것이 적합하고, 상기 반도체 칩과 연결되는 부분은 오목하고 상기 와이어 본딩 영역은 볼록한 형태인 것이 적합하다.
본 발명에 따르면, PBGA 패키지에서 열 방출 경로를 PBGA 패키지 하부와 상부의 양방향으로 설정하여 반도체 칩에서 발생하는 열을 효과적으로 외부로 방출하여 열방출 특성을 개선할 수 있다. 또한 인쇄회로기판의 접지회로패턴이 하부 히트싱크와 전기적으로 연결되어 반도체 칩의 전기적 특성을 안정화시킬 수 있다. 그리고 반도체 패키지를 마더 보오드에 실장할 때에 하부 히트 싱크가 마더 보오드에 물리적으로 연결되어 하부 히트 싱크 위에 탑재된 반도체 칩에서 발생하는 열을 효과적으로 아래 방향으로 배출할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 명세서에서 말하는 상부 히트 싱크 캡 및 하부 히트 싱크는 가장 넓은 의미로 사용하고 있으며 아래의 바람직한 실시예에 도시된 것과 같은 특정한 형상만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 상부 히트 싱크 캡의 형태가 원형이지만, 이는 필요에 따라 사각형 혹은 기타 다른 형태로 변형해도 무방하다. 또한 하부 히트 싱크는 솔더 페이스트(solder paste)를 사용하여 인쇄회로기판에 부착하였으나, 이는 접착테이프 혹은 기타 고정수단 등으로 치환할 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
먼저 도 9, 도 12 및 도 13을 참조하여 본 발명에 의한 열방출 특성을 개선한 PBGA 패키지의 구조에 관하여 설명하기로 한다.
도 9는 본 발명에 의한 열방출 특성을 개선한 PBGA 패키지의 단면도이고, 도 12는 평면도이고, 도 13은 밑면도이다.
본 발명에 의한 열방출 특성을 개선한 PBGA 패키지(200)의 구조는, 다층 기판 형태이고 반도체 칩이 부착되는 중앙부에 캐비티(cavity, 102)가 형성된 인쇄회로기판(100)을 기본 골격재로 포함한다. 상기 인쇄회로기판(100)에는 캐비티(102) 하부에 하부 히트 싱크(heat sink, 104)가 부착된다. 상기 하부 히트 싱크(104) 위에는 반도체 칩(108)이 탑재된다. 또한 본 발명에 의한 PBGA 패키지(200)는 상기 반도체 칩(108)의 패드(미도시)와 상기 인쇄회로기판(100) 상부의 본드 핑거(bond finger)를 연결하는 와이어(110)를 포함한다.
또한, 본 발명에 의한 PBGA 패키지(200)는 상기 반도체 칩(108)에 연결되며 상기 반도체 칩 및 와이어 본딩 영역을 위에서 덮도록 설치되는 상부 히트 싱크 캡(112)을 포함한다. 마지막으로 본 발명에 의한 PBGA 패키지(200)는 상기 상부 히트 싱크 캡(112)의 측면, 상기 와이어 본딩 영역 및 상기 캐비티(102) 영역을 채우는 봉지수지(116) 및 상기 인쇄회로기판(100)의 하부에 부착된 솔더볼(120)을 포함한다.
본 발명에 의한 인쇄회로기판(100)은 중앙부에 캐비티(102)가 있어서, 상기 캐비티 영역에 반도체 칩(108)을 배치함으로써 PBGA 패키지(200)의 두께를 더욱 얇게 할 수 있다. 또한 인쇄회로기판(100)에서 접지회로패턴(도3의 184)이 캐비티(102)의 내벽 및 인쇄회로기판(100)의 하면에 설치되어 있고, 상기 접지회로패턴은 열전도성이 우수한 구리재질의 하부 히트 싱크(104)와 전기적으로 연결되도록 만들어진다. 따라서 반도체 칩(108)이 동작할 때에 접지가 안정되어 BPGA 패키지(200)의 전기적 성능이 개선된다.
또한 하부 히트 싱크(104)의 높이는 PBGA 패키지(200)를 마더 보오드(mother board)에 실장할 때, 솔더 볼(120)이 녹아서 마더 보오드에 부착되는 높이와 동일하게 한다. 따라서 반도체 칩(108)에서 발생한 열이 하부 히트 싱크(104)를 통해 마더 보오드로 직접 전달되어 효과적인 열 전달 경로를 만들 수 있다.
그리고 상부 히트 싱크 캡(112)은 반도체 칩(108) 및 와이어(110)를 보호하기 위한 보호재의 역할을 수행할 뿐만 아니라, 반도체 칩(108)에서 발생한 열을 대기 중으로 직접 전달하는 경로를 만든다. 따라서, 반도체 칩(108)에서 발생한 열을 하부 히트 싱크(104)와 상부 히트 싱크 캡(112)을 통해 양 방향으로 효과적으로 배출함으로써 PBGA 패키지(200)의 열적 성능을 개선할 수 있다.
PBGA 구조 크기(body size) 솔더 볼 개수(ball count) θja(℃/Watt) 검증방법
기존의 PBGA 구조 27 x 27㎜ 256 28.9 Simulation
본 발명의 PBGA 구조 27 x 27㎜ 256 12.1 Simulation
표 1은 종래 기술에 의한 PBGA 패키지와 본 발명에 의한 열방출 특성을 개선한 PBGA 패키지의 열방출 능력(θja)을 비교한 도표이다.
표 1을 참조하면, 종래 기술에 의한 PBGA 패키지의 경우 효율적인 열전달 경로를 갖고 있지 않다. 따라서 열방출 능력(θja)이 28.9℃/Watt로 다소 높은 편이었다. 그러나 본 발명에 따라서 하부 히트 싱크(104)와 상부 히트 싱크 캡(112)을 통하여 양방향으로 열을 외부로 방출할 수 있는 PBGA 패키지(200)의 열방출 능력(θja)은 12.1℃/Watt로 낮아졌다. 이에 따라 본 발명에 의한 PBGA 패키지(200)는 보다 높은 전력을 인가하는 것이 가능하여, 반도체 패키지의 응용 범위를 좀 더 확대할 수 있는 장점이 있다.
이어서 도 2 내지 도 9를 참조하여 본 발명에 의한 열방출 특성을 개선한 PBGA 패키지의 제조방법을 설명하기로 한다.
도 2는 본 발명에 의한 열방출 특성을 개선한 PBGA 패키지의 제조에 사용되는 인쇄회로기판(100)의 단면도이고, 도 3은 A 부분에 대한 확대 단면도이다.
도 2 및 도 3을 참조하면, 본 발명에 사용되는 인쇄회로기판(100)은 다층기판이고, 중앙부에 캐비티(cavity, 102)가 형성되어 있다. 상기 캐비티(102) 영역은, PBGA 패키지가 완전히 만들어지면, 반도체 칩이 위치하는 공간이 된다. 따라서 반도체 칩을 인쇄회로기판(100) 위에 실장하지 않고, 내부에 있는 캐비티(102)에 실장하기 때문에 PBGA 패키지의 두께를 보다 얇게 할 수 있다.
상기 인쇄회로기판(100)은 일반적으로 4층의 다층기판(multi layer type substrate)이다. 최상부층은 와이어가 본딩되는 각종 회로패턴(184, 184,188)을 위한 본드 핑거 및 신호회로패턴(188)이 주로 형성된다. 두 번째층은 접지회로패턴(184)으로 캐비티(102)의 내벽으로 확장되고, 다시 확장된 접지회로패턴(184)은 인쇄회로기판(100)의 하면으로 연장된다. 따라서, 후속공정에서 상부 히트 싱크가 부착될 때에 전기적으로 접지회로패턴(184)과 서로 연결되어 반도체 소자의 전기적 특성을 안정시키는 역할을 할 수 있다.
세 번째층은 전원회로패턴(186)으로 인쇄회로기판(100) 아래에 있는 최하면으로 연장된다. 네 번째에 있는 최하면층은 연장된 접지회로패턴(184) 및 각종 회로패턴(184, 186, 188)을 위한 솔더볼 패드가 형성되어 있다. 또한 최상부 및 최하부의 각종 회로패턴(184, 186, 188)들은 절연 재질인 솔더 레지스트(180)에 의해 코팅되어 절연된다. 도면의 참조부호 182는 BT 수지와 같은 절연물질을 가리킨다.
도 4는 상기 인쇄회로기판(100)에 하부 히트 싱크를 부착한 단면도이다. 상기 하부 히트 싱크(104)는 솔더 페이스트(106)를 통해 인쇄회로기판(100) 하부에 부착된다. 상기 하부 히트 싱크(104)는 상기 캐비티(102)를 하부에서 덮는 형태로부착된다. 상기 하부 히트 싱크(104)는 열전달 특성이 우수한 물질이면 어느 것이나 사용이 가능하다. 일 예로 구리 혹은 구리 합금을 상기 하부 히트 싱크(104)의 재질로 사용할 수 있다.
상기 솔더 페이스트(106)는 도전물질이다. 따라서 인쇄회로기판(100)의 접지회로패턴(도3의 188)과 상기 하부 히트 싱크(104)는 전기적으로 서로 연결된다. 그러므로 반도체 칩의 접지 능력을 안정시켜 PBGA 패키지의 전기적 성능이 개선할 수 있다. 또한 상기 솔더 페이스트(106)는 약 260℃의 온도에서 녹아서 접합이 이루어진다. 그리고 후속공정에서 솔더 볼을 인쇄회로기판(100) 하부에 부착하는 온도는 약 230℃이다. 따라서 후속공정에서 솔더 볼을 인쇄회로기판(100) 하부에 부착할 때에 상기 솔더 페이스트(106)의 접합이 약화되지 않는다.
도 5는 도4의 결과물에 반도체 칩을 탑재한 단면도이다. 일반적인 다이접착용 에폭시(epoxy)를 사용하여 반도체 칩(108)을 상기 하부 히트 싱크(104) 위에 접착한다. 기존에는 반도체 칩(108)을 인쇄회로기판 위에 탑재하였으나 본 발명에서는 하부 히트 싱크(104) 위에 탑재하기 때문에 PBGA 패키지의 두께를 얇게 할 수 있다.
도 6은 도5의 결과물에 와이어 본딩을 수행한 단면도이다. 상기 반도체 칩(108)의 패드와 인쇄회로기판(100)의 최상부층에 있는 본드 핑거(bond finger)를 와이어(110)인 금선으로 서로 연결한다. 상기 본드 핑거는 인쇄회로기판(100)에서 와이어 본딩이 되는 패드를 가리킨다. 일반적인 와이어 본딩 방법은 반도체 칩(108) 패드에 볼 본딩(ball bonding)을 하고, 인쇄회로기판(100)의 본드 핑거에스티치 본딩(stitch bonding)을 한다.
도 7은 도6의 결과물에 상부 히트 싱크 캡을 설치한 단면도이다. 상기 상부 히트 싱크 캡(112)의 오목부가 다이접착용 에폭시(114)를 사용하여 상기 반도체 칩(108)에 접착된다. 또한 볼록부가 있어서 와이어 본딩 영역을 보호할 수 있다. 따라서 반도체 칩(108)에서 발생된 열은 다이접착용 에폭시(114)를 경유하여 상부 히트 싱크 캡(112)을 통해 대기중으로 열을 방출된다. 그러므로 반도체 칩(108)에서 발생한 열을 효율적으로 외부로 방출시키는 것이 가능하다. 상기 상부 히트 싱크 캡(112)은 열방출 특성이 우수한 재질이면 어느 것이나 사용이 가능하나 바람직하게는 구리 혹은 구리합금을 재질로 사용할 수 있다. 상기 상부 히트 싱크 캡(112)은 추후에 설명되는 도 10 및 도 11을 참조하여 상세히 설명하도록 한다.
도 8은 도7의 결과물에 봉지수지를 덮은 단면도이다. 상기 상부 히트 싱크 캡(112)이 설치된 인쇄회로기판(100)의 상면에 봉지수지(EMC: Epoxy Mold Compound, 116)를 몰딩한다. 상기 봉지수지(116)는 상기 상부 히트 싱크 캡(112)의 측벽에 설치된 구멍을 통해 캐비티(102) 영역 및 와이어 본딩 영역으로 흘러 들어가 내부를 채우게 된다. 상기 봉지수지(116)의 몰딩은 실린지(syringe) 혹은 자동 몰드 장비를 사용하여 가공할 수 있다.
도 9는 도8의 결과물에 솔더 볼(120)을 부착한 단면도이다. 상기 몰딩 공정이 완료된 인쇄회로기판(100)의 하면에 솔더 볼(120)을 통상의 방법에 따라 부착한다. 이때, 상기 하부 히트 싱크(104)를 부착하는 솔더 페이스트(106)가 녹는 온도가 260℃인 반면, 솔더 볼(120)을 부착하는 온도가 230℃이기 때문에, 솔더볼(120) 부착 공정에서 하부 히트 싱크(104)의 부착이 약화되지 않는다.
도 10는 본 발명에 의한 플라스틱 비. 지. 에이 패키지의 상부 히트 싱크 캡의 평면도이고, 도 11은 도 10의 XI-XI'면의 단면도이다.
도 10 및 도 11을 참조하면, 상부 히트 싱크 캡(112)에는 반도체 칩과 다이접착용 에폭시를 통해 부착되는 부분인 오목부(170)가 있고, 와이어 본딩 영역을 보호할 수 있는 볼록부(172)가 각각 형성되어 있다. 또한 볼록부(172) 외곽 가장자리를 따라서 구멍(174)이 형성되어 있기 때문에 봉합수지를 몰딩하는 과정에서 상기 상부 히트 싱크 캡(112) 내부로 봉합수지가 흘러 들어갈 수 있는 구조를 갖고 있다. 상기 상부 히트 싱크 캡(112)의 형태는 많은 변형이 가능하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, PBGA 패키지에서 열 방출 경로를 PBGA 패키지 하부와 상부의 양방향으로 설정하여 반도체 칩에서 발생하는 열을 효과적으로 외부로 방출하여 열방출 특성을 개선할 수 있다.
둘째, 인쇄회로기판의 접지회로패턴이 하부 히트싱크와 전기적으로 연결되어 반도체 칩의 전기적 특성을 안정화시킬 수 있다.
셋째 반도체 패키지를 마더 보오드에 실장할 때에 하부 히트 싱크가 마더 보오드에 물리적으로 연결되어 하부 히트 싱크 위에 탑재된 반도체 칩에서 발생하는 열을 효과적으로 아래 방향로 방출할 수 있다.

Claims (20)

  1. 다층 기판 형태이고 반도체 칩이 부착되는 중앙부에 캐비티(cavity)가 형성된 인쇄회로기판;
    상기 인쇄회로기판의 캐비티 하부에 부착되는 하부 히트 싱크(heat sink);
    상기 하부 히트 싱크 위에 탑재된 반도체 칩;
    상기 반도체 칩의 패드와 상기 인쇄회로기판 상부의 본드 핑거를 연결하는 와이어(wire);
    상기 반도체 칩에 연결되며 상기 반도체 칩 및 와이어 본딩 영역을 위에서 덮도록 설치되는 상부 히트 싱크 캡(cap);
    상기 상부 히트 싱크 캡(cap)의 측면, 상기 와이어 본딩 영역 및 상기 캐비티 영역을 채우는 봉지수지; 및
    상기 인쇄회로기판의 하부에 부착된 솔더볼을 구비하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이(BGA) 패키지.
  2. 제1항에 있어서,
    상기 인쇄회로기판은 상기 캐비티 내벽 및 인쇄회로기판 하부에 접지회로패턴이 형성되어 있는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  3. 제1항에 있어서,
    상기 하부 히트 싱크는 상기 솔더볼이 녹는 온도보다 높은 온도에서 녹는 솔더 페이스트(solder paste)를 사용하여 상기 인쇄회로기판에 부착되는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  4. 제1항에 있어서,
    상기 하부 히트 싱크의 재질은 열전달 특성이 우수한 금속인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  5. 제4항에 있어서,
    상기 열전달 특성이 우수한 금속은 구리 및 구리합금으로 이루어진 금속군에서 선택된 하나인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  6. 제2항에 있어서,
    상기 하부 히트 싱크는 상기 접지회로패턴과 전기적으로 연결된 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  7. 제1항에 있어서,
    상기 하부 히트 싱크의 높이는 상기 솔더볼이 녹아 마더 보오드(motherboard)에 부착될 때 동시에 마더 보오드에 부착될 수 있는 높이인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩은 다이접착용 에폭시를 통해 상기 하부 히트 싱크에 부착되는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  9. 제1항에 있어서,
    상기 상부 히트 싱크 캡은 다이접착용 에폭시를 통해 상기 반도체 칩 표면에 부착되는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  10. 제1항에 있어서,
    상기 상부 히트 싱크 캡은 몰딩 공정에서 봉지수지가 흘려 들어갈 수 있는 구멍이 외곽에 형성된 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  11. 제1항에 있어서,
    상기 상부 히트 싱크 캡은 상기 반도체 칩과 연결되는 부분은 오목하고 상기 와이어 본딩 영역은 볼록한 형태인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  12. 제1항에 있어서,
    상기 상부 히트 싱크 캡의 재질은 열전달 특성이 우수한 금속인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  13. 제12항에 있어서,
    상기 열전달 특성이 우수한 금속은 구리 및 구리합금으로 이루어진 금속군에서 선택된 하나인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지.
  14. 다층 기판 형태이고 반도체 칩이 부착되는 중앙부에 캐비티가 형성된 인쇄회로기판을 준비하는 단계;
    상기 인쇄회로기판 하부에서 캐비티가 형성된 부분에 하부 히트 싱크를 부착하는 단계;
    상기 하부 히트 싱크 위에 반도체 칩을 탑재하는 단계;
    상기 반도체 칩의 패드와 인쇄회로기판의 본드 핑거를 와이어로 연결하는 단계;
    상기 인쇄회로기판 위에서 상기 반도체 칩 표면과 연결되고 와이어 본딩 영역을 위에서 감싸는 상부 히트 싱크 캡을 설치하는 단계;
    상기 상부 히트 싱크 캡의 측면, 상기 와이어 본딩 영역 및 상기 캐비티 영역을 채우도록 봉지수지로 몰딩(molding)을 진행하는 단계; 및
    상기 인쇄회로기판 하부에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법.
  15. 제14항에 있어서,
    상기 인쇄회로기판은 상기 캐비티 내벽 및 상기 인쇄회로기판 하부에 접지회로패턴이 형성된 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법.
  16. 제14항에 있어서,
    상기 하부 히트 싱크를 상기 인쇄회로기판 하부에서 부착하는 방법은,
    상기 솔더볼이 녹는 온도보다 높은 온도에서 녹는 솔더 페이스트(solder paste)를 사용하여 부착하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법.
  17. 제15항에 있어서,
    상기 하부 히트 싱크를 상기 인쇄회로기판 하부에서 부착하는 방법은,
    상기 하부 히트 싱크와 상기 접지회로패턴이 서로 전기적으로 연결되도록 부착하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지제조방법.
  18. 제 14항에 있어서,
    상기 상부 히트 싱크 캡을 설치하는 방법은,
    상기 히트 싱크 캡이 다이접착용 에폭시를 사용하여 상기 반도체 칩의 표면에 부착되도록 설치하는 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법.
  19. 제14항에 있어서,
    상기 상부 히트 싱크 캡은 몰딩시 봉지수지가 흘러 들어갈 수 있는 구멍이 외곽에 형성된 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법.
  20. 제14항에 있어서,
    상기 상부 히트 싱크 캡은 상기 반도체 칩과 연결되는 부분은 오목하고 상기 와이어 본딩 영역은 볼록한 형태인 것을 특징으로 하는 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 제조방법.
KR1020030011631A 2003-02-25 2003-02-25 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법 KR20040077817A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030011631A KR20040077817A (ko) 2003-02-25 2003-02-25 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030011631A KR20040077817A (ko) 2003-02-25 2003-02-25 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법

Publications (1)

Publication Number Publication Date
KR20040077817A true KR20040077817A (ko) 2004-09-07

Family

ID=37363402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011631A KR20040077817A (ko) 2003-02-25 2003-02-25 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법

Country Status (1)

Country Link
KR (1) KR20040077817A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135629A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
US8736046B2 (en) 2011-10-18 2014-05-27 Stmicroelectronics Asia Pacific Pte Ltd. Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture
CN114721188A (zh) * 2022-03-29 2022-07-08 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110135629A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
US8736046B2 (en) 2011-10-18 2014-05-27 Stmicroelectronics Asia Pacific Pte Ltd. Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture
CN114721188A (zh) * 2022-03-29 2022-07-08 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Similar Documents

Publication Publication Date Title
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
USRE42653E1 (en) Semiconductor package with heat dissipating structure
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6630373B2 (en) Ground plane for exposed package
US6599779B2 (en) PBGA substrate for anchoring heat sink
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
US20040184240A1 (en) Semiconductor package with heat sink
US20140183712A1 (en) Ball grid array package with improved thermal characteristics
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
KR20040076028A (ko) 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
KR100388293B1 (ko) 반도체패키지
KR20030086703A (ko) 반도체패키지
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법
KR20030066996A (ko) 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지
KR20000031819A (ko) 반도체패키지
KR19990025039U (ko) 적층형 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee