KR100388293B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100388293B1
KR100388293B1 KR10-2000-0061569A KR20000061569A KR100388293B1 KR 100388293 B1 KR100388293 B1 KR 100388293B1 KR 20000061569 A KR20000061569 A KR 20000061569A KR 100388293 B1 KR100388293 B1 KR 100388293B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
printed circuit
hole
input
Prior art date
Application number
KR10-2000-0061569A
Other languages
English (en)
Other versions
KR20020030579A (ko
Inventor
신원선
장상재
문두환
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0061569A priority Critical patent/KR100388293B1/ko
Publication of KR20020030579A publication Critical patent/KR20020030579A/ko
Application granted granted Critical
Publication of KR100388293B1 publication Critical patent/KR100388293B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 반도체칩으로부터 발생하는 열을 보다 효율적으로 방출시키고, 스크린 프린팅 방식에 의해 방열판 및 도전성볼 등을 형성함으로써, 저가인 동시에, 제조가 용이하도록, 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과; 일정 크기의 관통공이 형성된 동시에, 대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제2면에는 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 관통공의 외주연인 수지층의 제2면에는 반도체칩의 제1면이 접착된 인쇄회로기판과; 상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와; 상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지{Semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 볼그리드 어레이(Ball Grid Array) 반도체패키지에 관한 것이다.
통상 볼그리드어레이 반도체패키지(이하 반도체패키지라 함)란 인쇄회로기판을 중심으로 일면에는 반도체칩을 접착시키고 타면에는 다수의 도전성볼을 융착하여 입/출력수단으로 사용하는 표면실장형 반도체패키지를 말한다. 상기한 반도체패키지는 많은 수의 입/출력 수단을 수용할 수 있을 뿐만 아니라, 패키징 분야에서요구되고 있는 경박단소(輕薄短小)화의 추세를 수용할 수 있기 때문에 현재 활발히 보급되고 있는 반도체패키지의 한 종류이기도 하다.
이러한 반도체패키지(100')의 일반적인 구성은 첨부된 도면중 도1을 참조하여 간단히 설명하면 다음과 같다.
먼저 대략 평면인 제1면(1a')과 제2면(1b')을 갖고 상기 제2면(1b')의 가장자리에는 다수의 입출력패드(1c')가 형성된 반도체칩(1')이 구비되어 있다. 또한, 상기 반도체칩(1')의 제1면(1a')에는 인쇄회로기판(10')이 접착제로 접착되어 있다. 상기 인쇄회로기판(10')은 대략 평면인 제1면(11a')과 제2면(11b')을 갖는 수지층(11')을 기본층으로 하여, 상기 제1면(11a')에는 볼랜드(12b')를 포함하는 회로패턴(12')이, 제2면(11b')에는 본드핑거(12a')를 포함하는 회로패턴(12')이 형성되어 있다. 물론, 상기 제1면(11a')과 제2면(11b')의 특정 회로패턴(12')은 도전성비아홀(12c')로 상호 연결되어 있다. 또한, 상기 볼랜드(12b') 및 본드핑거(12a')를 제외한 회로패턴(12') 및 수지층(11')의 제1면(11a') 및 제2면(11b')은 커버코트(13')로 코팅되어 있다.
한편, 상기 반도체칩(1')의 입출력패드(1c')는 도전성와이어(20')에 의해 상기 인쇄회로기판(10')의 본드핑거(12a')에 접속되어 있다. 또한, 반도체칩(1'), 도전성와이어(20') 및 인쇄회로기판(10')의 일면(수지층(11')의 제2면(11b')이 향하는 면)은 봉지재로 봉지되어 소정 형상의 봉지부(40')를 이루고 있다. 더불어, 상기 인쇄회로기판(10')의 각 볼랜드(12b')에는 도전성볼(50')이 융착되어 차후 마더보드에 실장 가능한 형태로 되어 있다.
그러나, 이러한 반도체패키지(100')는 도시된 바와 같이 상기 반도체칩(1')이 봉지부(40') 및 인쇄회로기판(10')으로 완전히 감싸여져 있음으로 반도체칩(1')의 작동중 발생하는 열이 외부로 용이하게 방출되지 않는 단점이 있다.
또한, 상기 반도체패키지(100')의 인쇄회로기판(10')에는 도전성볼(50')이 융착되어 있는데, 상기 각 도전성볼(50')은 제조 공정중 플럭스(Flux) 도포, 도전성볼(50') 가접착(假接着), 도전성볼(50') 융착 등의 복잡한 공정을 거침으로써 그 제조 비용이 고가로 되고, 또한 융착 공정시 도전성볼(50')끼리 상호 쇼트되는 등의 여러 불량 요인을 갖고 있어 패키지의 수율을 저하시키는 원인이 되고 있다.
또한, 상기 인쇄회로기판(10')의 수지층(11')은 대략 평면인 제1면(11a')과 제2면(11b')으로 되어 있어, 봉지 공정중 봉지재가 인쇄회로기판(10')의 측면으로 흘러가지 못하도록 그 인쇄회로기판(10')의 상면뿐만 아니라 측면도 에워싸는 구조의 금형이 필요하며, 이에 따라 금형의 제조 비용을 감안한다면 패키지의 제조 비용은 더욱 상승하는 문제점이 있다.
더불어, 상기 인쇄회로기판(10')은 대략 평면으로 되어 있어, 이 인쇄회로기판(10')에 반도체칩(1')을 그대로 스택하게 되면, 전체적인 높이가 높아짐과 더불어, 반도체칩(1')으로부터 발생하는 열이 보다 많아지게 되는데 이를 적절히 방출시킬 수 있는 수단이 없는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 반도체칩으로부터 발생하는 열을 보다 효율적으로 방출시킬수 있는 반도체패키지의 제공에 있다.
본 발명의 다른 목적은 반도체칩의 열을 방출하는 방열수단 및 인쇄회로기판의 랜드에 융착되는 도전성볼을 스크린 프린팅 방식에 의해 신속하게 형성함으로써, 저가인 동시에, 제조 공정중 도전성볼 상호간의 쇼트를 예방할 수 있는 반도체패키지의 제공에 있다.
본 발명의 또다른 목적은 인쇄회로기판에 관통공, 제3면 또는 제4면을 더 형성함으로써 전체적인 두께를 박형화함과 아울러, 다수의 반도체칩을 스택하여 고기능화한 반도체패키지를 제공하는데 있다.
본 발명의 또다른 목적은 특정한 반도체칩을 백그라인딩(Back Grinding)한 후 탑재하고, 그 반도체칩의 일면에 또다른 반도체칩을 스택함으로써, 스택된 반도체칩의 오버행 길이(Over Hang Length)를 보다 연장시킬 수 있는 반도체패키지를 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명의 제1실시예에 의한 반도체패키지를 도시한 단면도이다.
도3은 본 발명의 제2실시예에 의한 반도체패키지를 도시한 단면도이다.
도4a 내지 도4c는 본 발명의 제3실시예에 의한 반도체패키지를 도시한 단면도이다.
도5는 본 발명의 제4실시예에 의한 반도체패키지를 도시한 단면도이다.
도6a 내지 도6c는 본 발명의 제5실시예에 의한 반도체패키지를 도시한 단면도이다.
도7은 본 발명의 제6실시예에 의한 반도체패키지를 도시한 단면도이다.
도8a 및 도8b는 본 발명의 제7실시예에 의한 반도체패키지를 도시한 단면도이다.
도9는 본 발명의 제8실시예에 의한 반도체패키지를 도시한 단면도이다.
도10a 및 도10b는 본 발명의 제9실시예에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
101~113; 본 발명에 의한 반도체패키지
1; 반도체칩 또는 제1반도체칩 2; 제2반도체칩
1a,2a,11a; 제1면 1b,2b,11b; 제2면
1c,2c; 입출력패드 10; 인쇄회로기판
11; 수지층 P; 관통공
11c; 제3면 11d; 제4면
11e; 제5면 12; 회로패턴
12a; 본드핑거 12b; 볼랜드
12c; 비아홀 13; 커버코트
20; 도전성와이어 30; 방열수단
40; 봉지부 50; 도전성볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과; 일정 크기의 관통공이 형성된 동시에, 대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제2면에는 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 관통공의 외주연인 수지층의 제2면에는 반도체칩의 제1면이 접착된 인쇄회로기판과; 상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와; 상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제1면에는 일정두께의 방열수단이 스크린 프린팅될 수 있다.
또한, 상기 방열수단과 도전성볼의 일면은 동일 평면상에 위치될 수 있다.
또한, 상기 인쇄회로기판의 관통공은 일정거리 이격되어 다수개 형성될 수도 있다.
또한, 상기 반도체칩의 제2면에는 적어도 하나 이상의 다른 반도체칩이 스택될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과; 일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면을 갖는 동시에, 상기 관통공의 외주연인 제1면과 제2면 사이에는 대략 평면인 또다른 제3면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제3면에는 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 반도체칩의 제1면이 접착된 인쇄회로기판과; 상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면을 봉지재로 봉지하여 형성된 봉지부와; 상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제1면에는 일정두께의 방열수단이 스크린 프린팅될 수 있다.
상기 인쇄회로기판의 관통공은 일정거리 이격되어 다수개 형성될 수도 있다.
상기 봉지부의 일면과 인쇄회로기판의 제2면은 동일평면일 수 있다.
상기 반도체칩의 제2면에는 적어도 하나 이상의 다른 반도체칩이 스택될 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 반도체칩과; 일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면을 갖는 동시에, 상기 관통공의 외주연인 제1면과 제2면 사이에는 대략 평면인 또다른 제3면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제3면에는 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 반도체칩의 제2면이 접착된 인쇄회로기판과; 상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면을 봉지재로 봉지하여 형성된 봉지부와; 상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제2면에는 일정두께의 방열수단이 스크린 프린팅될 수 있다.
상기 방열수단은 인쇄회로기판의 제2면에까지 연장되어 형성될 수도 있다.
상기 봉지부의 일면과 인쇄회로기판의 제1면은 동일평면일 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 평면인 제1면과 제2면을 가지고, 상기 어느 한 면에는 다수의 입출력패드가 형성된 제1반도체칩과; 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩과; 일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면이 형성되고, 상기 제1면과 제2면 사이에는 단면상 계단형의 제3면 및 제4면이 형성된 수지층을 중심으로, 상기 제1면 내지 제3면에는 볼랜드 및 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 제1반도체칩의 제1면이, 제4면에는 제2반도체칩의 제1면이 접착된 인쇄회로기판과; 상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와; 상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면과 제4면이 이루는 공간을 봉지재로 봉지하여 형성된 봉지부와; 상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
상기 제1반도체칩은 제2면에 다수의 입출력패드가 형성된 동시에, 상기 인쇄회로기판의 제3면에 형성된 본드핑거와 도전성와이어로 상호 본딩될 수 있다.
상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 제1반도체칩의 제1면에는 방열수단이 스크린 프린팅되어 형성될 수도 있다.
상기 봉지부의 일면은 인쇄회로기판의 제2면과 동일평면일 수 있다.
상기 제1반도체칩은 인쇄회로기판의 관통공을 통해 외부로 오픈된 제1면에 다수의 입출력패드가 형성된 동시에, 상기 입출력패드는 제1면에 형성된 본드핑거와 도전성와이어로 상호 본딩될 수도 있다.
상기 관통공 내측은 봉지재가 채워져 소정 형상의 봉지부가 더 형성될 수도 있다.
상기 인쇄회로기판의 제1면과 제3면 사이에는, 대략 평면인 제5면이 더 형성되고, 상기 제5면에는 다수의 본드핑거가 형성되며, 상기 제1반도체칩의 입출력패드는 상기 제5면의 본드핑거와 도전성와이어에 의해 본딩될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 평면인 제1면과 제2면을 가지고, 상기 어느 한 면에는 다수의 입출력패드가 형성된 제1반도체칩과; 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 동시에, 상기 제1반도체칩의 제2면에 접착된 제2반도체칩과; 대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로 볼랜드 및 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 제1반도체칩의 제1면이 상기 제2면에 접착된 인쇄회로기판과; 상기 제1반도체칩 및 제2반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 상호 접속하는 도전성와이어와; 상기 제1반도체칩, 제2반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와; 상기 인쇄회로기판의 볼랜드에 스크린프린팅되어 형성된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
상기 인쇄회로기판은 중앙에 일정크기의 관통공이 형성된 동시에, 상기 제1반도체칩은 상기 관통공을 통해 오픈된 제1면에 다수의 입출력패드가 형성되고, 상기 입출력패드는 상기 관통공 외주연의 수지층 제1면에 형성된 본드핑거와 도전성와이어로 상호 접속될 수 있다.
상기 제1반도체칩 및 제2반도체칩은 평면상 대략 직사각형 형태인 동시에, 각각의 장축 방향이 서로 교차하도록 접착되어 있으며, 상기 각 장축 방향의 대응되는 2변 근방에 입출력패드가 형성될 수 있다.
상기 제1반도체칩은 제1면이 그라인딩(Grinding)되어 두께가 대략 3~6mil 사이일 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 인쇄회로기판에 일정크기의 관통공이 형성되고, 상기 관통공을 통하여 반도체칩에 부착되도록 방열수단이 형성됨으로써 반도체칩으로부터 발생하는 열을 보다 효율적으로 외측으로 방출시킬 수 있게 된다.
또한, 상기 방열수단 및 인쇄회로기판의 랜드에 융착되는 도전성볼이 스크린 프린팅 방식에 의해 형성됨으로써, 작업이 신속해지고, 저가인 동시에 제조 공정중 도전성볼 상호간의 쇼트가 예방된다.
또한, 인쇄회로기판에 관통공, 제3면 또는 제4면 등이 더 형성됨으로써, 반도체칩을 스택하여 고기능화함에도 불구하고, 전체적인 두께를 박형화할 수 있게 된다.
또한, 인쇄회로기판에 제3면 또는 제4면 등을 더 형성하고, 상기 제3면 또는 제4면이 이루는 소정 공간 내측에만 봉지재를 충진함으로써, 제조 공정중 필요한금형의 구조가 간단해진다.
또한, 반도체칩의 일면을 백그라인딩(Back Grinding)하여 인쇄회로기판에 탑재하고, 그 반도체칩의 타면에 또다른 반도체칩을 스택함으로써, 스택된 반도체칩의 오버행 길이(Over Hang Length)를 보다 연장시킬 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저 도2a 및 도2b는 본 발명의 제1실시예에 의한 반도체패키지(101,102)를 도시한 단면도이다.
도시된 바와 같이 대략 평면인 제1면(1a)과 제2면(1b)을 가지며, 상기 제2면(1b)의 가장자리에는 다수의 입출력패드(1c)가 형성된 반도체칩(1)이 구비되어 있다.
상기 반도체칩(1)의 제1면(1a)에는 접착수단에 의해 그 반도체칩(1)의 면적보다 넓은 면적을 갖는 인쇄회로기판(10)이 접착되어 있다. 즉, 상기 인쇄회로기판(10)은 일정크기의 관통공(P)을 갖는 동시에, 대략 평면인 제1면(11a)과 제2면(11b)을 갖는 수지층(11)을 중심으로, 상기 제1면(11a)에는 볼랜드(12b)를, 상기 제2면(11b)에는 본드핑거(12a)를 포함하는 회로패턴(12)이 형성되어 있다. 또한, 상기 반도체칩(1)은 상기 관통공(P) 외주연의 수지층(11) 제2면(11b)에 접착되어 있다. 따라서, 상기 반도체칩(1)의 제1면(1a)중 일정 영역은 상기 관통공(P)을 통하여 외측으로 오픈된다.
또한, 상기 수지층(11) 제1면(11a)의 볼랜드(12b)와 제2면(11b)의 본드핑거(12a)는 도전성 비아홀(12c)에 의해 상호 연결되어 있으며, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 회로패턴(12) 및 수지층(11)의 제1면(11a) 및 제2면(11b)은 절연성 커버코트(13)로 코팅되어 있다.
여기서, 상기와 같은 구조의 인쇄회로기판(10) 대신, 필름 또는 테이프 표면에 회로패턴이 형성된 써킷필름이나 써킷테이프 등도 이용될 수 있다. 상기와 같은 써킷필름 또는 써킷테이프는 이하에서 설명하는 모든 인쇄회로기판(10) 대신 사용될 수 있을 것이다.
계속해서, 상기 반도체칩(1)의 입출력패드(1c)와 인쇄회로기판(10)의 본드핑거(12a)는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(20)에 의해 상호 연결되어 있다.
또한, 상기 반도체칩(1), 도전성와이어(20) 및 인쇄회로기판(10)의 일면(수지층(11)의 제2면(11b)이 향하는 면)은 봉지재로 봉지되어 소정 형상의 봉지부(40)를 형성하고 있다.
상기 인쇄회로기판(10)의 볼랜드(12b)에는 용융된 솔더 등이 스크린 프린팅 방식에 의해 형성됨으로써 도전성볼(50)이 형성되어 있으며, 이는 차후 마더보드에 실장 가능하게 되어 있다.
또한, 상기 인쇄회로기판(10)의 관통공(P)을 통해 외측으로 오픈된 반도체칩(1)의 제1면(1a)에는 일정 두께의 방열수단(30)이 역시 스크린 프린팅 방식에 의해 형성되어 있다. 상기 방열수단(30)은 바람직하기로 솔더 등으로 형성함이 바람직하다. 또한, 상기 방열수단(30)은 도2a의 반도체패키지(101)와 같이 인쇄회로기판(10)의 관통공(P) 내측에만 형성하거나 또는 도2b의 반도체패키지(102)와 같이 도전성볼(50)의 최하단면과 동일 평면을 이루는 두께로 형성할 수도 있다. 도2b와 같이 방열수단(30)이 도전성볼(50)의 최하단면과 동일 평면을 이룰 경우에는 차후 반도체패키지를 마더보드에 실장할 때, 상기 방열수단(30)도 마더보드에 실장되도록 하여 그 방열 성능을 더욱 향상시킬 수 있다.
여기서, 상기 도전성볼(50)이나 방열수단(30)을 스크린 프린팅 방식에 의해 형성하는 방법을 간단히 설명하면 다음과 같다. 먼저, 상기 인쇄회로기판(10)의 관통공(P) 및 다수의 볼랜드(12b) 형상과 대응하는 형상으로 다수의 개구(開口)가 형성된 스크린을 구비하고(도시하지 않음), 상기 스크린을 상기 인쇄회로기판(10)의 일면(수지층(11)의 제1면(11a)이 향하는 면)에 밀착시킨다. 물론, 상기 스크린에 형성된 개구는 상기 인쇄회로기판(10)의 관통공(P) 및 볼랜드(12b)와 대응되도록 한다. 이 상태에서 용융된 솔더를 상기 스크린상에 도포한 후, 블레이드(Blade) 등을 이용하여 상기 솔더를 일측으로 밀어서, 각각의 개구에만 솔더가 위치하도록 하고, 소정 시간이 지난 후, 상기 스크린을 인쇄회로기판(10)에서 분리함으로써 소정 형상의 방열수단(30) 및 도전성볼(50)을 형성하게 된다. 여기서, 상기 도전성볼(50)을 형성하는 단계와 방열수단(30)을 형성하는 단계는 별도로 수행될 수도 있다.
계속해서, 도3에 도시된 본 발명의 제2실시예에 의한 반도체패키지(103)에서와 같이, 인쇄회로기판(10)에 접착된 반도체칩(1)의 제2면(1b)에는 또다른 반도체칩(제2반도체칩(2)이라 함)이 더 접착됨으로써 스택형 반도체패키지를 구성할 수도 있다. 물론, 상기 제2반도체칩(2) 역시 제1면(2a) 및 제2면(2b)을 가지고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성되어 있다. 상기 제2반도체칩(2)은 제1면(2a)이 상기 반도체칩(1)의 제2면(1b)에 접착되어 있으며, 상기 제2면(2b)의 입출력패드(2c)는 도전성와이어(20)에 의해 인쇄회로기판(10)의 본드핑거(12a)와 접속되어 있다. 상기와 같이 하여 결국 반도체패키지의 고기능화 및 고밀도화를 구현하게 된다.
도4a 내지 도4c는 본 발명의 제3실시예에 의한 반도체패키지(104)를 도시한 단면도이다.
도시된 바와 같이 대략 평면인 제1면(1a)과 제2면(1b)을 가지고, 상기 제2면(1b)에는 다수의 입출력패드(1c)가 형성된 반도체칩(1)이 구비되어 있다.
또한, 일정 크기의 관통공(P)이 형성되고, 상기 관통공(P)의 외주연으로는 대략 평면인 제1면(11a)과 제2면(11b)을 갖는 동시에, 상기 관통공(P)의 외주연인 제1면(11a)과 제2면(11b) 사이에는 대략 평면인 또다른 제3면(11c)을 갖는 수지층(11)이 구비되고, 상기 수지층(11)의 제1면(11a)에는 볼랜드(12b)를, 상기 제3면(11c)에는 본드핑거(12a)를 포함하는 회로패턴(12)이 형성되며, 상기 관통공(P)의 외주연인 수지층(11)의 제3면(11c)에는 상기 반도체칩(1)의 제1면(1a)이 접착된 인쇄회로기판(10)이 구비되어 있다. 여기서, 상기 수지층(11)의 제1면(11a)과 제3면(11c)에 형성된 회로패턴(12)은 도전성비아홀(12c)을 통해 상호 연결되어 있으며, 상기 볼랜드(12b)를 제외한 회로패턴(12) 및 수지층(11)의제1면(11a)은 절연성 커버코트(13)로 코팅되어 있다.
상기 반도체칩(1)의 입출력패드(1c)와 인쇄회로기판(10)의 수지층(11) 제3면(11c)에 형성된 본드핑거(12a)는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(20)에 의해 상호 접속되어 있다.
또한, 상기 반도체칩(1), 도전성와이어(20) 및 인쇄회로기판(10)의 제3면(11c)은 봉지재로 봉지되어 소정 형상의 봉지부(40)를 이루고 있다. 또한, 상기 봉지부(40)의 일면은 상기 인쇄회로기판(10)의 제2면(11b)과 동일평면을 이루고 있으며, 따라서 봉지시 금형의 구조를 간단히 설계할 수 있는 잇점이 있다.
또한, 상기 인쇄회로기판(10)의 볼랜드(12b)에는 스크린 프린팅 방식에 의해 도전성볼(50)이 다수 융착되어 있다.
또한, 상기 인쇄회로기판(10)의 관통공(P)을 통해 외부로 오픈된 반도체칩(1)의 제1면(1a)에도 일정 두께의 방열수단(30)이 스크린 프린팅 방식에 의해 형성되어 있으며, 상기 방열수단(30)은 전술한 바와 같이 도전성볼(50)의 최하단부와 동일 평면을 이룰 수 있다.
또한, 상기 인쇄회로기판(10)의 관통공(P)은 다수개가 일정 거리 이격된 채 형성됨으로써, 결국 상기 방열수단(30)도 일정 거리 이격된 채 다수개가 형성될 수 있다. 상기와 같이 방열수단(30)이 다수개 형성되었을 경우에는 반도체패키지를 마더보드에 실장할 때, 상기 반도체패키지가 회전 또는 이동되지 않게 되는 장점이 있다. 즉, 방열수단(30)이 도4b에 도시된 바와 같이 평면상 대략 긴 직사각형 형상으로 형성되었을 경우에는 실장중 반도체패키지가 일측으로 회전되거나 이동될 수있는 위험이 있지만, 도4c에 도시된 바와 같이 다수개의 방열수단(30)을 구비했을 경우에는 그 위험을 감소시킬 수 있게 된다.
이러한 구조는 상기한 도2a, 도2b 및 도3의 반도체패키지(101,102,103)에도 적용될 수 있으며, 이하 설명하는 대부분의 반도체패키지에도 적용될 수 있을 것이다.
도5는 본 발명의 제4실시예에 의한 반도체패키지(105)를 도시한 단면도로서, 도시된 바와 같이 도4a에 도시된 반도체패키지(104)와 유사하므로, 그 차이점만을 설명하기로 한다.
인쇄회로기판(10)의 관통공(P) 외주연인 제3면(11c)에 접착된 반도체칩(1)의 제2면(1b)에는 또다른 반도체칩(제2반도체칩(2))이 접착될 수도 있다. 물론, 상기 제2반도체칩(2)의 넓이는 상기 반도체칩(1)의 폭보다 작은 것이 이용된다.
상기 제2반도체칩(2)은 대략 평면인 제1면(2a)과 제2면(2b)을 갖고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성되어 있다. 물론, 상기 제2반도체칩(2)의 입출력패드(2c)는 도전성와이어(20)에 의해 인쇄회로기판(10)의 제3면(11c)에 형성된 본드핑거(12a)와 도전성와이어(20)에 의해 상호 접속된다.
도6a 내지 도6c는 본 발명의 제5실시예에 의한 반도체패키지(106,107,108)를 도시한 단면도이다.
도6a의 반도체패키지(106)와 같이, 대략 평면인 제1면(1a)과 제2면(1b)을 가지며, 상기 제1면(1a)의 가장자리에는 다수의 입출력패드(1c)가 형성된 반도체칩(1)이 구비되어 있다.
상기 반도체칩(1)의 제2면(1b)에는 접착수단에 의해 그 반도체칩(1)의 면적보다 넓은 면적을 갖는 인쇄회로기판(10)이 접착되어 있다. 즉, 상기 인쇄회로기판(10)은 일정크기의 관통공(P)을 갖는 동시에, 대략 평면인 제1면(11a)과 제2면(11b)을 갖고, 또한 관통공(P)의 외주연인 상기 제1면(11a)과 제2면(11b) 사이에는 제3면(11c)을 갖는 수지층(11)을 중심으로, 상기 제1면(11a)에는 볼랜드(12b)를, 상기 제3면(11c)에는 본드핑거(12a)를 포함하는 회로패턴(12)이 형성되어 있다. 또한, 상기 반도체칩(1)은 상기 관통공(P) 외주연의 수지층(11) 제3면(11c)에 접착되어 있다. 따라서, 상기 반도체칩(1)의 제2면(1b)중 일정 영역은 상기 관통공(P)을 통하여 외측으로 오픈된다.
또한, 상기 수지층(11) 제1면(11a)의 볼랜드(12b)와 제3면(11c)의 본드핑거(12a)는 도전성 비아홀(12c)에 의해 상호 연결되어 있으며, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 회로패턴(12) 및 수지층(11)의 제1면(11a)은 절연성 커버코트(13)로 코팅되어 있다.
더불어, 상기 반도체칩(1)의 입출력패드(1c)와 인쇄회로기판(10)의 본드핑거(12a)는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(20)에 의해 상호 연결되어 있다.
또한, 상기 반도체칩(1), 도전성와이어(20) 및 인쇄회로기판(10)의 일면(수지층(11)의 제3면(11c)이 향하는 면)은 봉지재로 봉지되어 소정 형상의 봉지부(40)를 형성하고 있으며, 상기 봉지부(40)의 일면과 인쇄회로기판(10)의 일면(제1면(11a)이 향하는 면)은 동일하거나 유사한 면을 형성하고 있다.
마지막으로, 상기 인쇄회로기판(10)의 볼랜드(12b)에는 용융된 솔더 등이 스크린 프린팅 방식에 의해 형성됨으로써 도전성볼(50)이 형성되어, 차후 마더보드에 실장 가능하게 되어 있다.
또한 도6b 및 도6c의 반도체패키지(107,108)와 같이 상기 인쇄회로기판(10)의 관통공(P)을 통해 외측으로 오픈된 반도체칩(1)의 제2면(1b)에는 방열수단(30)이 형성될 수도 있다. 상기 방열수단(30) 역시, 전술한 스크린 프린팅 방식에 의해 형성될 수 있으며, 통상의 금속(예를 들면, 구리(Cu) 또는 알루미늄(Al) 등)을 직접 부착하여 형성할 수도 있다.
도7은 본 발명의 제6실시예에 의한 반도체패키지(109)를 도시한 단면도이다.
도시된 바와 같이 소정 형상의 인쇄회로기판(10)이 구비되어 있다. 상기 인쇄회로기판(10)은 일정크기의 관통공(P)을 갖는 동시에, 상기 관통공(P)의 외주연으로는 대략 평면인 제1면(11a)과 제2면(11b)을 갖는 수지층(11)이 구비되어 있고, 상기 제1면(11a)과 제2면(11b) 사이에는 단면상 계단 모양의 제3면(11c) 및 제4면(11d)이 순차적으로 형성되어 있다. 더욱 상세하게는 상기 제3면(11c), 제4면(11d) 및 제2면(11b)이 순차적으로 단면상 계단 모양으로 되어 있다. 또한, 상기 수지층(11)의 제1면(11a)에는 볼랜드(12b)를 포함하는 회로패턴(12)이 제3면(11c) 및 제4면(11d)에는 본드핑거(12a)를 포함하는 회로패턴(12)이 형성되어 있다. 물론, 상기 본드핑거(12a) 및 볼랜드(12b)는 도전성비아홀(12c)에 의해 상호 연결되어 있다. 상기 볼랜드(12b)를 제외한 수지층(11)의 제1면(11a) 전체는 절연성 커버코트(13)에 의해 코팅되어 있다.
한편, 상기 인쇄회로기판(10)의 관통공(P) 외주연인 제3면(11c)에는 제1반도체칩(1)이 접착되어 있다. 상기 제1반도체칩(1)은 대략 평면인 제1면(1a)과 제2면(1b)을 갖고, 상기 제2면(1b)에는 다수의 입출력패드(1c)가 형성되어 있다. 상기 제1반도체칩(1)은 제1면(1a)이 수지층(11)의 제3면(11c)에 접착되어 있으며, 상기 제1반도체칩(1)의 입출력패드(1c)는 도전성와이어(20)에 의해 수지층(11)의 제3면(11c)에 형성된 본드핑거(12a)에 접속되어 있다.
또한, 상기 인쇄회로기판(10)의 제4면(11d)에도 제2반도체칩(2)이 접착되어 있다. 상기 제2반도체칩(2) 역시 대략 평면인 제1면(2a)과 제2면(2b)을 갖고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성되어 있다. 상기 제2반도체칩(2)은 제1면(2a)이 수지층(11)의 제4면(11d)에 접착되어 있으며, 상기 제2반도체칩(2)의 입출력패드(2c)는 도전성와이어(20)에 의해 수지층(11)의 제4면(11d)에 형성된 본드핑거(12a)에 접속되어 있다. 물론, 상기 제1반도체칩(1)의 제2면(1b)과 제2반도체칩(2)의 제1면(1a)은 일정 거리 이격되어 있으며, 따라서, 상기 제1반도체칩(1)에 접속된 도전성와이어(20)는 제2반도체칩(2)의 제1면(2a)과 간섭되지 않는다.
계속해서, 상기 인쇄회로기판(10)의 관통공(P)을 통하여 외측으로 오픈된 제1반도체칩(1)의 제1면(1a)에는 일정두께의 방열수단(30)이 스크린 프린팅 방식에 의해 형성되어 있다.
또한, 상기 인쇄회로기판(10)의 제3면(11c) 및 제4면(11d)에 위치된 제1반도체칩(1) 및 제2반도체칩(2)은 봉지재로 봉지되어 소정 형상의 봉지부(40)를 형성하고 있다. 상기 봉지부(40)의 일면은 통상 상기 수지층(11)의 제2면(11b)과 동일면을 이루도록 형성함이 바람직하다.
더불어, 상기 인쇄회로기판(10)의 볼랜드(12b)에도 다수의 도전성볼(50)이 스크린 프린팅 방식에 의해 형성되어 있다.
도8a 및 도8b는 본 발명의 제7실시예에 의한 반도체패키지(110,111)를 도시한 단면도로서, 이는 도7에 도시된 반도체패키지(109)와 유사하므로 그 차이점만을 설명하기로 한다.
먼저 도8a에 도시된 반도체패키지(110)를 보면, 인쇄회로기판(10)의 수지층(11) 제3면(11c)에 부착된 반도체칩(1)은 제1면(1a)의 중앙부분에 다수의 입출력패드(1c)가 형성된 센터패드형 반도체칩(1)이다. 따라서, 상기 입출력패드(1c)는 인쇄회로기판(10)의 관통공(P) 내측에 위치하게 된다. 또한, 상기 인쇄회로기판(10)의 관통공(P) 외주연인 수지층(11) 제1면(11a)에도 본드핑거(12a)가 형성되고, 상기 입출력패드(1c)는 상기 수지층(11)의 제1면(11a)에 형성된 본드핑거(12a)와 도전성와이어(20)로 상호 접속된다.
또한, 상기 관통공(P)은 상기 입출력패드(1c) 및 도전성와이어(20)를 외부환경으로부터 보호하기 의해 봉지재로 봉지되어 소정 형상의 봉지부(40)를 형성하고 있다. 이때, 상기 봉지부(40)의 일면(제1반도체칩(1)으로부터 멀어지는 영역)은 도전성볼(50)의 하단보다 더 돌출되지 않토록 함이 바람직하다.
한편, 도8b에 도시된 반도채패키지(111)에서와 같이, 상기 인쇄회로기판(10)의 관통공(P) 외주연인 수지층(11)의 제1면(11a)과 제3면(11c) 사이에는 제5면(11e)을 더 형성할 수도 있다. 이때, 상기 제5면(11e)에 볼랜드(12b)와 도전성비아홀(12c)로 연결된 본드핑거(12a)를 더 형성한다. 또한, 상기 제1반도체칩(1)의 입출력패드(1c)와 상기 본드핑거(12a)는 도전성와이어(20)로 본딩될 수 있으며, 상기 관통공(P) 및 제5면(11e)이 봉지재로 봉지되어 소정 형상의 봉지부(40)를 형성하게 된다. 결국, 상기 봉지부(40)의 일면(제1반도체칩(1)으로부터 멀어지는 방향)과 인쇄회로기판(10)(수지층(11))의 제1면(11a)을 동일하거나 또는 유사한 평면을 이루게 된다.
도9는 본 발명의 제8실시예에 의한 반도체패키지(112)를 도시한 단면도이다.
도시된 바와 같이 대략 평면인 제1면(1a)과 제2면(1b)을 가지고, 상기 제1면(1a) 중앙에는 다수의 입출력패드(1c)가 형성된 제1반도체칩(1)이 구비되어 있다. 또한, 상기 제1반도체칩(1)의 제2면(1b)에는 제2반도체칩(2)이 접착되어 있으며, 이 제2반도체칩(2)은 대략 평면인 제1면(2a)과 제2면(2b)을 가지고, 상기 제2면(2b)에는 다수의 입출력패드(2c)가 형성되어 있다. 물론, 상기 제2반도체칩(2)의 제1면(2a)이 상기 제1반도체칩(1)의 제2면(1b)에 접착된 것이다.
여기서, 상기 제1반도체칩(1) 및 제2반도체칩(2)은 입출력패드(1c,2c)가 형성된 면이 서로 반대 방향이기 때문에 다양한 크기의 반도체칩을 스택할 수 있게 된다.
한편, 상기 제1반도체칩(1)의 제1면(1a)에는 관통공(P)을 갖는 인쇄회로기판(10)이 접착되어 있다. 상기 관통공(P)에는 상기 제1반도체칩(1)의 입출력패드(1c)가 위치된다.
상기 인쇄회로기판(10)은 대략 평면인 제1면(11a)과 제2면(11b)을 갖는 동시에, 제1면(11a)에는 본드핑거(12a) 및 볼랜드(12b)를 갖는 회로패턴(12)이 형성되고, 제2면(11b)에는 다수의 본드핑거(12a)를 포함하는 회로패턴(12)이 형성되어 있으며, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 수지층(11)의 제1면(11a) 및 제2면(11b)은 절연성커버코트(13)로 코팅되어 있다. 물론, 상기 수지층(11)의 제1면(11a) 및 제2면(11b)에 형성된 회로패턴(12)은 도전성비아홀(12c)로 연결되어 있다.
계속해서, 상기 제1반도체칩(1)의 입출력패드(1c)는 수지층(11)의 제1면(11a)에 형성된 본드핑거(12a)와 도전성와이어(20)로 본딩되어 있고, 상기 제2반도체칩(2)의 입출력패드(2c)는 수지층(11)의 제2면(11b)에 형성된 본드핑거(12a)와 도전성와이어(20)로 본딩되어 있다.
또한, 상기 제1반도체칩(1)의 입출력패드(1c) 및 그것에 접속된 도전성와이어(20)는 봉지재로 봉지되어 소정 형태의 봉지부(40)를 형성하고 있으며, 또한 상기 제2반도체칩(2)의 입출력패드(2c)와 그것에 연결된 도전성와이어(20) 및 인쇄회로기판(10)의 일면(수지층(11)이 제2면(11b)이 향하는 면)도 봉지재로 봉지되어 소정 형태의 봉지부(40)를 형성하고 있다.
마지막으로, 상기 인쇄회로기판(10)의 볼랜드(12b)에는 용융된 솔더와 같은 금속이 스크린 프린팅 방식에 의해 융착되어, 차후 마더보드에 실장 가능한 형태로 되어 있다.
한편, 여기서 상기 제1반도체칩(1)의 제2면(1b)은 백그라인딩 기술에 의해 그 두께를 제2반도체칩(2)에 비해 상대적으로 얇게 형성할 수도 있다. 예를 들면,대략 3~6mil의 두께를 갖는 제1반도체칩(1)을 구비할 수도 있다. 상기와 같이 제1반도체칩(1)의 두께를 제2반도체칩(2)에 비해 상대적으로 얇게 했을 경우에는 상기 제2반도체칩(2)의 오버행 길이(Over Hang Length, 제1반도체칩(1)의 외주연으로부터 더 연장된 길이)를 더 연장할 수 있는 장점이 있다. 따라서, 반도체칩(1)의 크기에 제약을 받지 않고 다양한 크기의 반도체칩(1)을 스택할 수 있게 된다.
도10a 및 도10b는 본 발명의 제9실시예에 의한 반도체패키지(113)를 도시한 단면도이다.
도시된 바와 같이 대략 평면인 제1면(1a)과 제2면(1b)을 가지고, 상기 제2면(1b) 가장자리에는 다수의 입출력패드(1c)가 형성된 제1반도체칩(1)이 구비되어 있다. 여기서, 상기 제1반도체칩(1)은 도10b에 도시된 바와 같이 평면상 대략 직사각형 모양으로 형성되어 있다. 또한, 상기 제1반도체칩(1)의 제2면(1b)에는 제2반도체칩(2)이 스택되어 있으며, 이 제2반도체칩(2)은 대략 평면인 제1면(2a)과 제2면(2b)을 가지고, 상기 제2면(2b) 가장자리에는 다수의 입출력패드(2c)가 형성되어 있다. 물론, 상기 제2반도체칩(2)의 제1면(2a)이 상기 제1반도체칩(1)의 제2면(1b)에 접착된 것이며, 상기 제2반도체칩(2) 역시 평면상 대략 직사각형 모양으로 형성되어 있다.
부연하여 설명하면, 도10b에 도시된 바와 같이 상기 제1반도체칩(1) 및 제2반도체칩(2)은 평면상 대략 직사각형 형태인 동시에, 각각의 장축 방향이 서로 교차되어 스택되어 있으며, 또한 각 장축 방향의 대응되는 2변 근방에 다수의 입출력패드(1c)가 형성되어 있다.
한편, 상기 제1반도체칩(1)의 제1면(1a)에는 인쇄회로기판(10)이 접착되어 있으며, 이는 대략 평면인 제1면(11a)과 제2면(11b)을 갖는 동시에, 제1면(11a)에는 다수의 볼랜드(12b)를 갖는 회로패턴(12)이 형성되고, 제2면(11b)에는 다수의 본드핑거(12a)를 포함하는 회로패턴(12)이 형성되어 있으며, 상기 본드핑거(12a) 및 볼랜드(12b)를 제외한 수지층(11)의 제1면(11a) 및 제2면(11b)은 절연성커버코트(13)로 코팅되어 있다.
계속해서, 상기 제1반도체칩(1) 및 제2반도체칩(2)의 입출력패드(1c,2c)는 수지층(11)의 제1면(11a)에 형성된 본드핑거(12a)에 도전성와이어(20)로 본딩되어 있다.
또한, 상기 제1반도체칩(1), 제2반도체칩(2), 도전성와이어(20) 및 인쇄회로기판(10)의 일면(수지층(11)이 제2면(11b)이 향하는 면)은 봉지재로 봉지되어 소정 형태의 봉지부(40)를 형성하고 있다.
마지막으로, 상기 인쇄회로기판(10)의 볼랜드(12b)에는 용융된 솔더와 같은 금속이 스크린 프린팅 방식에 의해 융착되어, 차후 마더보드에 실장 가능한 형태로 되어 있다.
한편, 여기서 상기 제1반도체칩(1)의 제1면(1a)도 백그라인딩 기술에 의해 그 두께를 제2반도체칩(2)에 비해 상대적으로 더 얇게 형성할 수도 있다. 예를 들면, 대략 3~6mil의 두께를 갖는 제1반도체칩(1)을 구비할 수도 있다. 상기와 같이 제1반도체칩(1)의 두께를 제2반도체칩(2)에 비해 상대적으로 얇게 했을 경우에는 상기 제2반도체칩(2)의 오버행 길이를 더 연장할 수 있는 장점이 있다. 따라서, 반도체칩(1)의 크기에 제약을 받지 않고 다양한 크기의 반도체칩(1)을 스택할 수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지에 의하면 인쇄회로기판에 일정크기의 관통공이 형성되고, 상기 관통공을 통하여 반도체칩에 부착되도록 방열수단이 형성됨으로써 반도체칩으로부터 발생하는 열을 보다 효율적으로 외측으로 방출시킬 수 있는 효과가 있다.
또한, 상기 방열수단 및 인쇄회로기판의 랜드에 융착되는 도전성볼이 스크린 프린팅 방식에 의해 형성됨으로써, 작업이 신속해지고, 저가인 동시에 제조 공정중 도전성볼 상호간의 쇼트가 억제되는 효과가 있다.
또한, 인쇄회로기판에 관통공, 제3면 또는 제4면 등이 더 형성됨으로써, 반도체칩을 스택하여 고기능화함에도 불구하고, 전체적인 두께를 박형화할 수 있는 효과가 있다.
또한, 인쇄회로기판에 제3면 또는 제4면 등을 더 형성하고, 상기 제3면 또는 제4면이 이루는 소정 공간 내측에만 봉지재를 충진함으로써, 제조 공정중 필요한 금형의 구조가 간단해지는 효과가 있다.
또한, 반도체칩의 일면을 백그라인딩(Back Grinding)하여 인쇄회로기판에 탑재하고, 그 반도체칩의 타면에 또다른 반도체칩을 스택함으로써, 스택된 반도체칩의 오버행 길이(Over Hang Length)를 보다 연장시킬 수 있는 효과가 있다.

Claims (25)

  1. (삭제)
  2. (삭제)
  3. (삭제)
  4. (삭제)
  5. (정정) 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 제1반도체칩과;
    일정 크기의 관통공이 형성된 동시에, 대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제2면에는 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 관통공의 외주연인 수지층의 제2면에는 상기 제1반도체칩의 제1면이 접착된 인쇄회로기판과;
    상기 제1반도체칩의 제2면에 접착되어 있되, 상기 제1반도체칩의 크기보다 작은 크기를 갖는 동시에, 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩과;
    상기 제1,2반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 다수의 도전성와이어와;
    상기 반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와;
    상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제1면에 스크린 프린팅된 일정두께의 방열수단과;
    상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 특징으로 하는 반도체패키지.
  6. (정정) 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과;
    일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면을 갖는 동시에, 상기 관통공의 외주연인 제1면과 제2면 사이에는 대략 평면인 또다른 제3면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제3면에는 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 반도체칩의 제1면이 접착된 인쇄회로기판과;
    상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 다수의 도전성와이어와;
    상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면을 봉지재로 봉지하여 형성된 봉지부와;
    상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  7. 제6항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제1면에는 일정두께의 방열수단이 스크린 프린팅된 것을 특징으로 하는 반도체패키지.
  8. 제6항에 있어서, 상기 인쇄회로기판의 관통공은 일정거리 이격되어 다수개 형성된 것을 특징으로 하는 반도체패키지.
  9. 제6항에 있어서, 상기 봉지부의 일면과 인쇄회로기판의 제2면은 동일평면인 것을 특징으로 하는 반도체패키지.
  10. (정정) 제6항에 있어서, 상기 반도체칩의 제2면에는 적어도 하나 이상의 다른 반도체칩이 스택된 것을 특징으로 하는 반도체패키지.
  11. (정정) 대략 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 반도체칩과;
    일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면을 갖는 동시에, 상기 관통공의 외주연인 제1면과 제2면 사이에는 대략 평면인 또다른 제3면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제3면에는 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 반도체칩의 제2면이 접착된 인쇄회로기판과;
    상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 다수의 도전성와이어와;
    상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면을 봉지재로 봉지하여 형성된 봉지부와;
    상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  12. 제11항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제2면에는 일정두께의 방열수단이 스크린 프린팅된 것을 특징으로 하는 반도체패키지.
  13. 제11항에 있어서, 상기 방열수단은 인쇄회로기판의 제2면에까지 연장되어 형성된 것을 특징으로 하는 반도체패키지.
  14. 제11항에 있어서, 상기 봉지부의 일면과 인쇄회로기판의 제1면은 동일평면인 것을 특징으로 하는 반도체패키지.
  15. (정정) 대략 평면인 제1면과 제2면을 가지고, 상기 어느 한 면에는 다수의 입출력패드가 형성된 제1반도체칩과;
    대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩과;
    일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면이 형성되고, 상기 제1면과 제2면 사이에는 단면상 계단형의 제3면 및 제4면이 형성된 수지층을 중심으로, 상기 제1면, 제3면 및 제4면에는 볼랜드 및 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 제1반도체칩의 제1면이, 제4면에는 제2반도체칩의 제1면이 접착된 인쇄회로기판과;
    상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 다수의 도전성와이어와;
    상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면과 제4면이 이루는 공간을 봉지재로 봉지하여 형성된 봉지부와;
    상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  16. 제15항에 있어서, 상기 제1반도체칩은 제2면에 다수의 입출력패드가 형성된 동시에, 상기 인쇄회로기판의 제3면에 형성된 본드핑거와 도전성와이어로 상호 본딩된 것을 특징으로 하는 반도체패키지.
  17. 제16항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 제1반도체칩의 제1면에는 방열수단이 스크린 프린팅되어 형성된 것을 특징으로 하는 반도체패키지.
  18. 제15항에 있어서, 상기 봉지부의 일면은 인쇄회로기판의 제2면과 동일평면인 것을 특징으로 하는 반도체패키지.
  19. 제15항에 있어서, 상기 제1반도체칩은 인쇄회로기판의 관통공을 통해 외부로 오픈된 제1면에 다수의 입출력패드가 형성된 동시에, 상기 입출력패드는 제1면에 형성된 본드핑거와 도전성와이어로 상호 본딩된 것을 특징으로 하는 반도체패키지.
  20. 제19항에 있어서, 상기 관통공 내측은 봉지재가 채워져 소정 형상의 봉지부가 더 형성된 것을 특징으로 하는 반도체패키지.
  21. 제19항에 있어서, 상기 인쇄회로기판의 제1면과 제3면 사이에는, 대략 평면인 제5면이 더 형성되고, 상기 제5면에는 다수의 본드핑거가 형성되며, 상기 제1반도체칩의 입출력패드는 상기 제5면의 본드핑거와 도전성와이어에 의해 본딩된 것을 특징으로 하는 반도체패키지.
  22. (정정) 대략 평면인 제1면과 제2면을 가지고, 평면상 대략 직사각형 형태를 하며, 다수의 입출력패드가 형성된 제1반도체칩과;
    대략 평면인 제1면과 제2면을 가지고, 평면상 대략 직사각형 형태를 하며, 장축 방향의 대응되는 2변 근방에 다수의 입출력패드가 형성된 동시에, 상기 제1반도체칩의 제2면에 접착되어 있되, 상기 제1반도체칩의 장축 방향과 직각인 장축 방향을 갖도록 접착된 제2반도체칩과;
    대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로 볼랜드 및 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 제1반도체칩의 제1면이 상기 제2면에 접착된 인쇄회로기판과;
    상기 제1반도체칩 및 제2반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 상호 접속하는 다수의 도전성와이어와;
    상기 제1반도체칩, 제2반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와;
    상기 인쇄회로기판의 볼랜드에 스크린프린팅되어 형성된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  23. 제22항에 있어서, 상기 인쇄회로기판은 중앙에 일정크기의 관통공이 형성된 동시에, 상기 제1반도체칩은 상기 관통공을 통해 오픈된 제1면에 다수의 입출력패드가 형성되고, 상기 입출력패드는 상기 관통공 외주연의 수지층 제1면에 형성된 본드핑거와 도전성와이어로 상호 접속된 것을 특징으로 하는 반도체패키지.
  24. (삭제)
  25. 제22항에 있어서, 상기 제1반도체칩은 제1면이 그라인딩(Grinding)되어 두께가 대략 3~6mil 사이인 것을 특징으로 하는 반도체패키지.
KR10-2000-0061569A 2000-10-19 2000-10-19 반도체패키지 KR100388293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0061569A KR100388293B1 (ko) 2000-10-19 2000-10-19 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0061569A KR100388293B1 (ko) 2000-10-19 2000-10-19 반도체패키지

Publications (2)

Publication Number Publication Date
KR20020030579A KR20020030579A (ko) 2002-04-25
KR100388293B1 true KR100388293B1 (ko) 2003-06-19

Family

ID=19694311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0061569A KR100388293B1 (ko) 2000-10-19 2000-10-19 반도체패키지

Country Status (1)

Country Link
KR (1) KR100388293B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699237B1 (ko) * 2005-06-23 2007-03-27 삼성전기주식회사 임베디드 인쇄회로기판 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260554A (ja) * 1996-03-27 1997-10-03 Toshiba Corp 半導体パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260554A (ja) * 1996-03-27 1997-10-03 Toshiba Corp 半導体パッケージ

Also Published As

Publication number Publication date
KR20020030579A (ko) 2002-04-25

Similar Documents

Publication Publication Date Title
US6798049B1 (en) Semiconductor package and method for fabricating the same
KR100260997B1 (ko) 반도체패키지
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US7190071B2 (en) Semiconductor package and method for fabricating the same
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2001284523A (ja) 半導体パッケージ
KR19990084838A (ko) 칩 스택 패키지
KR100388293B1 (ko) 반도체패키지
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
JPH09330994A (ja) 半導体装置
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100473336B1 (ko) 반도체패키지
KR100393101B1 (ko) 반도체패키지 및 그 제조 방법
KR100708052B1 (ko) 반도체패키지
KR100308393B1 (ko) 반도체패키지및그제조방법
KR100399724B1 (ko) 반도체패키지
KR100421777B1 (ko) 반도체패키지
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
KR100542664B1 (ko) 반도체패키지 및 그 제조 방법
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지
KR100337460B1 (ko) 반도체 장치
KR100411808B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180605

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 17