KR20020030579A - 반도체패키지 - Google Patents
반도체패키지 Download PDFInfo
- Publication number
- KR20020030579A KR20020030579A KR1020000061569A KR20000061569A KR20020030579A KR 20020030579 A KR20020030579 A KR 20020030579A KR 1020000061569 A KR1020000061569 A KR 1020000061569A KR 20000061569 A KR20000061569 A KR 20000061569A KR 20020030579 A KR20020030579 A KR 20020030579A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- circuit board
- printed circuit
- hole
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
Claims (25)
- 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과;일정 크기의 관통공이 형성된 동시에, 대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제2면에는 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 관통공의 외주연인 수지층의 제2면에는 반도체칩의 제1면이 접착된 인쇄회로기판과;상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와;상기 반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와;상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
- 제1항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제1면에는 일정두께의 방열수단이 스크린 프린팅된 것을 특징으로 하는 반도체패키지.
- 제2항에 있어서, 상기 방열수단과 도전성볼의 일면은 동일 평면상에 위치된것을 특징으로 하는 반도체패키지.
- 제1항 또는 제3항중 어느 한 항에 있어서, 상기 인쇄회로기판의 관통공은 일정거리 이격되어 다수개 형성된 것을 특징으로 하는 반도체패키지.
- 제1항에 있어서, 상기 반도체칩의 제2면에는 적어도 하나 이상의 다른 반도체칩이 스택된 것을 특징으로 하는 반도체패키지.
- 대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 반도체칩과;일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면을 갖는 동시에, 상기 관통공의 외주연인 제1면과 제2면 사이에는 대략 평면인 또다른 제3면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제3면에는 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 반도체칩의 제1면이 접착된 인쇄회로기판과;상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와;상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면을 봉지재로 봉지하여 형성된 봉지부와;상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여이루어진 반도체패키지.
- 제6항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제1면에는 일정두께의 방열수단이 스크린 프린팅된 것을 특징으로 하는 반도체패키지.
- 제6항에 있어서, 상기 인쇄회로기판의 관통공은 일정거리 이격되어 다수개 형성된 것을 특징으로 하는 반도체패키지.
- 제6항에 있어서, 상기 봉지부의 일면과 인쇄회로기판의 제2면은 동일평면인 것을 특징으로 하는 반도체패키지.
- 제6항에 있어서, 상기 반도체칩의 제2면에는 적어도 하나 이상의 다른 반도체칩이 스택된 것을 특징으로 하는 반도체패키지.(도5)
- 대략 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 반도체칩과;일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면을 갖는 동시에, 상기 관통공의 외주연인 제1면과 제2면 사이에는 대략 평면인 또다른 제3면을 갖는 수지층을 중심으로, 상기 제1면에는 볼랜드를, 상기 제3면에는 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 반도체칩의 제2면이 접착된 인쇄회로기판과;상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와;상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면을 봉지재로 봉지하여 형성된 봉지부와;상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
- 제11항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 반도체칩의 제2면에는 일정두께의 방열수단이 스크린 프린팅된 것을 특징으로 하는 반도체패키지.
- 제11항에 있어서, 상기 방열수단은 인쇄회로기판의 제2면에까지 연장되어 형성된 것을 특징으로 하는 반도체패키지.
- 제11항에 있어서, 상기 봉지부의 일면과 인쇄회로기판의 제1면은 동일평면인 것을 특징으로 하는 반도체패키지.
- 대략 평면인 제1면과 제2면을 가지고, 상기 어느 한 면에는 다수의 입출력패드가 형성된 제1반도체칩과;대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩과;일정 크기의 관통공이 형성되고, 상기 관통공의 외주연으로는 대략 평면인 제1면과 제2면이 형성되고, 상기 제1면과 제2면 사이에는 단면상 계단형의 제3면 및 제4면이 형성된 수지층을 중심으로, 상기 제1면, 제3면 및 제4면에는 볼랜드 및 본드핑거를 포함하는 회로패턴이 형성되며, 상기 관통공의 외주연인 수지층의 제3면에 제1반도체칩의 제1면이, 제4면에는 제2반도체칩의 제1면이 접착된 인쇄회로기판과;상기 반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 전기적으로 연결하는 도전성와이어와;상기 반도체칩, 도전성와이어 및 인쇄회로기판의 제3면과 제4면이 이루는 공간을 봉지재로 봉지하여 형성된 봉지부와;상기 인쇄회로기판의 볼랜드에 스크린 프린팅된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
- 제15항에 있어서, 상기 제1반도체칩은 제2면에 다수의 입출력패드가 형성된 동시에, 상기 인쇄회로기판의 제3면에 형성된 본드핑거와 도전성와이어로 상호 본딩된 것을 특징으로 하는 반도체패키지.
- 제16항에 있어서, 상기 인쇄회로기판의 관통공을 통해 외부로 오픈된 제1반도체칩의 제1면에는 방열수단이 스크린 프린팅되어 형성된 것을 특징으로 하는 반도체패키지.
- 제15항에 있어서, 상기 봉지부의 일면은 인쇄회로기판의 제2면과 동일평면인 것을 특징으로 하는 반도체패키지.
- 제15항에 있어서, 상기 제1반도체칩은 인쇄회로기판의 관통공을 통해 외부로 오픈된 제1면에 다수의 입출력패드가 형성된 동시에, 상기 입출력패드는 제1면에 형성된 본드핑거와 도전성와이어로 상호 본딩된 것을 특징으로 하는 반도체패키지.
- 제19항에 있어서, 상기 관통공 내측은 봉지재가 채워져 소정 형상의 봉지부가 더 형성된 것을 특징으로 하는 반도체패키지.
- 제19항에 있어서, 상기 인쇄회로기판의 제1면과 제3면 사이에는, 대략 평면인 제5면이 더 형성되고, 상기 제5면에는 다수의 본드핑거가 형성되며, 상기 제1반도체칩의 입출력패드는 상기 제5면의 본드핑거와 도전성와이어에 의해 본딩된 것을 특징으로 하는 반도체패키지.
- 대략 평면인 제1면과 제2면을 가지고, 상기 어느 한 면에는 다수의 입출력패드가 형성된 제1반도체칩과;대략 평면인 제1면과 제2면을 가지고, 상기 제2면에는 다수의 입출력패드가 형성된 동시에, 상기 제1반도체칩의 제2면에 접착된 제2반도체칩과;대략 평면인 제1면과 제2면을 갖는 수지층을 중심으로 볼랜드 및 본드핑거를 포함하는 회로패턴이 형성된 동시에, 상기 제1반도체칩의 제1면이 상기 제2면에 접착된 인쇄회로기판과;상기 제1반도체칩 및 제2반도체칩의 입출력패드와 인쇄회로기판의 본드핑거를 상호 접속하는 도전성와이어와;상기 제1반도체칩, 제2반도체칩, 도전성와이어 및 인쇄회로기판의 일면을 봉지재로 봉지하여 형성된 봉지부와;상기 인쇄회로기판의 볼랜드에 스크린프린팅되어 형성된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
- 제22항에 있어서, 상기 인쇄회로기판은 중앙에 일정크기의 관통공이 형성된 동시에, 상기 제1반도체칩은 상기 관통공을 통해 오픈된 제1면에 다수의 입출력패드가 형성되고, 상기 입출력패드는 상기 관통공 외주연의 수지층 제1면에 형성된 본드핑거와 도전성와이어로 상호 접속된 것을 특징으로 하는 반도체패키지.
- 제22항에 있어서, 상기 제1반도체칩 및 제2반도체칩은 평면상 대략 직사각형 형태인 동시에, 각각의 장축 방향이 서로 교차하도록 접착되어 있으며, 상기 각 장축 방향의 대응되는 2변 근방에 입출력패드가 형성된 것을 특징으로 하는 반도체패키지.
- 제22항에 있어서, 상기 제1반도체칩은 제1면이 그라인딩(Grinding)되어 두께가 대략 3~6mil 사이인 것을 특징으로 하는 반도체패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0061569A KR100388293B1 (ko) | 2000-10-19 | 2000-10-19 | 반도체패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0061569A KR100388293B1 (ko) | 2000-10-19 | 2000-10-19 | 반도체패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020030579A true KR20020030579A (ko) | 2002-04-25 |
KR100388293B1 KR100388293B1 (ko) | 2003-06-19 |
Family
ID=19694311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0061569A KR100388293B1 (ko) | 2000-10-19 | 2000-10-19 | 반도체패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100388293B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100699237B1 (ko) * | 2005-06-23 | 2007-03-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260554A (ja) * | 1996-03-27 | 1997-10-03 | Toshiba Corp | 半導体パッケージ |
-
2000
- 2000-10-19 KR KR10-2000-0061569A patent/KR100388293B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100699237B1 (ko) * | 2005-06-23 | 2007-03-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100388293B1 (ko) | 2003-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
US6798049B1 (en) | Semiconductor package and method for fabricating the same | |
EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
US7190071B2 (en) | Semiconductor package and method for fabricating the same | |
KR100260997B1 (ko) | 반도체패키지 | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
JP2001284523A (ja) | 半導体パッケージ | |
JPH1074795A (ja) | 半導体装置およびその製造方法 | |
KR100388293B1 (ko) | 반도체패키지 | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
KR100549312B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JPH09330994A (ja) | 半導体装置 | |
KR102233649B1 (ko) | 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법 | |
KR100708052B1 (ko) | 반도체패키지 | |
KR100473336B1 (ko) | 반도체패키지 | |
KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
KR20040077817A (ko) | 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법 | |
KR100708040B1 (ko) | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 | |
KR100533762B1 (ko) | 반도체패키지 | |
KR100542664B1 (ko) | 반도체패키지 및 그 제조 방법 | |
KR100337460B1 (ko) | 반도체 장치 | |
KR19980025868A (ko) | 메탈 볼 그리드 어레이 패키지 | |
JPH0936276A (ja) | 半導体パッケージ用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130607 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150604 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160602 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170602 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180605 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190603 Year of fee payment: 17 |