KR100708040B1 - 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 - Google Patents

다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 Download PDF

Info

Publication number
KR100708040B1
KR100708040B1 KR1020010021492A KR20010021492A KR100708040B1 KR 100708040 B1 KR100708040 B1 KR 100708040B1 KR 1020010021492 A KR1020010021492 A KR 1020010021492A KR 20010021492 A KR20010021492 A KR 20010021492A KR 100708040 B1 KR100708040 B1 KR 100708040B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
tape
insulating tape
heat sink
Prior art date
Application number
KR1020010021492A
Other languages
English (en)
Other versions
KR20020082295A (ko
Inventor
문두환
허정필
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010021492A priority Critical patent/KR100708040B1/ko
Publication of KR20020082295A publication Critical patent/KR20020082295A/ko
Application granted granted Critical
Publication of KR100708040B1 publication Critical patent/KR100708040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 회로패턴의 갯수를 증가시키고, 그라운드(Ground) 특성을 개선하여 전기적 성능을 향상시킬 수 있도록, 중앙에 대략 사각의 개구(開口)가 형성된 가요성(可撓性)의 제1절연테이프가 구비되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1절연테이프를 관통하는 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제1층과; 상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 가요성의 제2절연테이프가 접착되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제2층을 포함하여 이루어진 다층 써킷테이프가 제공됨.

Description

다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조 방법{Circuit tape and semiconductor package using it and its manufacturing method}
도1은 종래 단층 써킷테이프를 이용한 반도체패키지의 일례를 도시한 단면도이다.
도2a 및 도2b는 본 발명에 의한 다층 써킷테이프를 도시한 단면도 및 분해 사시도이다.
도3은 본 발명에 의한 반도체패키지의 일례를 도시한 단면도이다.
도4a 내지 도4g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 다층 써킷테이프
10; 제1층 11; 제1절연테이프
12; 회로패턴 13; 통공
14; 도전성 물질 16; 와이어본딩영역
18; 개구 20; 제2층
21; 제2절연테이프 22; 회로패턴
23; 통공 24; 도전성 물질
25; 볼융착영역 26; 와이어본딩영역
27; 절연성수지 28; 개구
30; 접착수단 40; 히트싱크
200; 본 발명에 의한 반도체패키지 41; 요부
42; 도금층 50; 반도체칩
51; 입출력패드 60; 도전성와이어
70; 봉지부 80; 도전성볼
본 발명은 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 회로패턴의 갯수를 증가시키고, 그라운드(Ground) 특성을 개선하여 전기적 성능을 향상시킬 수 있는 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조 방법에 관한 것이다.
통상 써킷테이프(또는 써킷필름)는 도전체인 회로패턴의 배열이 가요성 유전 테이프 또는 필름(Flexible Dielectric Tape or Film)(이하, 테이프로 총칭함)에 의해 지지되도록 한 것으로서, 두께가 대략 12.5㎛ 이하인 써킷테이프도 설계 및 양산되고 있다. 이러한 써킷테이프에 의해 반도체패키징 기술이 획기적으로 변화됨은 물론이고, 상기 써킷테이프의 일면에 히트싱크를 부착함으로써 그 방열성능이 대폭 향상되기도 하였다. 또한, 이러한 써킷테이프는 양쪽의 롤러에 감아서 전 라 인에 걸쳐 롤투롤(Roll To Roll)로 연속적인 작업을 할 수 있게 됨으로써 생산성(UPH)이 획기적으로 향상되었다.
이러한 단층 써킷테이프를 이용한 통상적인 반도체패키지(100')가 도1에 도시되어 있으며, 이를 참조하여 종래 기술을 설명하면 다음과 같다.
먼저, 대략 판상으로서 상면 중앙에 요부(3')(凹部)가 형성된 히트싱크(2')가 구비되어 있고, 상기 히트싱크(2')의 요부(3') 바닥면에는 반도체칩(5')이 접착수단(11')으로 접착되어 있다. 상기 반도체칩(5')은 상면에 다수의 입출력패드(5a')가 형성되어 있다.
상기 히트싱크(2')의 요부(3')를 제외한 상면에는 써킷테이프(10')가 접착수단(11')에 의해 접착되어 있다. 상기 써킷테이프(10')는 통상 가요성 테이프(12')를 기본층으로 그 상면에 볼랜드(13a') 및 본드핑거(13b')를 갖는 다수의 회로패턴(13')이 형성되어 있으며, 상기 회로패턴(13')중 본드핑거(13b')는 반도체칩(5')의 입출력패드(5a')와 도전성와이어(6')에 의해 상호 연결되어 있다. 물론, 상기 볼랜드(13a') 및 본드핑거(13b')를 제외한 회로패턴(13') 및 테이프(12') 상면에는 절연성 수지(14')(예를 들면, 폴리이미드)가 코팅되어 있다.
계속해서, 상기 써킷테이프(10')의 볼랜드(13a')에는 도전성볼(30')이 융착되어 있으며, 상기 반도체칩(5'), 도전성와이어(6') 등은 봉지재로 봉지되어 일정 형태의 봉지부(21')가 형성되어 있다.
도면중 미설명 부호 22'는 액상 봉지재를 이용하여 봉지부(21')를 형성할 경우, 상기 액상 봉지재가 볼랜드(13a')쪽으로 과도하게 흘러가지 않도록 하는 댐이 다.
이러한 종래 반도체패키지(100')는 반도체칩(5')의 시그널(Signal), 그라운드(Ground) 및 파워(Power) 신호가 도전성와이어(6'), 회로패턴(13') 및 도전성볼(30')을 통하여 외부로 출력 또는 입력된다.
그러나, 이러한 종래의 써킷테이프 및 이를 이용한 반도체패키지는 회로패턴이 단층으로 형성됨으로써, 그 형성될 수 있는 회로패턴의 갯수 또는 밀도에 한계가 있는 단점이 있다. 즉, 최근에는 반도체칩이 다기능화, 고성능화됨에 따라 그 표면에 형성되는 입출력패드의 갯수가 증가됨은 물론, 파인피치(Fine Pitch)화되고 있는 상태인데 이러한 추세의 반도체칩을 상기 써킷테이프가 적절하게 수용하지 못하는 단점이 있다.
또한, 종래에는 반도체칩의 입출력패드중 그라운드용의 입출력패드를 상기 써킷테이프의 각 회로패턴에 각각 접속하여야 함으로써, 시그널용의 회로패턴이 다수 낭비되는 단점이 있다. 즉, 반도체칩의 입출력패드중에는 다수의 그라운드용이 존재하게 되는데, 이를 공통의 어떤 한 영역에 접속시키지 못함으로써, 시그널용의 회로패턴을 차용하여 접속하게 되고, 따라서 그만큼 시그널용의 회로패턴이 낭비되는 단점이 있다.
또한, 상기와 같이 그라운드 신호가 공통의 특정한 영역에서 처리되지 못함으로써, 각 시그널용의 회로패턴 사이에 크로스토크(Cross Talk) 현상이 심하게 발생되고, 결국 전체적인 반도체패키지의 전기적 성능이 저하되는 단점도 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 회로패턴의 갯수를 증가시키고, 그라운드 특성을 개선하여 전기적 성능을 향상시킬 수 있는 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 다층 써킷테이프는 중앙에 대략 사각의 개구(開口)가 형성된 가요성(可撓性)의 제1절연테이프가 구비되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1절연테이프를 관통하는 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제1층과; 상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 가요성의 제2절연테이프가 접착되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제2층을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 도전성 물질은 솔더(Solder, Sn/Pb)가 충진 및 융착되어 형성된 것일 수 있다.
또한, 상기 제1층은 개구의 외주연에 도전성의 그라운드링이 더 형성되고, 상기 제1층의 회로패턴은 상기 그라운드링에 모두 연결될 수 있다.
또한, 상기 그라운드링은 상기 제2층의 개구 내측에 위치될 수 있다.
또한, 상기 제1절연테이프 및 제2절연테이프는 폴리이미드 테이프일 수 있다.
또한, 상기 제2층의 회로패턴은, 차후 다수의 도전성볼이 융착되는 볼융착영역과 차후 도전성와이어가 연결되는 와이어연결영역이 상부로 오픈(Open)되도록 제2절연테이프 및 회로패턴의 상면에 절연성 수지가 더 코팅될 수도 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 중앙에 일정 깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연인 상면에는 다수의 금속 도금층이 형성된 히트싱크와; 상기 히트싱크의 상면에, 상기 요부보다 더 큰 대략 사각의 개구가 형성된 가요성의 제1절연테이프가 접착되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1절연테이프를 관통하여 상기 히트싱크의 선택된 도금층에 연통되는 통공이 형성되고, 상기 통공에는 도전성 물질이 충진되어 제1층이 구비되고, 상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 제2절연테이프가 접착되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제2층이 구비되어 이루어진 다층 써킷테이프와; 상기 히트싱크의 요부에, 상면에 다수의 입출력패드가 형성된 채, 접착된 반도체칩과; 상기 반도체칩의 입출력패드와 상기 히트싱크의 특정한 도금층, 상기 다층 써킷테이프의 제1층 및 제2층에 형성된 회로패턴을 각각 연결하는 다수의 도전성와이어와; 상기 반도체칩, 도전성와이어 등을 외 부 환경으로부터 보호하기 위해 상기 히트싱크의 요부, 다층 써킷테이프의 개구에 봉지재가 충진되어 형성된 봉지부와; 상기 다층 써킷테이프의 제2층에 형성된 회로패턴에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 도금층은 히트싱크의 요부 외주연인 상면 전체에 형성될 수 있다.
또한, 상기 도금층은 금(Au), 은(Ag) 또는 팔라듐(Pd)중 어느 하나에 의해 형성될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 중앙에 일정 깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연인 상면에는 다수의 금속 도금층이 형성된 히트싱크를 제공하는 단계와; 상기 히트싱크의 상면에, 상기 요부보다 더 큰 대략 사각의 개구가 형성된 가요성의 제1절연테이프가 구비되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1테이프를 관통하여 상기 히트싱크의 특정한 도금층에 연통되도록 통공이 형성된, 제1층을 접착시키고, 상기 통공에 도전성 물질을 충진시키는 단계와; 상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 제2절연테이프가 구비되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통공이 형성된, 제2층을 접착시키고, 상기 통공에 도전성 물질을 충진시키는 단계와; 상기 히트싱크의 요부에, 상면에는 다수의 입출력패드가 형성된 반도체칩을 접착시키는 단계와; 상기 반도체칩 의 입출력패드와 상기 히트싱크의 특정한 도금층, 상기 써킷테이프의 제1층 및 제2층에 형성된 회로패턴을 각각 도전성와이어로 연결하는 단계와; 상기 반도체칩, 도전성와이어 등을 외부 환경으로부터 보호하기 위해 상기 히트싱크의 요부 및 개구에 봉지재를 충진하여 일정형태의 봉지부를 형성하는 단계와; 상기 제2층에 형성된 각 회로패턴에 도전성볼을 융착하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조 방법에 의하면, 회로패턴이 다층으로 형성됨으로써, 그 형성될 수 있는 회로패턴의 갯수 및 밀도가 증가하고 또한 디자인의 자유도도 높아진다. 즉, 종래에는 회로패턴이 형성될 수 있는 면적 또는 공간에 제한이 많았으나, 본 발명은 회로패턴이 제1층 및/또는 제2층에 선택적으로 형성될 수 있기 때문에, 그 면적이나 공간의 제한이 비교적 적고 따라서 회로패턴의 갯수, 밀도를 증가시킴은 물론, 회로패턴의 디자인도 용이한 장점이 있다. 이는 최근의 다기능 및 고성능화한 반도체칩을 용이하게 수용할 수 있게 함으로써, 써킷테이프의 사용 범위를 더욱 증가시킨다.
또한, 부수적으로 반도체칩의 입출력패드중 그라운드용의 입출력패드를 제1층(또는 제2층)에 별도로 형성된 회로패턴에 본딩하거나 또는 히트싱크에 분산하여 본딩함으로써, 그만큼 증가된 시그널용 회로패턴의 갯수를 확보하게 된다.
또한, 상기와 같이 써킷테이프의 제1층 및 히트싱크를 반도체칩의 그라운드용 입출력패드와 접속시킴으로써, 제2층 또는 나머지 시그널용 회로패턴 사이에 발 생하는 크로스토크(Cross Talk) 현상이 최소화되고, 결국 전체적인 반도체패키지의 전기적 성능이 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명에 의한 다층 써킷테이프(100)를 도시한 단면도 및 분해 사시도이다.
도시된 바와 같이 대략 판상이며, 중앙에 사각의 개구(18)(開口)가 형성된 가요성(可撓性)의 제1절연테이프(11)가 구비되고, 상기 개구(18)의 외주연인 제1절연테이프(11) 상면에는 다수의 회로패턴(12)이 형성되어 있다. 또한, 상기 회로패턴(12)에는 상기 제1절연테이프(11)를 관통하는 통공(23)이 형성되어 있고, 상기 통공(13)에는 도전성 물질(14)이 충진되어 있다. 여기서, 설명의 편의상 상기 제1절연테이프(11), 회로패턴(12), 통공(13) 및 도전성 물질(14) 등을 총칭하여 제1층(10)으로 정의한다.
상기 제1절연테이프(11)는 통상적인 폴리이미드 테이프, 폴리이미드 필름 또는 이것의 등가물을 이용할 수 있으며, 본 발명에서 그 재질을 한정하는 것은 아니다. 또한, 상기 회로패턴(12)은 구리 박막 또는 이의 등가물의 에칭에 의해 형성될 수 있으며, 도2a 및 도2b에 도시된 모양으로 회로패턴(12)의 모양을 한정하는 것은 아니다. 더불어, 상기 회로패턴(12) 및 제1절연테이프(11)를 관통하여 형성된 통공(13)은 통상적인 기계적 드릴링, 레이저 드릴링, 에칭 등에 의해 형성될 수 있 으며, 상기 통공(13)에 충진된 도전성 물질(14)은 솔더 또는 이것의 등가물로 될 수 있다. 상기 통공(13)은 반듯이 모든 회로패턴(12)에 형성될 필요는 없고, 경우에 따라 선택적으로 형성할 수도 있다.
한편, 상기 제1절연테이프(11)의 개구(18)의 외주연과 인접하는 영역에는 대략 사각 모양의 그라운드링(16)이 더 형성되어 있으며, 이는 상기 제1층(10)의 회로패턴(12)과 모두 연결될 수 있다. 즉, 상기 제1층(10)의 회로패턴(12)과 모두 연결되거나 또는 선택적으로 연결될 수 있다. 또한, 상기 그라운드링(16)은 폐쇄된 링 형태가 아니라도 무방하여, 일정 거리 이격된 채로 다수 형성될 수도 있다. 물론, 상기 그라운드링(16)은 상기 회로패턴(12)과 같은 재질로 형성됨이 바람직하다.
계속해서, 상기 제1층(10)의 상면에는, 그 제1층(10)의 개구(18)보다 큰 개구(28)를 갖는 가요성의 제2절연테이프(21)가 접착수단(30)으로 접착되어 있다. 따라서, 상기 제1층(10)의 그라운드링(16)은 상기 개구(28) 내측의 하부에 위치하게 된다.
상기 제2절연테이프(21)의 상면에는 다수의 회로패턴(22)이 형성되어 있으며, 상기 회로패턴(22)중 선택된 특정 회로패턴(22)에는 상기 제2절연테이프(21)를 관통하여 상기 제1층(10)의 특정 회로패턴(12)에 연결되도록 통공(23)이 형성되어 있다. 물론, 상기 통공(23)에는 솔더 또는 이것의 등가물과 같은 도전성 물질(24)이 충진 또는 융착되어 있다. 따라서, 상기 제2절연테이프(21) 상면의 회로패턴(22)중 특정한 회로패턴(22)은 상기 제1절연테이프(11) 상면의 특정 회로 패턴(12)과 전기적으로 연결된다.
또한, 상기 제2절연테이프(21) 역시 폴리이미드 테이프, 폴리이미드 필름 또는 이들의 등가물로 제조된 것이고, 회로패턴(22) 역시 구리 박막 또는 이것의 등가물 에칭에 의해 형성된 것이다.
또한, 상기 제2절연테이프(21) 상면에 형성된 회로패턴(22)은 반도체패키지의 제조 공정중 도전성와이어가 본딩되는 와이어본딩영역(26) 및 도전성볼이 융착되는 볼융착영역(25)을 제외한 나머지 상면 전체가 절연성 수지(27)로 코팅되어 있다. 이는 상기 회로패턴(22)이 외부 환경에 의해 산화되거나 부식되는 것을 방지하기 위함이다.
여기서도, 상기 제2절연테이프(21), 회로패턴(22), 통공(23), 도전성 물질(24) 및 절연성 수지(27)는 설명의 편의상 제2층(20)으로 정의한다. 따라서, 본 발명에 의한 다층 써킷테이프(100)는 다수의 회로패턴(12)(22)을 각각 갖는 제1층(10)과 제2층(20)으로 이루어져 있다.
또한, 상기 제1층(10)의 회로패턴(12)중 그라운드링(16)의 표면, 제2층(20)의 회로패턴(22)중 와이어본딩영역(26)의 표면, 그리고 볼융착영역(25)의 표면에는 양호한 본딩력 또는 융착력을 제공하기 위해 금(Au), 은(Ag), 팔라듐(Pd) 또는 이들의 합금이 도금될 수 있다.
더불어, 본 발명은 상기 층구조를 두개의 층구조로 한정하여 설명하였지만, 이것으로만 한정되는 것은 아니며 더 많은 층 구조도 가능하다.
계속해서, 도3은 본 발명에 의한 반도체패키지(200)의 일례를 도시한 단면도 이다.
도시된 바와 같이 중앙에 일정 깊이의 요부(41)(凹部)가 형성되고, 상기 요부(41)의 외주연인 상면에는 다수의 금속 도금층(42)이 형성된 히트싱크(40)가 구비되어 있다. 상기 히트싱크(40)는 주지된 바와 같이 방열 성능이 뛰어난 알루미늄(Al), 구리(Cu) 또는 이들의 등가물로 이루어져 있다. 또한, 상기 금속 도금층(42)은 금(Au), 은(Ag), 팔라디엄(Pd) 또는 이들의 합금에 의해 형성되어 있다. 더불어, 상기 금속 도금층(42)은 상기 요부(41)의 외주연에 인접한 상면과, 하기할 다층 써킷테이프(100)가 접착되는 영역에 선택적으로 형성(즉, 특정한 영역에만 형성)되거나 또는 요부(41)를 제외한 상면 전체에 형성될 수도 있다. 여기서, 본 발명은 상기 도금층(42)의 형성 형태나 그 형성 면적을 한정하는 것은 아니다.
한편, 상기 히트싱크(40)의 상면에는 상술한 바와 같은 구조의 써킷테이프(100)가 접착수단(30)에 의해 접착되어 있다.
즉, 상기 히트싱크(40)의 상면에, 상기 요부(41)보다 더 큰 대략 사각의 개구(18)가 형성된 가요성의 제1절연테이프(11)가 접착되고, 상기 개구(18) 외주연의 제1절연테이프(11) 상면에는 다수의 회로패턴(12)이 형성되어 있으며, 상기 각 회로패턴(12)에는 상기 제1절연테이프(11)를 관통하여 상기 히트싱크(40)의 선택된 도금층(42)에 연통되는 통공(13)이 형성되고, 상기 통공(13)에는 도전성 물질(14)이 충진되어 제1층(10)이 구비되고, 상기 제1층(10)의 상면에, 상기 제1층(10)의 개구(18)보다 큰 개구(28)를 갖는 제2절연테이프(21)가 접착수단(30)으로 접착되고, 상기 제2절연테이프(21)의 상면에는 다수의 회로패턴(22)이 형성되어 있으며, 상기 회로패턴(22)중 선택된 특정 회로패턴(22)에는 상기 제2절연테이프(21)를 관통하여 상기 제1층(10)의 회로패턴(12)에 연결되도록 통공(23)이 형성되고, 상기 통공(23)에는 도전성 물질(24)이 충진된 제2층(20)이 구비되어 이루어진 다층 써킷테이프(100)가 위치되어 있다.
따라서, 상기 다층 써킷테이프(100)의 제2층(20)에 형성된 특정한 회로패턴(22)은 제1층(10)에 형성된 특정한 회로패턴(12)과 연결되고, 또한 상기 제1층(10)의 회로패턴(12)은 히트싱크(40)에 연결된 구조를 한다.
이러한 다층 써킷테이프(100)의 구조는 이미 앞에서 상세히 설명하였으므로, 여기서는 더 이상의 설명을 생략하기로 한다.
계속해서, 상기 히트싱크(40)의 요부(41)에는, 상면에 다수의 입출력패드(51)가 형성된 반도체칩(50)이 접착수단(30)에 의해 접착되어 있다.
이어서, 상기 반도체칩(50)의 입출력패드(51)와 상기 히트싱크(40)의 특정한 도금층(42), 상기 다층 써킷테이프(100)의 제1층(10) 및 제2층(20)에 형성된 회로패턴(22)(12)은 골드와이어(Au Wire) 또는 알루미늄와이어(Al)와 같은 도전성와이어(60)에 의해 상호 본딩(Bonding)되어 있다.
예를 들면, 상기 입출력패드(51)중 그라운드용은 상기 히트싱크(40)의 도금층(42) 또는 다층 써킷테이프(100)의 제1층(10)에 형성된 회로패턴(12)중 그라운드링(16)에 도전성와이어(60)로 연결되어 있고, 시그널용은 상기 다층 써킷테이프(100)의 제2층(20)에 형성된 회로패턴(22)중 와이어본딩영역(26)에 도전성와이어(60)로 연결되어 있다. 물론, 전원용은 상기 제2층(20)에 형성된 특정한 회로패턴(22) 또는 히트싱크(40)와 전기적으로 연결되지 않은 제1층(10)의 특정한 회로패턴(12)에 연결된다.
계속해서, 상기 반도체칩(50), 도전성와이어(60) 등은 외부 환경으로부터 보호되도록 상기 히트싱크(40)의 요부(41), 다층 써킷테이프(100)의 개구(28)(18)에 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 인캡(Encap, 페이스트(Paste) 형태의 액상 봉지재로서 공기중에 노출되면 경화됨)과 같은 봉지재가 충진되어 일정 형태의 봉지부(70)를 이룬다.
마지막으로, 상기 다층 써킷테이프(100)의 제2층(20)에 형성된 회로패턴(22)중 볼융착영역(25)에는 솔더볼(Solder Ball)과 같은 도전성볼(80)이 융착되어, 차후 마더보드에 실장 가능한 형태로 되어 있다.
물론, 상기 다층 써킷테이프(100)의 제2층(20)에는 상기 도전성볼(80)이 융착되는 볼융착영역(25) 및 도전성와이어(60)가 본딩되는 와이어본딩영역(26)을 제외한 나머지 영역이 절연성 수지(27)로 코팅되어 있다.
도4a 내지 도4g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도로서, 이를 참조하여 본 발명을 순차적으로 설명하면 다음과 같다.
1. 히트싱크 제공 단계로서, 중앙에 일정 깊이의 요부(41)(凹部)가 형성되고, 상기 요부(41)의 외주연인 상면에는 다수의 금속 도금층(42)이 형성된 히트싱크(40)를 제공한다.
여기서, 상기 도금층(42)은 히트싱크(40)의 상면에 일정하게 한정된 면적을 가지며 형성되거나 또는 요부(41)를 제외한 상면 전체에 형성될 수 있다. 또한 상 기 도금층(42)은 금, 은, 팔라디엄 또는 이들의 합금에 의해 형성될 수도 있다.(도4a 참조)
2. 다층 써킷테이프의 구성 요소중 제1층을 접착하는 단계로서, 상기 히트싱크(40)의 상면에, 상기 요부(41)보다 더 큰 대략 사각의 개구(18)가 형성된 가요성의 제1절연테이프(11)가 구비되고, 상기 개구(18) 외주연의 제1절연테이프(11) 상면에는 다수의 회로패턴(12)이 형성되어 있으며, 상기 각 회로패턴(12)에는 상기 제1절연테이프(11)를 관통하여 상기 히트싱크(40)의 특정한 도금층(42)에 연통되도록 통공(13)이 형성된 제1층(10)을 접착수단(30)으로 접착한다. 상기와 같이 제1층(10)이 접착된 후에는 상기 통공(13)에 솔더와 같은 도전성 물질(14)을 충진 또는 융착함으로써, 상기 제1층(10)의 회로패턴(12)이 상기 히트싱크(40)에 전기적으로 연결되도록 한다. 여기서, 시그널용 또는 전원용으로 사용할 회로패턴인 경우에는 상기 통공을 형성하지 않을 수 있다.(도4b 참조)
3. 다층 써킷테이프의 구성 요소중 제2층(20)을 접착하는 단계로서, 상기 제1층(10)의 상면에, 상기 제1층(10)의 개구(18)보다 큰 개구(28)를 갖는 제2절연테이프(21)가 구비되고, 상기 제2절연테이프(21)의 상면에는 다수의 회로패턴(22)이 형성되어 있으며, 상기 회로패턴(22)중 선택된 특정 회로패턴(22)에는 상기 제2절연테이프(21)를 관통하여 상기 제1층(10)의 회로패턴(12)에 연결되도록 통공(13)이 형성된 제2층(20)을 접착수단(30)으로 접착한다. 상기와 같이 제2층(20)이 접착된 후에는 상기 통공(23)에 솔더와 같은 도전성 물질(24)을 충진 또는 융착함으로써, 상기 제2층(20)의 특정한 회로패턴(22)이 상기 제1층(10)의 회로패턴(12)을 경 유하여 히트싱크(40)에 전기적으로 접속되도록 한다.
여기서, 상기 제2층(20)의 회로패턴(22)은 차후 도전성볼(80)이 융착되는 볼융착영역(25) 및 도전성와이어(60)가 연결되는 와이어본딩영역(26)이 형성되어 있고, 상기 영역을 제외한 전체 표면은 절연성 수지(27)로 코팅되어 있다.(도4c 참조)
4. 반도체칩 접착 단계로서, 상기 히트싱크(40)의 요부(41)에, 상면에는 다수의 입출력패드(51)가 형성된 반도체칩(50)을 접착수단(30)으로 접착한다.(도4d 참조)
5. 와이어 본딩 단계로서, 상기 반도체칩(50)의 입출력패드(51)와 상기 히트싱크(40)의 도금층(42)(제1층(10)의 개구(18) 및 요부(41) 사이에 형성된 도금층(42)), 상기 써킷테이프(100)의 제1층(10) 및 제2층(20)에 형성된 회로패턴(22)(12)(그라운드링(16) 또는 와이어본딩영역(26))을 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(60)로 상호 연결한다.(도4e 참조)
6. 봉지 단계로서, 상기 반도체칩(50), 도전성와이어(60) 등을 외부 환경으로부터 보호하기 위해 상기 히트싱크(40)의 요부(41) 및 개구(28)(18)에 봉지재를 충진하여 일정형태의 봉지부(70)를 형성한다.
즉, 상기 히트싱크(40)의 요부(41), 다층 써킷테이프(100)의 개구(28)(18)에 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 인캡(Encap, 페이스트(Paste) 형태의 액상 봉지재로서 공기중에 노출되면 경화됨)과 같은 봉지재를 충진하여 경화시킴으로써, 일정 형태의 봉지부(70)를 형성한다.(도4f 참조)
7. 도전성볼 융착 단계로서, 상기 다층 써킷테이프(100)중 제2층(20)에 형성된 회로패턴(22)(볼융착영역(25))에 솔더볼과 같은 도전성볼(80)을 안착 및 융착시킴으로써, 마더보드에 반도체패키지가 실장 가능한 형태가 되도록 한다.(도4g 참조)
이러한 단계외에도, 상기 히트싱크(40) 또는 봉지부(70) 표면에 제품명, 제조회사 등을 마킹하는 마킹 단계 등이 더 추가될 수 있으며, 상기 다층 써킷테이프가 롤타입(Role Type) 또는 스트립 타입(Strip Type)으로 되어 있을 경우에는 상기 롤 또는 스트립에서 낱개의 반도체패키지를 분리하는 싱귤레이션 단계가 추가된다. 실제로, 대부분의 써킷테이프는 상기와 같이 롤 또는 스트립 타입으로 되어 있기 때문에, 상기 싱귤레이션 단계가 대부분 수행될 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 다층 써킷테이프 및 이를 이용한 반도체패키지 및 그 제조 방법에 의하면, 회로패턴이 다층으로 형성됨으로써, 그 형성될 수 있는 회로패턴의 갯수 및 밀도가 증가하고 또한 디자인의 자유도도 높아지는 효과가 있다. 즉, 종래에는 회로패턴이 형성될 수 있는 면적 또는 공간에 제한이 많았으나, 본 발명은 회로패턴이 제1층 및/또는 제2층에 형성될 수 있기 때문에, 그 면적이나 공간의 제한이 비교적 적고 따라서 회로패턴의 갯수, 밀도를 증가시킴은 물론, 회로 패턴의 디자인도 용이한 효과가 있다. 이는 최근의 다기능 및 고성능화한 반도체칩을 용이하게 수용할 수 있게 함으로써, 써킷테이프의 사용 범위를 더욱 증가시킨다.
또한, 부수적으로 반도체칩의 입출력패드중 그라운드용의 입출력패드를 제1층(또는 제2층)에 별도로 형성된 회로패턴에 본딩하거나 또는 히트싱크에 분산하여 본딩함으로써, 그만큼 증가된 시그널용 회로패턴의 갯수를 확보하는 효과가 있다.
또한, 상기와 같이 써킷테이프의 제1층 및 히트싱크를 반도체칩의 그라운드용 입출력패드와 접속시킴으로써, 제2층 또는 나머지 시그널용 회로패턴 사이에 발생하는 크로스토크(Cross Talk) 현상이 최소화되고, 결국 전체적인 반도체패키지의 전기적 성능이 향상되는 효과가 있다.

Claims (10)

  1. 중앙에 대략 사각의 개구(開口)가 형성된 가요성(可撓性)의 제1절연테이프가 구비되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1절연테이프를 관통하는 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제1층과;
    상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 가요성의 제2절연테이프가 접착되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제2층을 포함하여 이루어진 다층 써킷테이프.
  2. 제1항에 있어서, 상기 도전성 물질은 솔더(Solder, Sn/Pb)가 충진 및 융착되어 형성된 것을 특징으로 하는 다층 써킷테이프.
  3. 제1항에 있어서, 상기 제1층은 개구의 외주연에 도전성의 그라운드링이 더 형성되고, 상기 제1층의 회로패턴은 상기 그라운드링에 모두 연결된 것을 특징으로 하는 다층 써킷테이프.
  4. 제3항에 있어서, 상기 그라운드링은 상기 제2층의 개구 내측에 위치됨을 특 징으로 하는 다층 써킷테이프.
  5. 제1항에 있어서, 상기 제1절연테이프 및 제2절연테이프는 폴리이미드 테이프인 것을 특징으로 하는 다층 써킷테이프.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제2층의 회로패턴은, 차후 다수의 도전성볼이 융착되는 볼융착영역과 차후 도전성와이어가 연결되는 와이어연결영역이 상부로 오픈(Open)되도록 제2절연테이프 및 회로패턴의 상면에 절연성 수지가 더 코팅된 것을 특징으로 하는 다층 써킷테이프.
  7. 중앙에 일정 깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연인 상면에는 다수의 금속 도금층이 형성된 히트싱크와;
    상기 히트싱크의 상면에, 상기 요부보다 더 큰 대략 사각의 개구가 형성된 가요성의 제1절연테이프가 접착되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1절연테이프를 관통하여 상기 히트싱크의 선택된 도금층에 연통되는 통공이 형성되고, 상기 통공에는 도전성 물질이 충진되어 제1층이 구비되고, 상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 제2절연테이프가 접착되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통 공이 형성되고, 상기 통공에는 도전성 물질이 충진된 제2층이 구비되어 이루어진 다층 써킷테이프와;
    상기 히트싱크의 요부에, 상면에 다수의 입출력패드가 형성된 채, 접착된 반도체칩과;
    상기 반도체칩의 입출력패드와 상기 히트싱크의 특정한 도금층, 상기 다층 써킷테이프의 제1층 및 제2층에 형성된 회로패턴을 각각 연결하는 다수의 도전성와이어와;
    상기 반도체칩, 도전성와이어 등을 외부 환경으로부터 보호하기 위해 상기 히트싱크의 요부, 다층 써킷테이프의 개구에 봉지재가 충진되어 형성된 봉지부와;
    상기 다층 써킷테이프의 제2층에 형성된 회로패턴에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
  8. 제7항에 있어서, 상기 도금층은 히트싱크의 요부 외주연인 상면 전체에 형성된 것을 특징으로 하는 반도체패키지.
  9. 제7항 또는 제8항에 있어서, 상기 도금층은 금(Au), 은(Ag) 또는 팔라듐(Pd)중 어느 하나에 의해 형성된 것을 특징으로 하는 반도체패키지.
  10. 중앙에 일정 깊이의 요부(凹部)가 형성되고, 상기 요부의 외주연인 상면에는 다수의 금속 도금층이 형성된 히트싱크를 제공하는 단계와;
    상기 히트싱크의 상면에, 상기 요부보다 더 큰 대략 사각의 개구가 형성된 가요성의 제1절연테이프가 구비되고, 상기 개구 외주연의 제1절연테이프 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 각 회로패턴에는 상기 제1테이프를 관통하여 상기 히트싱크의 특정한 도금층에 연통되도록 통공이 형성된, 제1층을 접착시키고, 상기 통공에 도전성 물질을 충진시키는 단계와;
    상기 제1층의 상면에, 상기 제1층의 개구보다 큰 개구를 갖는 제2절연테이프가 구비되고, 상기 제2절연테이프의 상면에는 다수의 회로패턴이 형성되어 있으며, 상기 회로패턴중 선택된 특정 회로패턴에는 상기 제2절연테이프를 관통하여 상기 제1층의 회로패턴에 연결되도록 통공이 형성된, 제2층을 접착시키고, 상기 통공에 도전성 물질을 충진시키는 단계와;
    상기 히트싱크의 요부에, 상면에는 다수의 입출력패드가 형성된 반도체칩을 접착시키는 단계와;
    상기 반도체칩의 입출력패드와 상기 히트싱크의 특정한 도금층, 상기 써킷테이프의 제1층 및 제2층에 형성된 회로패턴을 각각 도전성와이어로 연결하는 단계와;
    상기 반도체칩, 도전성와이어 등을 외부 환경으로부터 보호하기 위해 상기 히트싱크의 요부 및 개구에 봉지재를 충진하여 일정형태의 봉지부를 형성하는 단계와;
    상기 제2층에 형성된 각 회로패턴에 도전성볼을 융착하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
KR1020010021492A 2001-04-20 2001-04-20 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 KR100708040B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010021492A KR100708040B1 (ko) 2001-04-20 2001-04-20 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010021492A KR100708040B1 (ko) 2001-04-20 2001-04-20 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020082295A KR20020082295A (ko) 2002-10-31
KR100708040B1 true KR100708040B1 (ko) 2007-04-16

Family

ID=27702008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021492A KR100708040B1 (ko) 2001-04-20 2001-04-20 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100708040B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104369A (ja) * 1992-09-19 1994-04-15 Sumitomo Metal Ind Ltd 多層リードフレーム
JPH1098081A (ja) * 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
JPH11251483A (ja) * 1998-03-06 1999-09-17 Hitachi Ltd 半導体装置
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104369A (ja) * 1992-09-19 1994-04-15 Sumitomo Metal Ind Ltd 多層リードフレーム
JPH1098081A (ja) * 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JPH11251483A (ja) * 1998-03-06 1999-09-17 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR20020082295A (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
US7190071B2 (en) Semiconductor package and method for fabricating the same
US6515361B2 (en) Cavity down ball grid array (CD BGA) package
US6803254B2 (en) Wire bonding method for a semiconductor package
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6887741B2 (en) Method for making an enhanced die-up ball grid array package with two substrates
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
KR100470386B1 (ko) 멀티-칩패키지
US7550845B2 (en) Ball grid array package with separated stiffener layer
JP2008277570A (ja) 半導体装置及びその製造方法
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
KR101819558B1 (ko) 반도체 패키지 및 그 제조방법
US20080245551A1 (en) Circuit board structure for embedding semiconductor chip therein and method for fabricating the same
KR100388287B1 (ko) 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법
JP7499114B2 (ja) 半導体装置及びその製造方法
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
KR100473336B1 (ko) 반도체패키지
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR100388293B1 (ko) 반도체패키지
KR100708044B1 (ko) 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
KR100533762B1 (ko) 반도체패키지
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법
KR20010111659A (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140408

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160406

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 12