KR100337461B1 - 반도체패키지 및 그 제조 방법 - Google Patents

반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100337461B1
KR100337461B1 KR1019980046574A KR19980046574A KR100337461B1 KR 100337461 B1 KR100337461 B1 KR 100337461B1 KR 1019980046574 A KR1019980046574 A KR 1019980046574A KR 19980046574 A KR19980046574 A KR 19980046574A KR 100337461 B1 KR100337461 B1 KR 100337461B1
Authority
KR
South Korea
Prior art keywords
circuit board
board sheet
semiconductor chip
input
sheet
Prior art date
Application number
KR1019980046574A
Other languages
English (en)
Other versions
KR20000028369A (ko
Inventor
박창규
한병준
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980046574A priority Critical patent/KR100337461B1/ko
Priority to JP11171708A priority patent/JP2000138262A/ja
Priority to US09/422,027 priority patent/US6462274B1/en
Publication of KR20000028369A publication Critical patent/KR20000028369A/ko
Application granted granted Critical
Publication of KR100337461B1 publication Critical patent/KR100337461B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 회로기판시트를 반도체칩 상면 외주연까지 연장하여 다수의 솔더볼을 확보하고, 회로기판과 접착제 또는 반도체칩의 접착을 정확히 하기 위해, 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 넓이보다 더 넓게 접착제로 접착되어 있되, 상기 반도체칩의 입출력패드와 대응하는 위치에는 소정의 공간부가 형성된 회로기판시트와; 상기 공간부 내측에서 회로기판시트와 반도체칩의 입출력패드를 연결하는 도전성와이어와; 상기 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 공간부에 충진된 봉지재와; 상기 반도체칩의 외주연상에 위치된 회로기판시트의 하단부에 봉지되어 상기 회로기판시트의 둘레를 지지시켜주는 시트지지용 봉지재와; 상기 회로기판시트의 상부에 융착됨으로써 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 반도체패키지 및 그 제조 방법.

Description

반도체패키지 및 그 제조 방법
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 최종 입출력단자가 반도체칩의 외주연상에 위치하는 반도체패키지 및 그 제조 방법에 관한 것이다.
최근의 반도체패키지는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드(Mother board)상에 지지시켜 주는 동시에 입출력신호를 매개해주는 반도체패키지의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size) 반도체패키지의 형태로 전환되고 있다.
이러한 칩싸이즈 반도체패키지의 한 예를 도1에 도시하였으며, 이것의 구조를 간단히 설명하면 다음과 같다.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체패키지(100')로서, 상면의 둘레에 다수의 입출력패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 입출력패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15') 등의 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 입출력패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 입출력패드(41')에 연결된 도전성와이어(50')를 외부의 환경으로부터 보호하기 위해 봉지한 봉지재(60')로 이루어져 있다.
이러한 칩싸이즈 반도체패키지(100')의 제조 방법은 웨이퍼 상태에서 회로기판시트를 웨이퍼 모양과 동일한 상태로 접착제를 개재하여 접착시키는 라미네이션(Lamination) 단계와, 상기 단계를 완료한 웨이퍼에 도전성와이어를 연결시켜 주는 와이어본딩 단계와, 와이어본딩된 부분을 보호하기 위해 봉지재로 봉지하는 봉지 단계와, 입출력패드를 외부로 연결시켜 주기 위하여 웨이퍼에 붙어 있는 회로기판시트의 상면에 솔더볼을 융착하는 솔더볼 융착 단계와, 낱개의 반도체패키지로 분리시켜주는 소잉 단계로 이루어져 있다.
그러나 최근에는 반도체칩의 집적 기술 발달로 반도체칩 상에 형성되는 입출력패드가 증가하는 추세에 있다. 따라서 반도체패키지에 형성되는 솔더볼의 갯수도 증가 추세에 있으나, 상기와 같은 칩싸이즈 반도체패키지의 회로기판시트에 형성 및 융착될 수 있는 솔더볼의 갯수에는 한계가 있다.
한편, 상기 반도체패키지의 회로기판시트 넓이를 반도체칩의 상면 넓이보다 크게 할 경우에는 상기 회로기판시트가 유연하기 때문에 그 외곽면이 쉽게 휘는 단점이 있으며, 또한 반도체칩의 외주연에 위치된 회로기판시트에 솔더볼이 융착될 경우 이 솔더볼을 회로기판시트가 확고하게 지지시켜 주지 못하는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩의 외주연상으로 회로기판시트를 연장하여 형성하고, 그 상면에는 솔더볼을 융착하여 다수의 솔더볼을 확보함과 동시에 그 회로기판시트의 하부에는 봉지재를 봉지하여 회로기판시트 및 솔더볼을 확고히 지지할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 제조 공정중 와이어본딩을 위한 소정의 공간부를 접착제가 접착된 회로기판시트에 직접 형성함으로써 회로기판시트와 접착제 및 반도체칩을 정확히 접착할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 스트립 단위의 생산 공정을 선택하여 양품의 회로기판시트에 불량 반도체칩이 접착되거나, 불량의 회로기판시트에 양품의 반도체칩이 접착되지 않토록 하여 생산 수율을 향상시킬 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 부분 절개 사시도이다.
도2는 본 발명에 의한 반도체패키지의 일실시예를 도시한 부분 절개 사시도이다.
도3은 본 발명의 의한 반도체패키지의 다른 실시예를 도시한 부분 절개 사시도이다.
도4a 내지 도4i는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
- 도면중 주요 부분에 대한 설명-
100,101 ; 본 발명에 의한 반도체패키지
100' ; 종래의 반도체패키지
10p ; 원시 회로기판시트(Circuit board sheet)
10 ; 회로기판시트 11 ; 구리박막
12 ; 폴리이미드층(Polyimide layer) 13 ; 본드핑거(Bond finger)
14 ; 연결부
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)
17 ; 회로기판시트의 공간부
21 ; 접착제 40 ; 반도체칩
41 ; 입출력패드
50 ; 도전성와이어(Conductive wire)
60,61 ; 봉지재 70 ; 솔더볼
80 ; 펀칭툴(Punching tool)
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 상부에 그 반도체칩의 넓이보다 더 넓게 접착제로 접착되어 있되, 상기 반도체칩의 입출력패드와 대응하는 위치에는 소정의 공간부가 형성된 회로기판시트와; 상기 공간부 내측에서 회로기판시트와 반도체칩의 입출력패드를 연결하는 도전성와이어와; 상기 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 공간부에 충진된 봉지재와; 상기 반도체칩의 외주연상에 위치된 회로기판시트의 하단부에 봉지되어 상기 회로기판시트의 둘레를 지지시켜주는 시트지지용 봉지재와; 상기 회로기판시트의 상부에 융착됨으로써 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와; 상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하는 회로기판시트 제조 단계와; 상기 회로기판시트의 저면에 접착제를 붙이는 접착제 부착 단계와; 차후 반도체칩의 입출력패드와 대응하는 회로기판시트 및 접착제의 소정 영역에 펀칭툴로 소정의 공간부를 형성하는 공간부 형성 단계와; 상기 접착제가 부착된 회로기판시트에 웨이퍼에서 미리 절단된 양품의 반도체칩을 선별하여 그 상면에 접착시키되, 상기 공간부를 통해서 반도체칩의 입출력패드가 외부로 노출되도록 하는 회로기판시트 접착 단계와; 상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어본딩 단계와; 상기 회로기판시트의 공간부 내측에 봉지재를 충진하여 도전성와이어를 외부 환경으로부터 보호하는 1차 봉지 단계와; 상기 회로기판시트의 하부 및 반도체칩의 측면에 봉지재로 봉지하여 회로기판시트의 둘레가 반도체칩에 의해 지지되도록 하는 2차 봉지 단계와; 상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 것을 특징으로 한다.
이와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 반도체칩의 외주연상으로 회로기판시트를 연장하여 위치시키고, 그 상면에는 솔더볼을 융착하여 다수의 솔더볼을 확보함과 동시에 그 회로기판시트의 하부에는 봉지재를 봉지하여 회로기판시트 및 솔더볼을 확고히 지지할 수 있게 된다.
또한 제조 단계에 있어서 회로기판시트에 접착제가 접착된 상태에서 소정의 공간부를 직접 형성함으로써, 회로기판시트와 접착제 또는 회로기판시트와 반도체칩을 정확히 접착시킬 수 있고, 더불어 와이어본딩 불량, 봉지 불량 등의 문제를 해결하게 된다.
더구나, 스트립 단위의 생산 공정을 선택함으로써, 양품의 회로기판시트에 불량 반도체칩이 접착되거나 또는 불량의 회로기판시트에 양품의 반도체칩이 접착되지 않게 함으로써 생산 수율이 향상된다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명에 의한 반도체패키지(100)의 일실시예를 도시한 부분 절개 사시도이다.
도시된 바와 같이 반도체칩(40)의 상면 둘레 부근에는 그 반도체칩(40)내에 형성된 논리소자 또는 기억소자 등으로 신호를 입출력하도록 도전성의 입출력패드(41)가 형성되어 있고, 상기 반도체칩(40)의 상면에는 접착제(21)가 개재된채, 폴리이미드층(12), 회로패턴 및 커버코오트(16)로 이루어진 회로기판시트(10)가 접착되어 있다.
여기서 상기 회로기판시트(10) 저면에 접착된 접착제(21)는 그 회로기판시트(10)의 저면 전체에 접착되어 있음으로써 반도체칩(40)의 상면 외주연에까지 연장되어 있다.
상기 회로기판시트(10) 및 접착제(21)의 구조를 좀더 자세히 설명하면, 상기 반도체칩(40)의 상면에 그 상면 넓이보다 더 큰 넓이를 갖는 접착제(21)가 위치되고, 상기 접착제(21)상에는 절연성의 폴리이미드층(12)이 접착되어 있다. 상기 반도체칩(40)의 입출력패드(41)와 대응되는 위치의 폴리이미드층(12) 및 접착제(21)는 관통되어 소정의 공간부(17)가 형성되어 있다. 상기 공간부(17)를 중심으로 그 외측의 폴리이미드층(12)에는 본드핑거(13), 연결부(14) 및 솔더볼랜드(15)가 각각 대응 형성되어 회로패턴을 형성하고 있으며, 상기 본드핑거(13) 및 솔더볼랜드(15)를 제외한 폴리이미드층(12)의 상면은 절연성의 커버코오트(16)가 코팅되어 있다.
상기 회로기판시트(10)의 공간부(17) 내측에서 상기 반도체칩(40)의 입출력패드(41)와 본드핑거(13) 사이에는 도전성와이어(50) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)가 본딩되어 있고, 상기 도전성와이어(50) 및 반도체칩(40)의 입출력패드(41)를 외부 환경으로부터 보호하기 위해 상기 회로기판시트(10)의 공간부(17) 내측에는 봉지재(60)가 충진되어 있다.
또한 상기 회로기판시트(10) 하부에서 반도체칩(40) 측면까지는 그 회로기판시트(10)의 휨 현상(특히 회로기판시트의 둘레가 휘는 현상)을 방지하고, 그 회로기판시트(10)를 반도체칩(10)의 측면에 지지시키도록 시트지지용 봉지재(61)가 봉지되어 있다.
여기서 상기 봉지재(60,61)는 금형을 이용하는 트랜스퍼 몰딩(Transfer molding)용 봉지재 또는 디스펜싱(Dispensing)용 액상봉지재를 이용할 수 있다.
마지막으로 상기 회로기판시트(10)의 솔더볼랜드(15)에는 다수의 솔더볼(70)이 융착되어 있음으로써, 차후 마더보드(도시되지 않음)에 실장되어 반도체칩(40)과 마더보드 사이의 전기적 신호를 전달할 수 있도록 되어 있다.
도3은 본 발명의 의한 반도체패키지(101)의 다른 실시예를 도시한 부분 절개 사시도이다.
도시된 바와 같이 반도체칩(40)의 상면 중앙 부근에는 그 반도체칩(40)내에 형성된 논리소자 또는 기억소자 등으로 신호를 입출력하도록 도전성의 입출력패드(41)가 형성되어 있고, 상기 반도체칩(40)의 상면에는 접착제(21)가 개재된 채, 폴리이미드층(12), 회로패턴 및 커버코오트(16)로 이루어진 회로기판시트(10)가 접착되어 있다.
여기서 상기 회로기판시트(10) 저면에 접착된 접착제(21)는 그 회로기판시트(10)의 저면 전체에 접착되어 있음으로써 반도체칩(40)의 상면 외주연에까지 연장되어 있다.
상기 회로기판시트(10) 및 접착제(21)의 구조를 좀더 자세히 설명하면, 상기 반도체칩(40)의 상면에 그 상면 넓이보다 더 큰 넓이를 갖는 접착제(21)가 위치되고, 상기 접착제(21)상에는 절연성의 폴리이미드층(12)이 위치되어 있다. 상기 반도체칩(40)의 중앙에 위치하는 입출력패드(41)와 대응되는 위치의 폴리이미드층(12) 및 접착제(21)는 관통되어 소정의 공간부(17)가 형성되어 있다. 상기 공간부(17)를 중심으로 그 외측의 폴리이미드층(12)에는 본드핑거(13), 연결부(14) 및 솔더볼랜드(15)가 각각 대응 형성되어 회로패턴을 형성하고 있으며, 상기 본드핑거(13) 및 솔더볼랜드(15)를 제외한 폴리이미드층(12)의 상면은 절연성의 커버코오트(16)가 코팅되어 있다.
상기 회로기판시트(10)의 공간부(17) 내측에서 상기 반도체칩(40)의 입출력패드(41)와 본드핑거(13) 사이에는 도전성와이어(50) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)가 본딩되어 있고, 상기 도전성와이어(50) 및 반도체칩(40)의 입출력패드(41)를 외부 환경으로부터 보호하기 위해 상기 회로기판시트(10)의 공간부(17)에 봉지재(60)가 충진되어 있다.
또한 상기 회로기판시트(10)의 하부에서 반도체칩(40) 측면까지는 그 회로기판시트(10)의 휨 현상(특히 회로기판시트의 둘레가 휘는 현상)을 방지하고, 그 회로기판시트(10)를 반도체칩(10)의 측면에 지지시킬 수 있도록 시트지지용 봉지재(60)가 봉지되어 있다.
상기 봉지재(60)는 금형을 이용하는 트랜스퍼 몰딩(Transfer molding)용 봉지재 또는 디스펜싱(Dispensing)용 액상봉지재를 이용할 수 있다.
마지막으로 상기 회로기판시트(10)의 솔더볼랜드(15)에는 다수의 솔더볼(70)이 융착되어 있음으로써, 차후 마더보드에 실장되어 반도체칩(40)과 마더보드 사이의 전기적 신호를 전달할 수 있도록 되어 있다.
도4a 내지 도4i는 본 발명에 의한 반도체패키지(100)의 제조 방법을 도시한 순차 설명도로서, 본 발명의 제1실시예를 중심으로 그 제조 방법을 설명하면 다음과 같다.
먼저 절연물질인 폴리이미드층(12)상에 스퍼터링(Sputtering, 가스화한 도전성 물질을 폴리이미드층(12)상에 피복하는 방법)이나 접착층을 개재하여 소정의 도전성 박막 바람직하기로는 구리박막(11)을 입힘으로써 판상의 원시 회로기판시트(10p)를 제조한다.(도5a)
이어서 상기 원시 회로기판시트(10p) 상에 통상의 포토마스킹(Photo masking) 및 에칭(Etching) 기술을 이용하여 선택적으로 구리 박막을 제거함으로써 본드핑거(13), 연결부(14), 솔더볼랜드(15) 등의 회로패턴을 형성하고, 또한 상기 본드핑거(13), 솔더볼랜드(15)를 제외한 상면에는 절연성 물질인 커버코오트(16)를 코팅함으로써 회로기판시트(10)를 제조한다.(도5b)
이때 상기 본드핑거(13) 표면에는 은(Ag)을 도금하여 차후에 도전성와이어(50)가 양호하게 본딩될수 있도록 하고, 또한 상기 솔더볼랜드(15)의 상면에는 금(Au) 및 니켈(Ni)을 도금하여 차후에 솔더볼(70)이 확고히 융착되도록 한다.
이어서 상기 회로기판시트(10)의 저면 전체에 접착제(21) 또는 양면접착테이프를 접착한다.(도5c)
이어서 반도체칩(40)의 둘레에 형성된 입출력패드(41)와 대응되는 상기 회로기판시트(10)의 소정영역에 펀칭툴(80)을 이용하여 소정크기의 공간부(17)를 형성한다.(도5d)
이때 상기 회로기판시트(10)의 저면 전체에는 접착제(21)가 이미 접착된 상태이므로 그 접착제(21)까지도 동시에 관통된다. 따라서 차후 반도체칩(40)의 접착시 미스얼라인먼트 현상을 방지하고 또한 와이어본딩이나 봉지 작업을 용이하게 실시할 수 있다.
한편, 상기 공간부(17)는 펀칭툴(80) 이외에도 드릴링(Drilling), 레이저(Laser), 에칭(Etching) 등의 방법에 형성할 수 있다.
이어서 웨이퍼(도시되지 않음)에서 미리 절단된 양품의 반도체칩(40)만을 선별하여 상기 접착제(21)가 부착된 회로기판시트(10)의 저면에 접착시킨다.(도5e)
이때 상기 회로기판시트(10)에 형성된 공간부(17)를 통해서 그 반도체칩(40)의 입출력패드(41)가 외부로 노출되도록 하며, 상기 회로기판시트(10)가 불량으로 판정된 영역에는 반도체칩(40)을 접착하지 않는다. 또한 소정 영역이 불량으로 판정된 회로기판시트(10)에도 역시 반도체칩(40)을 접착하지 않음으로써 원자재의 낭비를 방지할 수 있고, 생산수율을 향상시킬 수 있게 된다.
이어서 상기 반도체칩(40)의 입출력패드(41)와 회로기판시트(10)에 형성된 본드핑거(13)를 금(Au)이나 알루미늄(Al) 등의 도전성와이어(50)로 본딩한다.(도5f)
다음으로 상기 회로기판시트(10)의 공간부(17) 내측에 봉지재(60)를 충진함으로써 상기 도전성와이어(50) 및 반도체칩(40)의 입출력패드(41)가 외부의 오염이나 부식에 의해 보호될 수 있도록 한다.(도5g)
이어서 상기 회로기판시트(10)의 하부에서 반도체칩(40) 측면까지 봉지재(61)로 봉지하여 회로기판시트(10)의 둘레가 반도체칩(40)에 의해 지지되도록 한다.(도5h)
이와 같이 상기 회로기판시트(10)의 하부를 봉지재(61)로 봉지함으로써 상기 회로기판시트(10)의 둘레 및 그 상부에 융착될 솔더볼(70)이 안정적으로 지지되며, 마더보드에의 실장, 보관 및 운송중에 상기 회로기판시트(10)의 휨 현상을 방지할 수 있게 된다.
마지막으로, 상기 회로기판시트(10)에 구비된 솔더볼랜드(15)상에 솔더볼을 올려놓고 고온의 퍼니스에 통과시킴으로써 그 회로기판시트(10)의 솔더볼랜드(15)에 솔더볼(70)이 융착되도록 한다.(도5i)
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 회로기판시트를 반도체칩 상면의 외주연에까지 연장 형성함으로서 다수의 솔더볼을 확보할 수 있게 되고, 또한 그 저면에는 봉지재를 봉지함으로써 회로기판시트의 휨을 방지하고, 그 회로기판시트의 상면에 융착된 솔더볼을 안정적으로 지지할 수 있는 효과가 있다.
또한 제조 단계에 있어서, 회로기판시트에 접착제를 접착한 후, 와이어본딩을 위한 소정의 공간부를 형성함으로써, 반도체칩과 회로기판시트의 접착시 미스얼라인먼트를 방지할 수 있고, 반도체패키지의 불량률을 저하시킬 수 있는 효과가 있다.
더구나, 스트립 단위의 생산 공정을 선택함으로써, 양품의 회로기판시트에 불량 반도체칩이 접착되거나 또는 불량의 회로기판시트에 양품의 반도체칩이 접착되지 않게 함으로써 생산 수율이 향상되는 효과가 있다.

Claims (2)

  1. 입출력패드가 형성되어 있는 반도체칩과;
    상기 반도체칩의 상부에 그 반도체칩의 넓이보다 더 넓게 접착제로 접착되어 있되, 상기 반도체칩의 입출력패드와 대응하는 위치에는 소정의 공간부가 형성된 회로기판시트와;
    상기 공간부 내측에서 회로기판시트와 반도체칩의 입출력패드를 연결하는 도전성와이어와;
    상기 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 회로기판시트의 공간부에 충진된 봉지재와;
    상기 반도체칩의 외주연상에 위치된 회로기판시트의 하단부에 봉지되어 상기 회로기판시트의 둘레를 지지시켜주는 시트지지용 봉지재와;
    상기 회로기판시트의 상부에 융착됨으로써 차후 마더보드에 실장되는 솔더볼을 포함하여 이루어진 반도체패키지.
  2. 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와;
    상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하는 회로기판시트 제조 단계와;
    상기 회로기판시트의 저면에 접착제를 붙이는 접착제 부착 단계와;
    차후 반도체칩의 입출력패드와 대응하는 회로기판시트 및 접착제의 소정 영역에 펀칭툴로 소정의 공간부를 형성하는 공간부 형성 단계와;
    상기 접착제가 부착된 회로기판시트에 웨이퍼에서 미리 절단된 양품의 반도체칩을 선별하여 그 상면에 접착시키되, 상기 공간부를 통해서 반도체칩의 입출력패드가 외부로 노출되도록 하는 회로기판시트 접착 단계와;
    상기 반도체칩의 입출력패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어본딩 단계와;
    상기 회로기판시트의 공간부 내측에 봉지재를 충진하여 도전성와이어를 외부 환경으로부터 보호하는 1차 봉지 단계와;
    상기 회로기판시트의 하단부에서 반도체칩 측면까지 봉지재로 봉지하여 회로기판시트의 둘레가 반도체칩에 의해 지지되도록 하는 2차 봉지 단계와;
    상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
KR1019980046574A 1998-10-31 1998-10-31 반도체패키지 및 그 제조 방법 KR100337461B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980046574A KR100337461B1 (ko) 1998-10-31 1998-10-31 반도체패키지 및 그 제조 방법
JP11171708A JP2000138262A (ja) 1998-10-31 1999-06-17 チップスケ―ル半導体パッケ―ジ及びその製造方法
US09/422,027 US6462274B1 (en) 1998-10-31 1999-10-20 Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046574A KR100337461B1 (ko) 1998-10-31 1998-10-31 반도체패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000028369A KR20000028369A (ko) 2000-05-25
KR100337461B1 true KR100337461B1 (ko) 2002-07-18

Family

ID=19556729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046574A KR100337461B1 (ko) 1998-10-31 1998-10-31 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100337461B1 (ko)

Also Published As

Publication number Publication date
KR20000028369A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6515356B1 (en) Semiconductor package and method for fabricating the same
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법
KR100533761B1 (ko) 반도체패키지
KR100357883B1 (ko) 반도체장치및그제조방법
KR100337455B1 (ko) 반도체패키지
KR100610916B1 (ko) 반도체패키지
KR100337459B1 (ko) 반도체패키지의 제조 방법
KR100401497B1 (ko) 적층형 멀티 칩 패키지 및 그 제조방법
KR100473336B1 (ko) 반도체패키지
KR100708052B1 (ko) 반도체패키지
KR100365052B1 (ko) 반도체패키지 및 그 제조 방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR100478208B1 (ko) 반도체패키지
KR100379085B1 (ko) 반도체장치의봉지방법
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
KR100381839B1 (ko) 반도체패키지
KR100337458B1 (ko) 반도체패키지의 제조 방법
KR100365053B1 (ko) 반도체패키지 및 그 제조 방법
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
KR100337457B1 (ko) 반도체패키지의 제조 방법
KR20010003460A (ko) 칩 스캐일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150507

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 17

EXPY Expiration of term