KR100337457B1 - 반도체패키지의 제조 방법 - Google Patents

반도체패키지의 제조 방법 Download PDF

Info

Publication number
KR100337457B1
KR100337457B1 KR1019980046569A KR19980046569A KR100337457B1 KR 100337457 B1 KR100337457 B1 KR 100337457B1 KR 1019980046569 A KR1019980046569 A KR 1019980046569A KR 19980046569 A KR19980046569 A KR 19980046569A KR 100337457 B1 KR100337457 B1 KR 100337457B1
Authority
KR
South Korea
Prior art keywords
circuit board
board sheet
semiconductor chip
reinforcing agent
bonding
Prior art date
Application number
KR1019980046569A
Other languages
English (en)
Other versions
KR20000028364A (ko
Inventor
한병준
심일권
박창규
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980046569A priority Critical patent/KR100337457B1/ko
Priority to JP11171708A priority patent/JP2000138262A/ja
Priority to US09/422,027 priority patent/US6462274B1/en
Publication of KR20000028364A publication Critical patent/KR20000028364A/ko
Application granted granted Critical
Publication of KR100337457B1 publication Critical patent/KR100337457B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체패키지의 제조 방법에 관한 것으로, 팬아웃 구조를 이용하여 반도체칩의 소형화 및 반도체칩의 증가된 입출력패드에 대응하는 최종 입출력단자수를 융통성있게 할 수 있는 동시에, 불량 반도체칩에 대한 양호한 회로기판시트의 사용 낭비를 제거하기 위해, 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와; 상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 중앙부에는 소정의 공간부를 형성하는 회로기판시트 제조 단계와; 상기 회로기판시트의 공간부 저면 외주연에 접착제를 개재하여 미리 소정의 공간부가 형성되어 있는 보강제를 접착함과 동시에 상기 보강제의 공간부 상면에 위치된 회로기판시트의 저면에는 접착제를 개재하여 센터패드를 갖는 반도체칩을 접착하되, 상기 반도체칩의 센터패드가 회로기판시트의 공간부쪽으로 노출되도록 하는 보강제 및 반도체칩 접착 단계와; 상기 반도체칩의 센터패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와; 상기 회로기판시트의 공간부 및 반도체칩과 보강제 사이에 형성된 소정의 공간부에 봉지재를 주입하여 봉지하는 봉지 단계와; 상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와; 상기 회로기판시트를 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 반도체패키지의 제조 방법.

Description

반도체패키지의 제조 방법
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 보다 상세하게 설명하면 입출력단자수의 증대를 위해 최종 입출력단자인 솔더볼이 반도체칩의 외주연상에까지 위치하는 팬아웃(Fan-out)형 반도체패키지에서 그 솔더볼의 확고한 지지를 위해 반도체칩의 외주연에 보강제가 장착되는 반도체패키지의 제조 방법에 관한 것이다.
최근의 반도체패키지는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드상에 지지시켜주는 동시에 입출력신호를 매개해주는 패키지의 크기도 반도체칩의 크기와 유사한 칩싸이즈반도체패키지의 형태로 전환되고 있다.
이러한 칩싸이즈반도체패키지의 일례를 도1 및 도2에 도시하였으며, 이의 구조를 간단히 설명하면 다음과 같다.
먼저 도1은 리드형 칩싸이즈반도체패키지(100')로서, 도시된 바와 같이 상면 둘레에 입출력패드(엣지패드(41')라 한다)가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 엣지패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21')의 상면에 상기 반도체칩(40')의 엣지패드(41')에 연결되는 리드(13'), 연결부(14') 및 솔더볼랜드(15')로 이루어진 회로패턴이 형성된 채, 상기 리드(13') 및 솔더볼랜드(15')를 제외한 상면이 커버코오트(16')로 코팅된 회로기판시트(10')와, 상기 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 엣지패드(41')에 연결된 리드(13') 등을 외부 환경으로부터 보호하기 위해 반도체칩의 상면둘레에 봉지된 봉지재(60')로 이루어져 있다.
또한 도2는 유연성 회로기판시트를 사용한 칩싸이즈반도체패키지(101')로서, 도시된 바와 같이 상면의 둘레에 엣지패드(41')가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 엣지패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는 본드핑거(13'), 연결부(14') 및 솔더볼랜드(15')가 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 엣지패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 엣지패드(41')에 연결된 도전성와이어(41')를 외부의 환경으로부터 보호하기 위해 봉지된 봉지재(60')로 이루어져 있다.
이와 같은 칩싸이즈반도체패키지는 통상 웨이퍼 차원의 묶음 생산 공정(Batch process) 즉, 다수의 반도체칩이 형성된 웨이퍼 상에서 와이어본딩, 솔더볼 융착 및 봉지 등의 모든 패키징 작업을 완료한 후 최종 단계에서 낱개의 반도체패키지로 분리하여 제조하는 방법을 사용하고 있다.
그러나 이러한 칩싸이즈반도체패키지는 반도체칩의 소형화 또는 엣지패드(즉, 입출력패드) 갯수가 증가함에 따라 최종 입출력 단자(여기서는 솔더볼)의 수를 반도체칩 상면 내에서 모두 수용할 수 없는 팬인(Fan-in)형으로서 그 한계를 나타내고 있다. 여기서 상기 팬인에 대한 상대적 개념으로서 팬아웃(Fan out)형이 있으며, 이는 최종 입출력 단자 즉, 솔더볼이 반도체칩의 상면 외주연에도 위치되는 것으로 최근의 발전 추세이다.
또한 상기와 같은 칩싸이즈반도체패키지의 경우 웨이퍼 차원의 묶음 생산 공정으로 인해, 웨이퍼 자체의 수율이 낮은 경우라 하더라도, 불량 반도체칩에 양호한 회로기판시트가 사용됨으로써 비경제적이고, 작은 수율로 인해 가격이 상승하는 문제점도 있다.
한편, 도1에 도시한 칩싸이즈반도체패키지에서는 회로기판시트의 리드를 직접 탭본딩(Tape Automated Bonding) 방법에 의해 반도체칩의 엣지패드에 연결하여야 함으로써 반도체칩에 무리한 본딩력이 가해져 파손될 위험이 있으며, 또한 상기 리드는 비교적 두껍게 디자인됨으로써 나머지의 회로패턴 즉, 연결부 및 솔더볼랜드의 디자인에 제한을 가하는 문제점도 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 종래의 칩싸이즈반도체패키지에서는 달성할 수 없는 팬아웃 구조를 이용하여 반도체칩의 소형화 및 반도체칩의 증가된 입출력패드에 알맞게 최종 입출력단자 수를 증가시킬 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 종래 웨이퍼 차원의 묶음 생산 공정에 따른 불가피한 불량 반도체칩에 대한 양호한 회로기판시트의 사용을 방지할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.
도1 및 도2는 종래의 칩싸이즈반도체패키지중 일례를 도시한 부분 절개 사시도이다.
도3a 및 도3i는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
도4는 본 발명에 사용되는 회로기판시트를 도시한 평면도이다.
도5는 본 발명에 의해 제조된 반도체패키지를 도시한 부분 절개 사시도이다.
-도면중 주요 부호에 대한 설명-
100 ; 본 발명에 의한 반도체패키지
100',101' ; 종래의 칩싸이즈형 반도체패키지
10p ; 원시 회로기판시트(Circuit board sheet)
10 ; 회로기판시트 11 ; 구리박막
12 ; 폴리이미드층(Polyimide layer) 13 ; 본드핑거(Bond finger)
14 ; 연결부
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)
17 ; 회로기판시트의 공간부 18 ; 장공
21,22 ; 접착제 30 ; 보강제
31 ; 보강제의 공간부 40 ; 반도체칩
41 ; 엣지패드(Edge pad)
50 ; 도전성와이어(Conductive wire)
60 ; 봉지재 70 ; 솔더볼
80 ; 싱귤레이션툴(singulation tool)
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와; 상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 중앙부에는 소정의 공간부를 형성하는 회로기판시트 제조 단계와; 상기 회로기판시트의 공간부 저면 외주연에 접착제를 개재하여 미리 소정의 공간부가 형성되어 있는 보강제를 접착함과 동시에 상기 보강제의 공간부 상면에 위치된 회로기판시트의 저면에는 접착제를 개재하여 센터패드를 갖는 반도체칩을 접착하되, 상기 반도체칩의 센터패드가 회로기판시트의 공간부쪽으로 노출되도록 하는 보강제 및 반도체칩 접착 단계와; 상기 반도체칩의 센터패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와; 상기 회로기판시트의 공간부 및 반도체칩과 보강제 사이에 형성된 소정의 공간부에 봉지재를 주입하여 봉지하는 봉지 단계와; 상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와; 상기 회로기판시트를 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 보강제 및 반도체칩 접착 단계는 회로기판시트의 저면에 보강제를 먼저 접착시킨 후 반도체칩을 접착하거나, 또는 상기 회로기판시트의 저면에 반도체칩을 먼저 접착시킨 후 보강제를 접착함으로써 본 발명의 목적을 달성할 수도 있다.
이와 같이 하여 본 발명에 의한 보강제가 장착된 반도체 패키지의 제조 방법에 의하면, 종래의 칩싸이즈반도체패키지에서는 달성할 수 없는 팬아웃 구조가 실현되는 동시에 반도체칩의 소형화 또는 반도체칩의 증가된 입출력패드에 대응하는 최종 입출력단자 수를 용이하게 증가시킬 수 있게 된다.
또한 종래 웨이퍼 차원의 묶음 생산 공정이 아닌 회로기판시트에 양호한 반도체칩만을 낱개로 접착시킨 상태에서 패키징 작업을 함으로써 전체적인 생산수율을 향상시킬 수 있게 된다.
더구나, 인터코넥션(Interconnection) 방법으로 이미 품질 신뢰도가 검증된 와이어본딩 방법을 사용함으로써 종래의 리드 본딩에서 초래했던 반도체칩의 파손을 방지함을 물론 회로패턴 디자인의 자유도가 높아지게 된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3i는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
먼저 절연물질인 폴리이미드층(12)상에 스퍼터링(Sputtering, 가스화한 도전성 물질을 폴리이미드층(12)상에 피복하는 방법)이나 접착층을 개재하여 소정의 도전성 박막 바람직하기로는 구리박막(11)을 입힘으로써 판상의 원시 회로기판시트(10p)를 제조한다.(도3a)
이어서 상기 원시 회로기판시트(10p) 상에 통상의 포토마스킹(Photo masking) 및 에칭(Etching) 기술을 이용하여 선택적으로 구리박막을 제거함으로써 본드핑거(13), 연결부(도시되지 않음), 솔더볼랜드(15) 등의 미세한 회로패턴을 형성하고, 또한 상기 본드핑거(13), 솔더볼랜드(15)를 제외한 상면에는 절연성 물질인 커버코오트(16)를 코팅하여 외부 환경으로부터 회로패턴을 보호하며, 상기 반도체칩(40)의 중앙상면이 위치되는 소정 영역에는 대략 직사각형 모양의 공간부(17)를 형성하여 회로기판시트(10)를 제조한다.(도3b)
이때 상기 본드핑거(13)는 상기 공간부(17)의 외주연상에 위치하도록 하며, 그 본드핑거(13)의 표면에는 은(Ag)을 도금하여 차후에 도전성와이어(50)가 양호하게 본딩될수 있도록 하고, 또한 상기 솔더볼랜드(15)의 상면에는 금(Au) 및 니켈(Ni)을 도금하여 차후에 솔더볼(70)이 확고히 융착되도록 한다.
여기서 상기 회로기판시트(10)의 구체적 이해를 돕기 위해 그 평면적인 양태를 도4에 도시하였다. 도시된 바와 같이 유닛 단위로 다수의 회로기판시트(10)가 대략 바둑판 모양으로 형성되어 있고, 각각의 회로기판시트(10)에는 중앙에 대략 직사각형 모양의 공간부(17)가 형성되어 있으며, 상기 공간부(17) 외주연에는 대응되는 2열의 본드핑거(13)가 형성되어 있다. 또한 상기 본드핑거(13)의 외주연에는 다수의 솔더볼랜드(15)가 군집형성되어 있으며, 상기 솔더볼랜드(15)의 외주연에는 대략 사각 모양으로 장공(18)이 형성되어 있다.
이어서 상기 회로기판시트(10)의 저면에는 접착제(22) 또는 양면접착테이프를 이용하여 대략 반도체칩(40)의 부피보다 크게 공간부(31)가 형성된 보강제(30)를 접착한다.(3c)
여기서 상기 보강제(30)는 금속성물질을 사용하거나 또는 딱딱한 재질의 합성수지재를 사용할 수 있으며, 그 재질은 다양하게 변경 가능하다.
이어서 상기 보강제(30)의 공간부(31) 상면에 위치된 회로기판시트(10)의 저면에는 접착제(21) 또는 양면접착테이프를 개재하여 반도체칩(40)의 상면을 접착시킨다.(도3d)
여기서, 상기 반도체칩(40)은 웨이퍼(도시되지 않음)에서 분리된 양품의 것만을 사용한다. 또한 상기 반도체칩(40)의 상면에는 센터패드(41)가 형성되어 있음으로써, 상기 회로기판시트(10)에 형성된 공간부(17) 저면에 상기 센터패드(41)가 위치하게 된다. 한편, 상기 반도체칩(40)의 접착은 상기 보강제(30) 접착 공정 전에 미리 실시할 수도 있으며, 이는 당업자에 의해 임의 변경이 가능하다.
이어서 상기 반도체칩(40)의 센터패드(41)와 회로기판시트(10)에 형성된 본드핑거(13)를 금(Au)이나 알루미늄(Al) 등의 도전성와이어(50)를 이용하여 본딩한다.(도3e)
이어서, 상기 회로기판시트(10)에 형성된 공간부(17) 즉, 반도체칩(40)의 센터패드(41)와 회로기판시트(10)의 본드핑거(13)를 연결하는 도전성와이어(50)를 외부의 환경으로부터 보호하기 위해 봉지재(60)를 상기 공간부(17)에 충진하여 봉지작업을 실시한다.(도3f)
다음으로는 상기 반도체칩(40)과 보강제(30) 사이에 형성된 공간부(31)에 봉지재(60)를 충진함으로써 보강제(30)가 반도체칩(40)의 측면에 강하게 접착 및 지지되도록 한다.(도3g)
여기서 상기 봉지재(60)는 액상 봉지재 또는 트랜스퍼 몰드용 봉지재를 사용할 수 있으며, 그 종류는 다양하게 변경 가능하다.
이어서, 상기 회로기판시트(10)에 구비된 다수의 솔더볼랜드(15)에 솔더볼(70)을 안착시킨 후 이를 고온의 퍼니스에 투입함으로써 상기 솔더볼랜드(15)에 솔더볼(70)이 융착되도록 한다.(도3h)
마지막으로 상기 회로기판시트(10)를 소정의 싱귤레이션툴(80)을 이용하여 각각의 반도체패키지(100) 유닛으로 싱귤레이션한다.(도3i)
이와 같이 하여 완성된 반도체패키지(100) 형태는 도5와 같다. 도시된 바와같이 본 발명의 제조방법으로 완성된 반도체패키지(100)의 구조를 간략히 설명하면, 센터패드(41)가 형성되어 있는 반도체칩(40)과, 상기 반도체칩(40)의 상부에 그 반도체칩(40)의 넓이보다 더 넓게 접착제(21)로 접착된 회로기판시트(10)와, 상기 반도체칩(40)의 외주연에 일정거리 이격된 채 접착제(22)로 회로기판시트(10)의 저면에 접착된 보강제(30)와, 상기 회로기판시트(10)와 반도체칩(40)의 센터패드(41)를 연결하는 도전성와이어(50)와, 상기 도전성와이어(50)등을 외부의 환경으로부터 보호하고, 반도체칩(40)과 보강제(30)를 접착시키기 위해 봉지된 봉지재(60)와, 상기 회로기판시트(10)의 상부에 융착됨으로써 차후에 마더보드에 실장되는 솔더볼(70)을 포함하여 이루어져 있다.
한편, 이와 같은 방법 및 구조하에서 상기 반도체칩(40)의 센터패드(41)를 통한 소정의 전기적 신호는 도전성와이어(50), 본드핑거(13), 연결부(14), 솔더볼랜드(15) 및 솔더볼(70)을 통하여 마더보드에 전달된다.
이와 같이 하여 본 발명에 의한 반도체패키지(100)의 제조 방법은 반도체칩(40)의 외주연상에도 회로기판시트(10)가 위치하고, 또한 솔더볼(70)이 위치됨으로써 많은 수의 최종 입출력단자(솔더볼)를 확보할 수 있게 된다. 즉, 팬아웃 구조를 실현하게 되는 것이다. 또한 상기 반도체칩(40)의 외주연상에 위치되는 회로기판시트(10)는 그 저면에 접착제(22)로 보강제(30)가 접착된 채 일측이 반도체칩(40)에 봉지재(60)로 접착되어 있음으로써, 상기 반도체패키지(100)를 마더보드(도시되지 않음)에 실장하거나, 보관시 및 이동중에 그 회로기판시트(10) 특히, 회로기판시트(10)의 둘레 주변에 대한 휨 현상을 방지할 수 있게 된다.
또한 제조 방법에서 알 수 있듯이 다수의 회로기판시트(10)에 이미 웨이퍼에서 독립된 양품의 반도체칩(40)을 회로기판시트(10)에 독립적으로 접착함으로써 불량반도체칩에 대한 양호한 회로기판시트(10)의 사용을 미연에 방지하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지의 제조 방법에 의하면 첫째, 종래의 칩싸이즈반도체패키지에서는 달성할 수 없는 팬아웃 구조가 실현되는 동시에 반도체칩의 소형화 또는 반도체칩의 증가된 입출력패드에 대응하는 최종 입출력단자 수를 용이하게 증가시킬 수 있는 효과가 있다.
둘째, 종래 웨이퍼 차원의 묶음 생산 공정이 아닌 회로기판시트에 양호한 반도체칩을 낱개로 접착시킨 상태에서 패키징 작업을 실시 함으로써 전체적인 생산수율을 향상시킬 수 있는 효과가 있다.
셋째, 인터코넥션(Interconnection) 방법으로 이미 품질 신뢰도가 검증된 와이어본딩 방법을 사용함으로써 종래의 리드 본딩에서 초래했던 반도체칩의 파손을 방지함을 물론 회로패턴 디자인의 자유도가 높아지는 장점이 있다.

Claims (3)

  1. 폴리이미드층상에 구리박막을 입히는 원시 회로기판시트 제조 단계와;
    상기 원시 회로기판시트 상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 중앙부에는 소정의 공간부를 형성하는 회로기판시트 제조 단계와;
    상기 회로기판시트의 공간부 저면 외주연에 접착제를 개재하여 미리 소정의 공간부가 형성되어 있는 보강제를 접착함과 동시에 상기 보강제의 공간부 상면에 위치된 회로기판시트의 저면에는 접착제를 개재하여 센터패드를 갖는 반도체칩을 접착하되, 상기 반도체칩의 센터패드가 회로기판시트의 공간부쪽으로 노출되도록 하는 보강제 및 반도체칩 접착 단계와;
    상기 반도체칩의 센터패드와 회로기판시트의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와;
    상기 회로기판시트의 공간부 및 반도체칩과 보강제 사이에 형성된 소정의 공간부에 봉지재를 주입하여 봉지하는 봉지 단계와;
    상기 회로기판시트에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와;
    상기 회로기판시트를 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
  2. 제1항에 있어서, 상기 보강제 및 반도체칩 접착 단계는 회로기판시트의 저면에 보강제를 먼저 접착시킨 후 반도체칩을 접착하는 것을 특징으로 하는 반도체패키지의 제조 방법.
  3. 제1항에 있어서, 상기 보강제 및 반도체칩 접착 단계는 회로기판시트의 저면에 반도체칩을 먼저 접착시킨 후 보강제를 접착하는 것을 특징으로 하는 반도체패키지의 제조 방법.
KR1019980046569A 1998-10-31 1998-10-31 반도체패키지의 제조 방법 KR100337457B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980046569A KR100337457B1 (ko) 1998-10-31 1998-10-31 반도체패키지의 제조 방법
JP11171708A JP2000138262A (ja) 1998-10-31 1999-06-17 チップスケ―ル半導体パッケ―ジ及びその製造方法
US09/422,027 US6462274B1 (en) 1998-10-31 1999-10-20 Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046569A KR100337457B1 (ko) 1998-10-31 1998-10-31 반도체패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000028364A KR20000028364A (ko) 2000-05-25
KR100337457B1 true KR100337457B1 (ko) 2002-07-18

Family

ID=19556724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046569A KR100337457B1 (ko) 1998-10-31 1998-10-31 반도체패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100337457B1 (ko)

Also Published As

Publication number Publication date
KR20000028364A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6717248B2 (en) Semiconductor package and method for fabricating the same
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6501184B1 (en) Semiconductor package and method for manufacturing the same
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR100337457B1 (ko) 반도체패키지의 제조 방법
KR100337459B1 (ko) 반도체패키지의 제조 방법
KR100533761B1 (ko) 반도체패키지
KR100379086B1 (ko) 반도체패키지제조방법
KR100357883B1 (ko) 반도체장치및그제조방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100337458B1 (ko) 반도체패키지의 제조 방법
CN101510519A (zh) 覆晶式四方扁平无引脚型态封装结构及其制程
KR100337456B1 (ko) 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법
KR100365054B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100729051B1 (ko) 반도체패키지 및 그 제조 방법
KR100365052B1 (ko) 반도체패키지 및 그 제조 방법
US6717278B2 (en) Semiconductor device having a resist edge positioned over througholes
KR100600214B1 (ko) 반도체패키지 및 그 제조 방법
CN117096036A (zh) 芯片封装方法及封装结构
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법
KR20000028356A (ko) 반도체패키지
CN101515555A (zh) 覆晶式四方扁平无引脚型态封装结构及其制程

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150507

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 17

EXPY Expiration of term