CN101515555A - 覆晶式四方扁平无引脚型态封装结构及其制程 - Google Patents
覆晶式四方扁平无引脚型态封装结构及其制程 Download PDFInfo
- Publication number
- CN101515555A CN101515555A CN 200810074059 CN200810074059A CN101515555A CN 101515555 A CN101515555 A CN 101515555A CN 200810074059 CN200810074059 CN 200810074059 CN 200810074059 A CN200810074059 A CN 200810074059A CN 101515555 A CN101515555 A CN 101515555A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- wafer
- welding resisting
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000003466 welding Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 42
- 238000012856 packing Methods 0.000 claims description 30
- 239000000084 colloidal system Substances 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 9
- 229920000647 polyepoxide Polymers 0.000 claims description 9
- 239000004568 cement Substances 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 239000011133 lead Substances 0.000 description 22
- 238000004806 packaging method and process Methods 0.000 description 11
- 239000007769 metal material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开一种覆晶式四方扁平无引脚型态封装制程。首先，提供一包含多个引脚的导线架。然后，在导线架上形成一介电层，介电层暴露出这些引脚的上表面与下表面。之后，在介电层上形成一重配置线路层，而重配置线路层包含多个焊垫以及多条连接这些焊垫和这些引脚的上表面的导线。接着，形成一防焊层，覆盖重配置线路层、介电层与这些引脚，且防焊层暴露出这些焊垫的表面。继而，在防焊层上形成一粘着层。然后，提供一晶片，晶片上具有多个凸块，而且借由粘着层使晶片贴附于防焊层上，以使各凸块分别与其中一个焊垫电性连接。
Description
技术领域
本发明是有关于一种封装制程与封装结构，且特别是有关于一种覆晶式四方扁平无引脚型态封装结构及其封装制程。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。其中，封装的目的在于，防止晶片受到外界温度、湿气的影响以及杂尘污染，并提供晶片与外部电路之间电性连接的媒介。
在半导体封装制程当中，包含有许多种封装形态。目前，以四方扁平无引脚(Quad Flat Non-Leaded，QFN)封装结构因具有较短的信号传递路径，且具有较快的信号传递速度等优点，因此一直是低脚位构装型态的主流之一，适用于高频传输(例如射频频带)的晶片封装结构之中。
但是，现行的四方扁平无引脚封装结构，大多是采用打线接合(wire bonding)的方式，以使晶片电性连接至承载器上，而承载器例如为一导线架(lead frame)或一封装基板(package substrate)。然而，此种封装结构形态的缺点在于制作成本较高与体积较大。此外，目前一般覆晶形式的QFN封装体，晶片焊垫都借由凸块而直接与引脚电性接触，因此该覆晶QFN封装体的晶片尺寸的大小就必定得跟该导线架引脚的尺寸大小相同，而无法使用小尺寸晶片来降低封装成本。然而，目前晶片尺寸已经朝向微小化，因此在集成电路封装技术中，如何利用小尺寸晶片形成QFN封装体以及如何使四方扁平无接脚封装结构更为小型化，实为一待解决的问题。
发明内容
有鉴于此，本发明的目的就是在提供一种覆晶式四方扁平无引脚型态封装制程，能够更为降低封装体厚度，且可提高制程便利性。
本发明的另一目的是提供一种覆晶式四方扁平无引脚型态封装结构，能够借由介电层与重配置线路层的设计而可应用于具有不同焊垫排列型态的晶片，另外，更因为能使用更微小尺寸的晶片形成QFN封装体，因而得以降低封装成本。
基于上述目的，本发明提出一种覆晶式四方扁平无引脚型态封装制程。首先，提供一包含多个引脚的导线架。然后，在导线架上形成一介电层，介电层暴露出这些引脚的上表面与下表面。之后，在介电层上形成一重配置线路层，而重配置线路层包含多个焊垫以及多条连接这些焊垫和这些引脚的上表面的导线。接着，形成一防焊层，覆盖重配置线路层、介电层与这些引脚，且防焊层暴露出这些焊垫的表面。继而，在防焊层上形成一粘着层。然后，提供一晶片，晶片上具有多个凸块，而且借由粘着层使晶片贴附于防焊层上，以使各凸块分别与其中一个焊垫电性连接。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，还包括形成一封装胶体，以包覆晶片、防焊层与介电层，以及填满晶片与防焊层所包围形成的空间，且封装胶体裸露出该些引脚的下表面。在一实施例中，还可进一步包括，在介电层中形成至少一贯通开口，而重配置线路层的这些焊垫形成于贯通开口周围，且在防焊层中暴露出贯通开口。另外，在贯通开口中还包括填充有封装胶体。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中形成重配置线路层的方法例如是溅镀制程。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中介电层的材质例如是环氧树脂。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中粘着层的材质例如是环氧树脂或具双阶特性的热固性胶材。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中介电层的厚度小于或等于这些引脚的高度。在一实施例中，封装胶体包覆这些引脚的侧边。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中形成防焊层的方法例如是涂布制程。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装制程，其中导线架还包含一框架，而这些引脚与框架连接且沿框架中心延伸而呈阵列排列或呈单列排列。
基于上述目的，本发明另提出一种覆晶式四方扁平无引脚型态封装结构，包括：一介电层、多个引脚、一重配置线路层、一防焊层、一粘着层以及晶片。其中，多个引脚配置在介电层中，且暴露出其上表面与下表面。重配置线路层配置在介电层上，而重配置线路层包含多个焊垫以及多条连接这些焊垫和这些引脚的上表面的导线。防焊层覆盖重配置线路层、介电层与这些引脚，且防焊层暴露出这些焊垫的表面。另外，粘着层配置在防焊层上。晶片上具有多个凸块，且借由粘着层以贴附于防焊层上，而各凸块分别与其中一个焊垫电性连接。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，还包括一封装胶体，以包覆晶片、防焊层与介电层，以及配置于晶片与防焊层所包围形成的空间，且封装胶体裸露出这些引脚的下表面。在一实施例中，介电层中具有至少一贯通开口，且在防焊层中暴露出贯通开口。而且，在贯通开口内还可包括配置有封装胶体。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，其中介电层的表面与这些引脚的上表面切齐，且介电层的厚度小于或等于这些引脚的高度。在一实施例中，封装胶体包覆这些引脚的侧边。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，其中介电层的材质例如是环氧树脂。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，还包括一框架，而这些引脚与框架连接且沿框架中心延伸而呈阵列排列或呈单列排列。
依照本发明的实施例所述的覆晶式四方扁平无引脚型态封装结构，其中粘着层的材质例如是环氧树脂或具双阶特性的热固性胶材。
本发明可借由形成有介电层，而在其上方可形成重配置线路层，因此可具备有与现有封装制程中的基板的相同作用，使晶片可电性连接重配置线路层与引脚。另一方面，本发明的介电层中具有贯通开口，其可使封装胶体能够均匀分布而填满所有的空隙，以提高封装胶体与晶片、介电层的结合力。而且，本发明是利用粘着层，例如，具有双阶特性的热固性胶材，以固定晶片，因此在封装制程上具有较大的便利性，因而可降低成本，并容易地且有效地制造封装体结构。此外，本发明是利用覆晶式封装技术来代替现有的打线接合技术，因此可进一步使封装后的体积较为缩小，即可降低封装体厚度。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1F为依照本发明的一实施例所绘示的覆晶式四方扁平无引脚型态封装制程的剖面示意图。
图2为绘示图1B的结构沿着线I-I’的剖面示意图。
图3为绘示本发明的一实施例的晶片的示意图。
图4为绘示图1F的结构沿着线II-II’的剖面示意图。
主要元件符号说明：
102：引脚
104：框架
106：导线架
108：介电层
110：贯通开口
112、123：焊垫
114：导线
116：重配置线路层
118：防焊层
120：粘着层
122：晶片
124：凸块
126：封装胶体
128：空间
具体实施方式
图1A至图1F为依照本发明的一实施例所绘示的覆晶式四方扁平无引脚(Quad Flat Non-Leaded，QFN)型态封装制程的剖面示意图。
首先，请参照图1A，本实施例的封装制程包括下列步骤。首先，提供一导线架106，其具有多个引脚102。在本实施例中，导线架106还可包括有一框架104。导线架106上的这些引脚102可与框架104连接，且沿框架104中心延伸而呈阵列排列或者是单列排列(未绘示)，其例如可以排列于框架104的两侧或者是环状排列于框架104的四边。
导线架106的材质例如是铜、铜合金、镍铁合金等金属材料。导线架106的形成方法例如是，先提供一金属材料层，然后对此金属材料层进行图案化制程、一次性地完成微影、蚀刻等步骤而形成所需的图案。
然后，请参照图1B，在导线架106上形成一介电层108。介电层108的材质例如是环氧树脂或其他合适的介电材料。而且，如图2所示，其绘示图1B的结构沿着线I-I’的剖面示意图。此介电层108则是会暴露出这些引脚102的上表面与下表面。介电层108的厚度为小于这些引脚102的高度，而介电层108的厚度亦可以是等于这些引脚102的高度。另外，在一实施例中，于介电层108中可形成至少一贯通开口110，其可例如是位于这些引脚102所围绕的区域内。为了便于说明，此实施例的贯通开口110仅绘示一个。
接着，请参照图1C，在介电层108上形成一重配置线路层116，以改变晶片上对外电性连接的线路布局。重配置线路层116包含多个焊垫112以及多条导线114，而导线114为连接焊垫112与引脚102的上表面。此重配置线路层116的形成方法可例如是利用溅镀制程。在本实施例中，重配置线路层116的材质例如是铜或是其他合适的金属材料。在一实施例中，重配置线路层116的这些焊垫112可以是形成于贯通开口110的周围。此外，本发明在此亦不限制重配置线路层116上焊垫112与导线114的排列方式或分布位置。
值得注意的是，本实施例的介电层108及其上方所形成的重配置线路层116，即可具备有与现有封装制程中的基板的相同作用，使后续所贴附的晶片可借由重配置线路层116与导线架106的引脚102电性连接。
之后，请参照图1D，形成一防焊层(solder resist)118，以覆盖住重配置线路层116、介电层108以及引脚102，且防焊层118暴露出重配置线路层116的焊垫112的表面。在一实施例中，于防焊层118中也可暴露出贯通开口110。防焊层118的材质例如是以环氧树脂，且其形成方法例如是利用涂布制程。
然后，请参照图1E，在形成防焊层118之后，接着在防焊层118上形成一粘着层120。粘着层120的材质例如是环氧树脂、具有双阶特性的热固性胶材(B阶胶材)，或是其他粘着材质。随后，提供一晶片122(如图3所示)，其上的焊垫123的分布可例如是周围分布型(peripheral pad)或中央分布型(central pad)等。在本实施例中，则是以绘示焊垫的分布为中央分布型来做说明。在晶片122的有源表面上具有多个凸块124，且每一个凸块124则是形成于晶片122的焊垫123之上，这些凸块材质例如是金、铜、镍、铝、锡、铅或者为上述其一金属所组合而成的合金。而且，请再次参照1E，将晶片122翻覆，以使有源表面朝下，而晶片122可借由粘着层120而贴附于防焊层118上，晶片122上的各凸块124则分别与重配置线路层116的其中一个焊垫122电性连接。
特别要说明的是，在本实施例中，借由形成于防焊层上的粘着层，例如，具有双阶特性的热固性胶材，可使晶片固定至包含防焊层、重配置线路层、介电层与导线架的堆迭体上，更能够方便于各制程站别的输送过程，并容易地且有效地制造晶片-导线架封装体结构，除此之外，利用重配置线路层116，而使本发明可以使用其他具有不同焊垫排列型态的晶片。
而且，本实施例是利用覆晶式封装技术，代替现有四方扁平无引脚型态封装的打线接合，因此可进一步使封装后的体积较为缩小，即可降低封装体厚度。
接着，请参照图1F与图4，图4为绘示图1F的结构沿着线II-II’的剖面示意图。本实施例的封装制程还可包括形成有一封装胶体126。封装胶体126则是包覆晶片122、防焊层118与介电层108，较佳的更可以填充于晶片122与防焊层118所包围形成的空间128。而且，封装胶体126裸露出导线架106的这些引脚102的下表面，另外封装胶体126还可包覆这些引脚102的侧边。在一实施例中，封装胶体126也可流入介电层108与防焊层118中所形成的贯通开口110，其可使封胶材料能够均匀分布而填满所有的空隙，而使得封装胶体126与晶片122、介电层108具有更佳的结合力。封装胶体126的材质为环氧树脂或其他合适的高分子材料。
接下来，以图1F与图4说明利用上述的封装制程所形成的本发明的覆晶式四方扁平无引脚型态封装结构，其中封装结构的各构件的材料及其形成方法已于上述中做详细说明，故于此不再赘述。
本实施例的封装结构包括介电层108、多个引脚102、重配置线路层116、防焊层118、粘着层120以及晶片122。其中，如图1A所示，引脚102例如是与一框架104连接构成本实施例的导线架106，且引脚102为沿框架104中心延伸而呈阵列排列。
承上述，引脚102是配置于介电层108中，且暴露出其上表面与下表面。而且，如图2所示，介电层108的表面与这些引脚102的上表面切齐，且介电层108的厚度小于或等于引脚102的高度。在一实施例中，介电层108中具有至少一贯通开口110。
另外，重配置线路层116配置在介电层108上，此重配置线路层116包含多个焊垫112以及多条导线114(如图1C所示)。防焊层118覆盖重配置线路层116、介电层108与引脚102，且防焊层118暴露出重配置线路层116的焊垫112的表面。在一实施例中，在防焊层118中还暴露出贯通开口110。粘着层120配置在防焊层118上，本发明所使用的粘着层120例如是具有双阶特性的热固性胶材，得以使封装过程更具便利性。晶片122具有多个凸块124，且借由粘着层120以贴附于防焊层118上，而各凸块124分别与重配置线路层116的其中一个焊垫112电性连接。
此外，本实施例的封装结构还可包括配置有封装胶体126，其包覆晶片122、防焊层118与介电层108，较佳的还可以填充于晶片122与防焊层118所包围形成的空间128。而且，封装胶体126裸露出导线架106的这些引脚102的下表面，另外封装胶体126还可包覆这些引脚102的侧边。在一实施例中，封装胶体126还可填满介电层108与防焊层118中所形成的贯通开口110。
综上所述，在本发明的封装制程与封装结构中，具有一介电层，其可与引脚结合，且在其上可形成重配置线路，而可适用于具有不同形式焊垫的晶片。另外，介电层及其上方的重配置线路层，还可取代现有封装制程中的基板，使晶片可借由重配置线路层与引脚电性连接。而且，介电层中的贯通开口可使封装胶体能够均匀分布而填满所有的空隙，而提高封装胶体与晶片、介电层的结合力，此外因为本发明可以使用更小尺寸晶片，所以更可以降低封装成本。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (11)
1.一种覆晶式四方扁平无引脚型态封装制程，包括：
提供一包含多个引脚的导线架；
在该导线架上形成一介电层，该介电层暴露出该些引脚的上表面与下表面；
在该介电层上形成一重配置线路层，该重配置线路层包含多个焊垫以及多条连接该些焊垫和该些引脚的上表面的导线；
形成一防焊层，覆盖该重配置线路层、该介电层与该些引脚，且该防焊层暴露出该些焊垫的表面；
在该防焊层上形成一粘着层；
提供一晶片，该晶片上具有多个凸块；以及
借由该粘着层使该晶片贴附于该防焊层上，以使各该凸块分别与其中一个焊垫电性连接。
2.如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，还包括形成一封装胶体，以包覆该晶片、该防焊层与该介电层，以及填满该晶片与该防焊层所包围形成的空间，且该封装胶体裸露出该些引脚的下表面。
3.如权利要求2所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，还包括：
在该介电层中形成至少一贯通开口；
该重配置线路层的该些焊垫形成于该贯通开口周围；以及
在该防焊层中暴露出该贯通开口。
4.如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，该介电层的厚度小于或等于该些引脚的高度。
5.如权利要求1所述的覆晶式四方扁平无引脚型态封装制程，其特征在于，该导线架还包含一框架，而该些引脚与该框架连接且沿该框架中心延伸而呈阵列排列或呈单列排列。
6.一种覆晶式四方扁平无引脚型态封装结构，包括：
一介电层；
多个引脚，配置在该介电层中，且暴露出其上表面与下表面；
一重配置线路层，配置在该介电层上，该重配置线路层包含多个焊垫以及多条连接该些焊垫和该些引脚的上表面的导线；
一防焊层，覆盖该重配置线路层、该介电层与该些引脚，且该防焊层暴露出该些焊垫的表面；
一粘着层，配置在该防焊层上；以及
一晶片，该晶片上具有多个凸块，且借由该粘着层以贴附于该防焊层上，而各该凸块分别与其中一个焊垫电性连接。
7.如权利要求6所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，还包括一封装胶体，包覆该晶片、该防焊层与该介电层，以及配置于该晶片与该防焊层所包围形成的空间，且该封装胶体裸露出该些引脚的下表面。
8.如权利要求7所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，该介电层中具有至少一贯通开口，且在该防焊层中暴露出该贯通开口。
9.如权利要求8所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，在该贯通开口内更包括配置有该封装胶体。
10.如权利要求6所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，该介电层的表面与该些引脚的上表面切齐，且该介电层的厚度小于或等于该些引脚的高度。
11.如权利要求6所述的覆晶式四方扁平无引脚型态封装结构，其特征在于，该粘着层的材质包括环氧树脂或具双阶特性的热固性胶材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810074059 CN101515555A (zh) | 2008-02-18 | 2008-02-18 | 覆晶式四方扁平无引脚型态封装结构及其制程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810074059 CN101515555A (zh) | 2008-02-18 | 2008-02-18 | 覆晶式四方扁平无引脚型态封装结构及其制程 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101515555A true CN101515555A (zh) | 2009-08-26 |
Family
ID=41039944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810074059 Pending CN101515555A (zh) | 2008-02-18 | 2008-02-18 | 覆晶式四方扁平无引脚型态封装结构及其制程 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101515555A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367180A (zh) * | 2012-03-27 | 2013-10-23 | 南茂科技股份有限公司 | 半导体封装结构及其制作方法 |
-
2008
- 2008-02-18 CN CN 200810074059 patent/CN101515555A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367180A (zh) * | 2012-03-27 | 2013-10-23 | 南茂科技股份有限公司 | 半导体封装结构及其制作方法 |
| CN103367180B (zh) * | 2012-03-27 | 2016-08-10 | 南茂科技股份有限公司 | 半导体封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| US8587123B2 (en) | Multi-chip and multi-substrate reconstitution based packaging | |
| KR20080020069A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2002208656A (ja) | 半導体装置 | |
| US20090189296A1 (en) | Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure | |
| CN107785344A (zh) | 电子封装件及其制法 | |
| US6242283B1 (en) | Wafer level packaging process of semiconductor | |
| US20100123236A1 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
| US20080237821A1 (en) | Package structure and manufacturing method thereof | |
| CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| US20070215993A1 (en) | Chip Package Structure | |
| CN101515555A (zh) | 覆晶式四方扁平无引脚型态封装结构及其制程 | |
| CN101510519A (zh) | 覆晶式四方扁平无引脚型态封装结构及其制程 | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| TWM615149U (zh) | 四方扁平無引腳封裝結構 | |
| KR101432486B1 (ko) | 집적회로 패키지 제조방법 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR100610917B1 (ko) | 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법 | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| KR20030040922A (ko) | 칩 스케일 패키지와 그 제조 방법 및 이를 적층하여구비된 적층 칩 스케일 패키지 | |
| CN212461680U (zh) | 一种圆片级芯片扇出三维堆叠封装结构 | |
| KR100337457B1 (ko) | 반도체패키지의 제조 방법 | |
| KR20070019359A (ko) | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 | |
| KR100600214B1 (ko) | 반도체패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090826 |