JP2000138262A - チップスケ―ル半導体パッケ―ジ及びその製造方法 - Google Patents

チップスケ―ル半導体パッケ―ジ及びその製造方法

Info

Publication number
JP2000138262A
JP2000138262A JP11171708A JP17170899A JP2000138262A JP 2000138262 A JP2000138262 A JP 2000138262A JP 11171708 A JP11171708 A JP 11171708A JP 17170899 A JP17170899 A JP 17170899A JP 2000138262 A JP2000138262 A JP 2000138262A
Authority
JP
Japan
Prior art keywords
chip
semiconductor package
semiconductor chip
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11171708A
Other languages
English (en)
Inventor
Ikken Chin
一 權 沈
Shokei Boku
昌 圭 朴
Heishun Kan
丙 濬 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DongbuAnam Semiconductor Inc
Original Assignee
Anam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1998-0046564A external-priority patent/KR100362501B1/ko
Priority claimed from KR1019980046574A external-priority patent/KR100337461B1/ko
Priority claimed from KR1019980046571A external-priority patent/KR100337459B1/ko
Priority claimed from KR10-1998-0046567A external-priority patent/KR100379086B1/ko
Priority claimed from KR1019980046569A external-priority patent/KR100337457B1/ko
Application filed by Anam Semiconductor Inc filed Critical Anam Semiconductor Inc
Publication of JP2000138262A publication Critical patent/JP2000138262A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの小型化、高集積化及び高機能
化に対応したより多数の入出力端子を收容することがで
きるファンアウト型チップスケール半導体パッケージ及
びその製造方法を提供する。 【解決手段】 センター形又はエッジ形の多数のダイパ
ッドが形成された半導体チップと、その上面に接着層を
介して接着され、前記半導体チップの外周縁の外部に延
長された延長部を有し、多数のダイパッドと対応する位
置及び形状に貫通部を有する基板と、基板と半導体チッ
プのダイパッドとを連結する導電性ワイヤと、導電性ワ
イヤ、ダイパッド及びボンドフィンガー等を外部環境か
ら保護するため、基板の貫通部領域にモールディングし
て形成される封止部と、前記基板の外部に露出されたソ
ルダボールランド上に融着される外部入出力端子として
のソルダボールとから構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の屬する技術分野】本発明はチップスケール半導
体パッケージ及びその製造方法に関するもので、より詳
しくは入出力端子数の増大を図り、半導体チップ上面の
外周縁の外部領域にまで入出力端子としてのソルダボー
ルが形成されるファンアウト（Fan-out）型チップスケ
ール半導体パッケージ及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】最近の半導体装置は、半導体チップの小
型軽量化の趨勢にしたがい、その半導体チップをマザー
ボード（Mother board）上に支持させると共に入出力信
号を媒介させ、半導体装置の大きさも半導体チップの大
きさと近値する形態に急速に転換されている。このよう
な半導体パッケージの一例を、図４８及び４９に示し、
その構造を簡単に説明する。
【０００３】図４８は、リード型チップスケール半導体
パッケージであり、図示のように、上面の両辺領域に入
出力パッド（エッジパッド）４１′が設けられた半導体
チップ４０′と、前記半導体チップ４０′と電気的に連
結され、ポリイミド層１２′上に形成されるリード１
３′、連結部１４′及びソルダボールランド１５′を有
し、前記リード１３′及びソルダボールランド１５′を
除外した上面領域がカバーコート１６′でコーティング
され、前記半導体チップ４０′上面の入出力パッド４
１′を除外した領域上の接着層２１′によって前記半導
体チップ４０′上に接着される可撓性回路基板シート１
０′と、前記ソルダボールランド１５′に融着される外
部入出力手段としてのソルダボール７０′と、前記半導
体チップ４０′の入出力パッド４１′に連結されたリー
ド１３′等を外部環境から保護するために、前記半導体
チップ４０′の上面の両辺領域を封止する封止部６０′
で構成されている。
【０００４】図４９はボンディングワイヤ５０′を利用
したチップスケール半導体パッケージ１０１′であり、
図４８におけるリード１３′の代わりにボンディングワ
イヤ５０′を利用している点が異るだけで、他は図４８
と同一な構造であることから特に説明は省略する。しか
しながら、このような従来のチップスケール半導体パッ
ケージ１００′、１０１′においては、すべての入出力
端子（つまりソルダボール）が半導体チップの上面領領
域に收容されるファンイン（Fan-in）型であるために、
最近の半導体チップの小型化及び入出力パッド数の飛躍
的な増大に対応して、すべての入出力端子を半導体チッ
プの上面領領域に收容するパッケージ設計には限界が生
じている。
【０００５】一方、このような従来のチップスケール半
導体パッケージ１００′、１０１′においては、可撓性
基板１０′を使用するために、基板１０′が半導体チッ
プ４０′の上面の領域外部へ延長形成されると、当該延
長された部分が下方へ垂れ下がるので、ソルダボールの
融着が現実的に困難なだけでなく、融着されたソルダボ
ールを水平に維持できないという問題点がある。又、図
４８に示すような従来のチップスケール半導体パッケー
ジ１００′においては、回路基板シートのリードを、直
接テープ自動化ボンディグ（Tape Automated Bonding）
方法により半導体チップのダイパッド（エッジパッド）
に連結させるので、半導体チップに無理なボンディング
力が附加されて破損の虞があり、又、リードは、比較的
に幅が広く、厚くデザインしなければならないので、そ
のほかの回路パターン、すなわち、連結部及びソルダボ
ールランドのデザイン選択に相当な制限を受けるという
問題点もある。
【０００６】一方、上記のような従来のチップスケール
半導体パッケージ１００′、１０１′の製造方法につい
て簡単に説明すると、回路基板シートをウェーハ形状と
同一形状に形成した後、接着剤を使用してウェーハを接
着して積層させるラミネーション（Lamination）段階を
実行し、次にウェーハ中の各々のユニット半導体チップ
上のダイパッドと基板のボンドフィンガーを電気的に連
結させるワイヤ（又はリード）ボンディング段階を実行
した後、ワイヤ（又はリード）ボンディング部等を外部
環境から保護するための樹脂封止部モルディング形成段
階を実行し、入出力パッドを外部に連結させるため、ウ
ェーハに附着されている回路基板シート上面のソルダボ
ールランド上にソルダボールを融着させるソルダボール
融着段階を実行した後、各々の半導体装置にソーイング
（sawing）して分離させるシンギュレーション（Singul
ation）段階を実行する。
【０００７】しかし、このような従来の半導体パッケー
ジ１００′、１０１′の製造方法は、ウェーハ単位のバ
ッチ（batch）工程〔すなわち、複数の半導体チップが
形成されたウェーハ上に基板を積層させた後、ワイヤボ
ンディング、ソルダボール融着及び封止を包含するパッ
ケージング作業をウェーハ単位に一括して完了した後、
最終段階で各々の半導体パッケージにシンギュレーショ
ン（Singulation）する〕を使用しているので、ウェー
ハ中に不良半導体チップユニットが多数存在する場合
に、このような不良半導体チップユニットにも通常の回
路基板シートが使用されることから経済性が悪く、半導
体パッケージの歩留りが低下し、したがって製造コスト
が上昇するという問題点がある。
【０００８】一方、最近においては、半導体チップの急
速な高集積化及び高機能化により、半導体チップの熱放
出量が増加しているため、半導体チップの過熱による誤
動作の誘発及び電子器機の故障発生の虞か増大すると共
に、接着層に界面剥離によるパッケージ構成要素の脱落
又は半導体チップへのクラック発生の虞も増大する傾向
にある。
【０００９】
【発明が解決しようとする課題】したがって本発明の目
的は、半導体チップの上面の外周縁に延長された延長部
を有するスチフ（Stiff）した基板シートを使用するこ
とによって半導体チップの小型化、高集積化及び高機能
化に対応したより多数の入出力端子を收容し得る簡単な
構造のファンアウト（Fan-out）型チップスケール半導
体パッケージを提供することにある。本発明の他の目的
は、半導体チップ上面の外周縁の外部に延長された延長
部を有するスチフ（Stiff）又はフレキシブル状の基板
シートを使用し、前記延長部の底面と半導体チップの側
面を封止する前記延長部の支持手段として封止部を形成
することによって、前記延長部をスチフニィング（Stif
fening）し、これにより、半導体チップの小型化、高集
積化及び高機能化に対応したより多数の入出力端子を收
容し得る簡単な構造のファンアウト（Fan-out）型チッ
プスケール半導体パッケージを提供することにある。
【００１０】本発明の更に他の目的は、半導体チップ上
面の外周縁の外部に延長された延長部を有するスチフ
（Stiff）又はフレキシブル状の基板シートを使用し、
前記延長部の底面に前記延長部の支持手段としてスチフ
ナー（Stiffener）を附着することによって半導体チッ
プの小型化、高集積化及び高機能化に対応したより多数
の入出力端子を收容し得るとともに、熱放出特性の向上
及び外部衝撃等から半導体チップを保護するファンアウ
ト（Fan-out）型チップスケール半導体パッケージを提
供することにある。
【００１１】本発明の更に他の目的は、半導体チップ上
面の外周縁の外部に延長された延長部を有するスチフ
（Stiff）又はフレキシブル状の基板シートを使用し、
前記延長部の底面に前記延長部の支持手段としてスチフ
ナー（Stiffener）を附着するとともに、半導体チップ
の底面にリド（Lid）を附着することによって半導体チ
ップの小型化、高集積化及び高機能化に対応したより多
数の入出力端子を收容し得ると共に、熱放出特性の向上
及び外部衝撃等からの半導体チップを保護するファンア
ウト（Fan-out）型チップスケール半導体パッケージを
提供することにある。本発明の更に他の目的は、ウェー
ハ中で良品であると判定された半導体チップユニットだ
けを選別してソーイング（sawing）した後、ウェーハ形
態又はストリップ形態の基板の底面に附着して半導体パ
ッケージ製造工程を遂行することによって、不良半導体
チップに良品の基板が使用されるのを效果的に防止する
ことができ、これによって、半導体パッケージの製造歩
留りの向上を通じて費用節減を成し得、前記本発明の目
的によるファンアウト（Fan-out）型チップスケール半
導体パッケージの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明によるファンアウト（Fan-out ）型チップス
ケール半導体パッケージは、上面に多数のダイパッドが
形成された半導体チップと、前記半導体チップの上面に
接着層を介して接着され、前記半導体チップの外周縁の
外部に延長された延長部を有し、前記多数のダイパッド
４１と対応する位置に貫通部を有し、ソルダボールラン
ド及びボンドフィンガーを包含する多数の導電性トレー
ス１１からなる回路パターンを有し、前記ボンドフィン
ガー及びソルダボールランドを除外した前記回路パター
ンの全領域にカバーコートがコーティングされる基板
と、前記延長部を支持する延長部支持手段と、前記基板
と半導体チップのダイパッドとを連結する導電性ワイヤ
と、前記導電性ワイヤ、ダイパッド及びボンドフィンガ
ー等を外部環境から保護するため、前記基板の貫通部領
域にモールディングして形成される封止部と、前記基板
の外部に露出されたソルダボールランド上に融着される
外部入出力端子としてのソルダボールとから構成され
る。
【００１３】前記目的を達成するために、本発明による
ファンアウト（Fan-out ）型チップスケール半導体パッ
ケージの製造方法は、ボンドフィンガーとソルダボール
ランドとを包含する多数の導電性トレースからなる回路
パターンを形成し、前記ボンドフィンガー及びソルダボ
ールランドを除外した上面に絶縁性カバーコートがコー
ティングされ、実装するようにする半導体チップのダイ
パッドに対応する位置に帯状の貫通部を形成させる多数
のユニットで構成される基板提供段階と、前記基板シー
トの各々のユニットの底面に接着手段を利用して、各々
の半導体チップ上面の多数のダイパッドが前記基板シー
トのユニット各々に形成される貫通部内に上方に露出さ
れ、前記ソルダボールランドが存在し前記半導体チップ
上面の外周縁の外部に延長される延長部が形成されるよ
うに半導体チップを接着する半導体チップ実装段階と、
前記各々の半導体チップのダイパッドと基板シートの各
々のユニットのボンドフィンガーとを前記貫通部を通じ
て導電性ワイアでボンディングするワイアでボンディン
グ段階と、前記基板シートのユニット各々に形成された
貫通部領域をモールディグして前記ボンドフィンガー、
導電性ワイア及びダイパッドを封止する封止部形成段階
と、前記ソルダボールランド上に外部入出力端子として
のソルダボールを形成させるソルダボール形成段階と、
前記基板シートの各々のユニットごと形成された多数の
半導体パッケージユニットをシンギュレーションして一
個又は多数個単位の完成された半導体パッケージで分離
するシンギュレーション段階とから構成される。
【００１４】
【発明の実施の形態】以下、本発明の好ましい実施例を
添付図面を参照して詳細に説明する。図１は、本発明の
第１実施例によるファンアウト（Fan-out ）型半導体パ
ッケージ１の部分切断斜視図で、スチフナー（Stiffene
r）を有せず、ダイパッド４１が半導体チップ４０の上
面の中央部に帯状に位置する図である。ここで基板１０
は、下からスチフした（補強した）コア層１６、絶縁性
のフレキシブル状のポリイミド層１４、導電性トレース
１１及びカバーコート１５が順次に積層された構造であ
るので、全体的にスチフし、基板１０の中央部には帯状
に貫通部１７ａが形成されているので（図２０参照）、
半導体チップ４０の上面に積層時に、半導体チップ４０
上面の中央部に帯状に配列されたダイパッド４１が前記
貫通部１７ａ内に位置する。又、導電性トレース１１
は、ワイヤ５０がボンディグされるボンドフィンガー１
２及び外部入出力端子としてのソルダボール７０が融着
されるソルダボールランド１３を包含する。
【００１５】一方、カバーコート１５は、前記ソルダボ
ールランド１３及びボンドフィンガー１２を除外した基
板１０の上面全領域にコーティングされている。上記本
発明の半導体パッケージ１の全体的な構造を簡単に説明
すれば、中央部に帯状にダイパッド４１が形成されてい
る半導体チップ４０と、前記半導体チップ４０の上面に
接着層２０を介して接着され、前記半導体チップ４０の
外周縁の外部に延長された延長部１９を有するスチフし
た基板１０と、前記基板１０と半導体チップ４０のダイ
パッド４１とを電気的に連結するゴールド（gold）又は
アルミニウム（aluminium）等の導電性の優秀なワイヤ
５０と、前記導電性ワイヤ５０、ダイパッド４１及びボ
ンドフィンガー１２等を外部環境から保護するための、
基板１０の貫通部１７ａにモールディングして形成され
る封止部６０と、前記スチフした基板１０の外部に露出
されたソルダボールランド１３上に融着される外部入出
力端子としてのソルダボール７０とから構成されてい
る。
【００１６】したがって、スチフしたコア層１６の存在
によって、本発明の半導体パッケージ１において、半導
体チップ４０上面の外周縁の外部に延長される基板延長
部１９は、別途のスチフナー又は支持封止部等のような
延長部支持手段がなくでも、スチフした状態に維持でき
る。よって、本発明の半導体パッケージ１の製造時、ソ
ルダボール７０融着工程等を包含する諸般工程におい
て、前記基板１０の延長部１９が湾曲することなくスチ
フした状態に維持される。
【００１７】一方、図示した例では、回路パターン下に
ポリイミド層１４及びスチフしたコア層１６が皆形成さ
れているが、回路パターン下に前記２つの層中いずれの
ひとつだけが形成されることができ、これは本発明にお
いて選択的である。又、接着層２０が延長部１９の底面
に形成されていないが、その底面まで任意的に形成する
こともできる。又、基板１０の貫通部１７ａ領域にモー
ルディングして形成される封止部６０の高さはソルダボ
ール７０の高さより低く形成される。又、封止部６０
は、モールドを利用するするトランスフャーモールディ
ング用のエポキシ樹脂で形成するか、又はディスペンシ
ング用の液相エポキシ樹脂でモールディングして形成す
ることができる。
【００１８】上記のような本発明の半導体パッケージ１
において、半導体チップ４０の中央部に帯状に位置する
ダイパッド４１を通じた所定の電気的信号は、導電性ワ
イヤ５０、ボンドフィンガー１２、ソルダボールランド
１３及びソルダボール７０を通じてマザーボード（図示
せず）に伝達される。又、図２は、本発明の第１実施例
による他のファンアウト（Fan-out ）型半導体パッケー
ジ１ａの断面図で、スチフナー（Stiffener）を有する
ことなく、ダイパッド４１が両辺に位置する例を図示し
ている。
【００１９】本発明による半導体パッケージ１ａの基本
構造は、前述した本発明の半導体パッケージ１のよう
に、半導体チップ４０上面のダイパッド４１がその中央
部に帯状に形成される代わりに、半導体チップ４０上面
の相互対向する２つの両辺中、少なくともいずれの両辺
に隣接した領域に帯状に形成され、基板１０の貫通部１
７ｂもこれに対応する位置及び形状に形成（図４７参
照）される点を除外して、他は実質的に同一であるの
で、これに対する説明は省略する。
【００２０】上記のような本発明の第１実施例による半
導体パッケージ１、１ａにおいて、半導体チップ４０上
面の外周縁の外部に延長される延長部１９を有するスチ
フした基板１０を使用することにより、半導体チップ４
０の小型化、高集積化及び高機能化に対応して、より多
数の入出力端子（すなわち、ソルダボール７０）を単純
な構造で容易に收容することができる。特に、前記スチ
フした基板１０は、硬質のコア層１６、たとえば、Ｃｕ
又はＣｕ合金等のような金属箔（薄）層、ガラスエポキ
シ層（Glass Epoxy Layer ）又は一般的な印刷回路基板
に使用される硬質化素材層を有するので、前記半導体パ
ッケージ１、１ａの製造工程中、又は完成品をマザーボ
ード（図示せず）等に実装する際に、基板１０の延長部
１９が湾曲しないと共に、ストレス（stress）を多く受
ける周延部のベンディング現象も效果的に緩和すること
ができる。
【００２１】図３及び４は各々本発明の第２実施例によ
るファンアウト（Fan-out ）型半導体パッケージ１ｂ、
１ｃの部分切断斜視図で、延長部１９をスチフに維持す
るために、支持封止部６１を利用し、ダイパッド４１が
中央部に帯状に位置する例及び両辺に帯状に位置する例
を各々図示する。しかし、本発明はこれに限定するので
はなく、図示はしていないが、ダイパッド４１が正方形
又は長方形の形態に形成され、これによって、基板１０
の貫通部１７ｂもそれに対応する形状に形成（図４７参
照）された半導体パッケージも本発明の領域に包含され
るのは勿論である。
【００２２】本発明の第２実施例による半導体パッケー
ジ１ｂ、１ｃの基本構造は、基板１０の構造及びその延
長部１９を支持するため、支持封止部６１を形成してい
る点を除いては、本発明の第１実施例による半導体パッ
ケージ１、１ａの基本構造と皆、実質的に同一であるの
で、その差異点について説明する。本発明の半導体パッ
ケージ１ｂ、１ｃに利用し得る基板１０としては、図１
及び図２に図示したように、下からスチフしたコア層１
６、フレキシブル状のポリイミド層１４、導電性トレー
ス１１及びカバーコート１５が順次に積層されて全体的
にスチフした構造、又は、図３及び４に示したように、
下からフレキシブル状のポリイミド層１４、導電性トレ
ース１１及びカバーコート１５が順次に積層された全体
的にフレキシブル状の構造、又は、図示はしていない
が、導電性トレース１１上にカバーコート１５が積層さ
れてフレキシブル状の構造の三つの種類が使用でき、本
発明の第２実施例においてはその選択は任意的である。
【００２３】上記した本発明の第２実施例において、半
導体チップ４０上面の外周縁の外部に延長されている延
長部１９の底面は、樹脂モールディング形成された支持
封止部６１によって堅固に支持されている。そして、前
記支持封止部６１の垂直面は半導体チップ４０の側面と
当接し、その水平面は前記延長部１９（又はその底面の
接着層２０）の底面と当接し、その斜面はアーク状に形
成されるが、その形状及び寸法等は本発明において制限
的なものではない。
【００２４】上記したような本発明の第２実施例による
半導体パッケージ１ｂ、１ｃにおいて、半導体チップ４
０上面の外周縁の外部に延長される延長部１９の底面に
スチフナー３０を有するスチフ又はフレキシブル状の基
板１０及びこれを支持するための支持封止部６１を使用
することにより、半導体チップの小型化、高集積化及び
高機能化に対応したより多数の入出力端子を比較的簡単
な構造を通じて容易にに收容することができ、前記支持
封止部６１を利用することにより、基板１０の延長部１
９の湾曲を效果的に防止すると共に、その上面に融着さ
れたソルダボール７０を安定的に支持することができ
る。又、接着層２０は、図３及び図４に図示したよう
に、基板１０の延長部１９底面の全領域に形成すること
もできるが、前記延長部１９の底面に形成しないことも
でき、これは本発明において選択的である。
【００２５】図５及び図６は、各々本発明の第３実施例
によるファンアウト（Fan-out）型半導体パッケージの
部分切断斜視図で、スチフナー３０が附着され、ダイパ
ッドが中央部に帯状に、又は両辺に帯状に位置する例を
各々図示している。しかし、本発明はこれに限定される
ものでなく、図示はしていないがダイパッド４１が正方
形又は長方形の形態に形成され、これによって基板１０
の貫通部１７ｂもそれに対応する形状（図４７参照）に
形成された半導体パッケージも本発明の領域に包含され
るものであることは第１及び第１２実施例の場合と同一
である。
【００２６】本発明の第３実施例による半導体パッケー
ジ１ｄ、１ｅの基本構造は、基板１０の延長部１９底面
に支持封止部６１を形成する代わりに延長部支持手段と
してスチフナー３０を附着するものであるが、この点を
除いては本発明の第２実施例による半導体パッケージ１
ｂ、１ｃの基本構造と実質的に同一であることから、そ
の差異点についてだけ説明し、同一な部分については前
述した該当部分の説明に譲る。前記スチフナー３０の材
質は、熱伝導性が良い銅（CU）、アルミニウム（alumin
ium）又はこれらの合金等で形成するのが熱放出特性を
向上させることができる点で好ましい。しかしながら、
本発明はこれに限定されることなく、セラミック又は金
属分散形樹脂、又は樹脂で形成することもできる。又、
その形状は、図５及び図６において、断面が正方形又は
長方形である棒形状になる例を図示しているが、本発明
はこれに限定されることなく、断面が正方形、長方形、
又は梯子形状である四角環状に形成することもできる。
【００２７】前記スチフナー３０は、半導体チップ４０
の外周縁の外部に延長された基板１０の延長部１９の底
面に、接着層２２を通じて接着される。半導体チップ４
０とスチフナー３０が対向する側面は、図５及び図６に
おいては、一定間隔を置いて離隔して形成されており、
その空間部には別途の封止部６２がモールディングされ
ている。しかしながら、本発明はこれに限定されること
なく、上記したように封止部６２を介在させずに、接着
層を通じて直接に接着させることもできる。これも本発
明の領域に包含されるものである。また、図５に図示し
た本発明の第３実施例による半導体パッケージ１ｄにお
いて、基板１０の貫通部１７ａにモールディングして形
成され、導電性ワイヤ５０、ダイパッド４１及びボンド
フィンガー１２等を外部環境から保護するための封止部
６０と、半導体チップ４０及びスチフナー３０の対向面
の間の空間部に形成される封止部６２が別途に形成され
ている。一方、図６に図示した本発明の第３実施例によ
る半導体パッケージ１ｅにおいて、上記したような封止
部６０及び６２は一体に形成されている。
【００２８】本発明の第３実施例による他の半導体パッ
ケージ１ｄ、１ｅにおいて、半導体チップ４０上面の外
周縁の外部に延長された延長部１９を有するスチフ（St
iff）又はフレキシブル状の基板シートを使用し、前記
延長部１９の底面にスチフナー３０（Stiffener）を附
着することによって、基板１０の延長部１９を效果的に
スチフした状態に維持することができるので、半導体チ
ップの小型化、高集積化及び高機能化に対応したより多
数の入出力端子を收容し得ると共に、熱放出特性の向上
及び外部衝撃等から半導体チップを保護している。
【００２９】一方、図５及び図６に図示したように、半
導体チップ４０及びスチフナー３０を基板シート１０に
附着させるための接着層２０、２２は、その接着領域に
だけ各々分離された形態に形成されるが（即ち、半導体
チップ４０及びスチフナー３０の間に接着層が存在しな
い）、本発明はこれに限定されることなく、工程効率性
を向上させるため、基板１０の貫通部１７ａ又は１７ｂ
を除外した基板１０底面の全領域上に形成することもで
きる（即ち、前記貫通部１７ａ又は１７ｂと同一な位置
に同一な形状及び大きさの開口（図面符号未付与）を形
成した両面接着テープ等の使用により、半導体チップ４
０及びスチフナー３０の間にも接着層が存在する）。
【００３０】図７乃至図１２は、各々本発明の第４実施
例による他のファンアウト（Fan-out）型半導体パッケ
ージ１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋの断面図で、
スチフナー３０及びリド（Lid）８０を有する例を示
す。前記リド８０としては、銅（Cu）、アルミニウム
（aluminium ）又はこれ等の合金のように、熱伝導性が
良い金属材で形成することが熱放出特性を向上させるこ
とができるという点で特に好ましいが、これに限定され
ず、金属粉末分散樹脂又は樹脂を使用することもでき
る。又、リド８０の接着に使用される接着剤としては、
熱伝導性の良い金属充填接着剤を使用するのが好まし
い。前記リド８０の使用は熱放出特性を向上させるほ
か、半導体チップ４０を外部の衝撃、湿気又は塵等のよ
うな有害な環境から保護する役割を果たす。
【００３１】図７、９及び１０に図示した本発明による
半導体パッケージ１ｆ、１ｈ、１ｊは、リド８０が包含
されているのが異るだけで、他は図５に図示した本発明
の第３実施例の場合と実質的に同一である。即ち、半導
体チップ４０上面の中央部にダイパッド４１が帯状に形
成され、それに対応する位置の基板１０に貫通部１７ａ
が形成され（図２０参照）、基板１０の延長部１９底面
にスチフナー３０が接着層２０を介して接着されている
点で、図５に図示した半導体パッケージ１ｄの構造と実
質的に同一である。
【００３２】一方、図８、１０及び１２に図示した本発
明による半導体パッケージ１ｇ、１ｉ、１ｋも又リド８
０が包含されているのが異るだけで、ほかは図６に図示
した本発明の第３実施例の場合と実質的に同一である。
即ち、半導体チップ４０上面の中央部にダイパッド４１
が両辺又は正方形又は長方形の帯状に形成され、それに
対応する位置の基板１０に貫通部１７ｂ（図４７参照）
が形成され、基板１０の延長部１９底面にスチフナー３
０が接着層２０を介して接着されている点で、図６に図
示した半導体パッケージ１ｅの構造と実質的に同一であ
る。
【００３３】まず、図７及び８に図示した本発明による
半導体パッケージ１ｆ、１ｇにおいて、スチフナー３０
が接着層２０を介して基板１０の延長部１９底面に接着
されている。そして、その厚さは、半導体チップ４０の
厚さより小さい。一方、リド８０は、その周延部に正方
形又は長方形の上方突出リム（rim）８２を有し、リド
８０の中央部の上面は半導体チップ４０の底面と、又、
上方突出リム８２の上面はスチフナー３０の底面と接着
層２２を介して接着される。一方、図９及び１０に図示
した本発明による半導体パッケージ１ｈ、１ｉにおい
て、スチフナー３０が接着層２０を介して基板１０の延
長部１９底面に接着され、その厚さは半導体チップ４０
の厚さとほとんど同一である。上記した本発明による半
導体パッケージ１ｈ、１ｉにおいては、リド８０が平板
状に形成され、半導体チップ４０及びスチフナー３０の
底面と接着層２２を介して附着される。
【００３４】又、図１１及び１２に図示した本発明によ
る半導体パッケージ１ｊ、１ｋにおいて、スチフナー３
０が接着層２０を介して基板１０の延長部１９底面に接
着され、その厚さは半導体チップ４０の厚さとほとんど
同一である。一方、リド８０はその周延部に正方形又は
長方形の側壁８３を有し、リド８０の上面は、半導体チ
ップ４０及びスチフナー３０の底面と接着層２２を介し
て附着される。選択的にはリド８０の上面及側壁８３の
内面を接着させることもできる。
【００３５】図７乃至図１２に図示した本発明の第４実
施例によるファンアウト（Fan-out）型半導体パッケー
ジ１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋにおいて、スチ
フナー３０の内側面と半導体チップ４０の外側面との間
に空間部が形成されている例を図示しているが、本発明
はこれに限定されるものでなく、前記空間部なしに直接
接着させるか、又は、熱伝導性が良好な金属充填樹脂を
充填させることもできる。上記のような本発明の第４実
施例による半導体パッケージ１ｆ、１ｇ、１ｈ、１ｉ、
１ｊ、１ｋにおいて、半導体チップ４０上面の外周縁の
外部に延長された延長部１９を有するスチフ（Stiff）
又はフレキシブル状の基板１０を使用し、前記延長部１
９底面にスチフナー３０を附着させることによって、基
板１０の延長部１９を效果的にスチフした状態に維持す
ることができるので、半導体チップ４０の小型化、高集
積化及び高機能化に対応してより多数の入出力端子とし
てのソルダボールソルダボール７０を收容し得ると共
に、リド８０を使用することにより熱放出特性の向上及
び半導体チップ４０の保護を效果的に達成することがで
きる。
【００３６】図１３乃至図１９は、本発明の第１実施例
による半導体パッケージ１の製造方法を図示する説明図
であり、第１実施例による他の半導体パッケージ１ａの
製造方法もこれと実質的に同一である。以下、半導体パ
ッケージ１の製造方法を説明する。まず、図１３に図示
するように、ウェーハと同じ寸法及び形状の円形又はス
トリップ状のスチフしたコア層１６上にフレキシブル状
の絶縁性ポリイミド層１４を積層させた後、スパッタリ
ング（Sputtering）法又は接着層を介して所定の導電性
薄膜、好ましくは銅薄膜１１ａをコーティングして基板
用円板シート１０ａを製造する。ここで、ポリイミド層
１４の積層は選択的であり、コア層１６上に銅薄膜１１
ａを直接コーティングすることもできる（基板用円板シ
ート製造段階）。
【００３７】次に、図１４に図示するように、基板シー
ト１０を通常的なフォトマスキング（photomasking）及
びエッチ技術を利用して選択的に銅薄膜１１aを除去す
ることにより、ボンドフィンガー１２とソルダボールラ
ンド１３とを包含する多数の導電性トレース１１からな
る回路パターンを形成する。そして、前記ボンドフィン
ガー１２及びソルダボールランド１３を除外した上面に
は、当分野においての公知されている通常的な絶縁性物
質であるカバーコート１５をコーティングすることによ
り、前記回路パターンを絶縁及び保護し、接着される半
導体チップ４０のダイパッド４１に対応する位置に帯状
の貫通部１７ａを形成する（基板シート提供段階）。
【００３８】ここで、前記基板シート１０の一例を部分
的に図２０に図示した。この図２０は、ウェーハ状に形
成されたものの図示である。図２０において、図示した
ように、多数のユニット基板１０が碁盤形状にシートを
形成している。この各々のユニット基板１０には、中央
部に帯状に貫通部１７ａが形成されている。前記貫通部
１７ａの長く対向する両辺近隣には、２列のボンドフィ
ンガー１２が配列されている。又、前記ボンドフィンガ
ー１２の外部には多数のソルダボールランド１３が配列
されている。前記ソルダボールランド１３の集団の外側
には、ユニットへのシンギュレーションを容易にするた
めのスロット１８が形成されている。一方、前記ボンド
フィンガー１２の表面には、導電性ワイヤ５０のボンデ
ィングを確実、容易とするために銀（Ａｇ）鍍金を行う
ことができ、前記ソルダボールランド１３の上面にはソ
ルダボール７０を確実、容易に融着できるように、金
（Ａｕ）及び／又はニッケル（Ｎｉ）鍍金できる。
【００３９】次に、図１５に図示したように、前記基板
シート１０の底面には、接着層２０又は両面接着テープ
を使用して半導体チップ４０の上面を接着させる（半導
体チップ実装段階）。この際、半導体チップ４０上面の
多数のダイパッド４１は、基板シート１０に形成されて
いる貫通部１７ａ内に位置し、外部に露出している。一
方、本発明の上記した製造方法において、図示しない
が、ウェーハを検査して良品であると判定された半導体
チップユニットだけを選別して別途にソーイングする半
導体チップユニットシンギュレーション段階が実行さ
れ、これを通じて良品半導体チップユニットの使用を根
本的に防止することができる。
【００４０】次いで、図１６に図示したように、前記半
導体チップ４０のダイパッド４１とスチフした基板シー
ト１０の貫通部１７ａの上面外周縁に位置したボンドフ
ィンガー１２をゴールド（Ａｕ）又はアルミニウム（al
uminium）等の導電性ワイヤ５０を利用してボンディン
グする（ワイヤボンディング段階）。その後、図１７に
図示したように、前記基板シート１０に形成された貫通
部１７ａ領域内にモールディングによって封止部６０を
形成する（封止部形成段階）。これにより前記ボンドフ
ィンガー１２、導電性ワイヤ５０及びダイパッド４１等
を外部環境から保護する。ここで、前記封止部６０は、
液相封止材又はトランスファーモールド用封止材を使用
することができ、当業者としては必要に応じて適切な封
止材を選択することが可能である。次に、図１８に図示
したように、前記基板シート１０上に外部に露出形成さ
れている多数のソルダボールランド１３上にソルダボー
ル７０を安着させた後、これをオーブン又は炉のような
高温の熱処理手段を利用して前記ソルダボールランド１
３上に外部入出力端子としてのソルダボール７０を融着
させる（ソルダボール形成段階）。
【００４１】終わりに、図１９に図示したように、前記
スチフした基板シート１０に形成された多数の半導体パ
ッケージユニット１をシンギュレーションツール９０を
利用して一個又は多数個単位、即ち、２乃至１０個内外
の正方形又はストリップ形態の半導体パッケージ１にシ
ンギュレーションする（シンギュレーション段階）。上
記のような図１３乃至図１９に図示した本発明による第
１実施例による半導体パッケージ１の製造方法によれ
ば、ウェーハを検査して良品であると判定された半導体
チップユニットだけを選別して、別途にソーイングした
半導体チップユニットを使用しているので、不良半導体
チップユニットが使用されることを根本的に防止するこ
とができる。したがって、不良半導体チップユニットに
良品の基板の使用を效果的に防止することができ、半導
体パッケージの製造收率向上を通じて費用節減の效果を
果たし得る。又、スチフした基板を使用しているので、
その延長部を別途のスチフナーがなくてもスチフした状
態に維持させることができるのことから、より増大され
た数の入出力端子としてのソルダボールを確保すること
ができる。
【００４２】図２１乃至図２７は、本発明の第２実施例
による半導体パッケージ１ｃの製造方法を図示した説明
図であり、第２実施例による他の半導体パッケージ１ｂ
の製造方法もこれと実質的に同一であることから、以
下、半導体パッケージ１ｃの製造方法を挙げて説明す
る。まず、図２１に図示するように、ウェーハと同じ寸
法及び形状の円形又はストリップ状のフレキシブル状の
絶縁性のポリイミド層（film）１４上にスパッタリング
（Sputtering）法又は接着層を介して所定の導電性薄
膜、好ましくは銅薄膜１１ａをコーティングして基板用
円板シート１０ａを製造する（基板用円板シート製造段
階）。
【００４３】次に、図２１乃至２４に図示するように、
基板シート１０をフォトマスキング（photomasking）及
びエッチ技術を利用して選択的に銅薄膜１１ａを除去す
ることにより、ボンドフィンガー１２及びソルダボール
ランド１３を包含する多数の導電性トレース１１からな
る回路パターンを形成し、前記ボンドフィンガー１２及
びソルダボールランド１３を除外した上面にカバーコー
ト１５をコーティングして、前記回路パターンを絶縁及
び保護させ、接着される半導体チップ４０のダイパッド
４１に対応する位置に正方形をなす帯状の貫通部１７ｂ
を形成する（基板シート形成段階）。
【００４４】ここで、前記基板シート１０の部分的な一
例を図４７に図示する。図４７はウェーハ状に形成され
た状態を示す図である。図４７において、図示したよう
に、多数のユニット基板１０が碁盤形状にシートを形成
している。各々のユニット基板１０には、正方形状に帯
状の貫通部１７ｂが形成されている。又、前記貫通部１
７ｂの長く対向する両辺近隣には２列のボンドフィンガ
ー１２が配列されている。又、前記ボンドフィンガー１
２の外部には多数のソルダボールランド１３が配列され
ている。前記ソルダボールランド１３の集団の外側に
は、ユニットへのシンギュレーションを容易にするため
のスロット１８が形成されている。
【００４５】ここで、貫通部１７ｂを形成する穿孔は、
図２４に図示するように、前記基板シート１０の底面に
接着層（両面接着テープ）２０を形成した後、パンチ、
ドリリング（drilling）、レーザー照射又はエッチング
等のような穿孔手段８１を利用して貫通部１７ｂを形成
する。又は接着層２０を形成する前に、あらかじめ貫通
部１７ｂを形成した後、接着層（接着剤）を形成するこ
ともできる。このように、基板１０に形成された貫通部
１７ｂによって、後続する、半導体チップ実装段階での
ミスアライメント（misalignment）を效果的に防止（視
覚的検査手段により）し得ると共に、ワイヤボンディン
グ段階及び封止部形成段階を容易に実行できるようにな
る。
【００４６】一方、本発明の第２実施例による半導体パ
ッケージ１ｃの製造方法において、円板シート１０ａは
上述したほかに、図１３及び図１４に図示、説明したよ
うに、下からスチフしたコアとしてのコア層１６、フレ
キシブル状のポリイミド層１４、導電性薄膜１１ａ及び
カバーコート１５を順次に積層させた全体的にスチフし
た構造に形成することもできる。又、図示はしていない
が、選択的に導電性薄膜１１ａ上にカバーコート１５だ
けを積層させたフレキシブル状の構造に作ることもでき
る。上記した基板シート形成段階に続いて、順次実行さ
れる図２５に図示したような半導体チップ実装段階、図
２６に図示したようなワイヤボンディング段階、図２７
に図示したような封止部形成段階、図２９に図示したよ
うなソルダボール融着段階及びシンギュレーション段階
は、上述した図１３乃至図１９に対して説明したのと本
質的に同一な過程を通じて実行されるので、これに対す
る説明は省略する。
【００４７】只、図２８に図示したように、封止部形成
段階と同時に又はその後直ちに、半導体チップ４０上面
の外周縁の外部に延長されている延長部１９を支持する
ために、支持封止部６１をモールディング形成する段階
を実行する。このような支持封止部６１の形成は、基板
シート１０がフレキシブル状の構造になっている場合に
特に有用である。上記のような図２１乃至図２９に図示
した本発明による第２実施例による半導体パッケージ１
の製造方法も又、ウェーハを検査して良品であると判定
された半導体チップユニットだけを選別して、別途にソ
ーイングする半導体チップユニットを使用しているの
で、不良半導体チップユニットに良品の基板が使用され
るのを效果的に防止することができる。これにより、半
導体パッケージの製造收率向上を通じて費用節減を成す
ことができ、又、基板の延長部を支持封止部により確実
しかも堅固に支持することができるので、より多数の入
出力端子としてのソルダボールの確保及びその支持が可
能となる。
【００４８】図３０乃至図３８及び、図３９乃至図４６
は、本発明の第３実施例による半導体パッケージ１ｄ及
び半導体パッケージ１ｅの製造方法を説明した図で、図
３０乃至図３８の場合は、図１３乃至図１９に図示した
ように、半導体チップ４０上面のダイパッド４１及び基
板１０の貫通部１７ａが中央部に帯状に形成される例
（図２０参照）を図示し、図３９乃至図４６は、図２１
乃至図２９に図示したように、半導体チップ４０上面の
ダイパッド４１及び基板１０の貫通部１７ｂが正方形の
帯状に形成される例（図４７参照）を図示しているが、
その製造方法は両者が実質的に同一であることから、便
宜上、併せて説明する。又、図２１乃至図２９に対して
は前述のように実質的に同一であることから、主として
その差異点についてだけ説明する。
【００４９】図３０及び図３９は、各々基板円板シート
１０ａの製造段階を図示した図面であり、これに対する
説明は前述した図２１の説明に譲る。又、図３１及び図
４０は通常的なフォトマスキング（photomasking）及び
エッチングにより銅薄膜１１ａを選択的に除去し、その
上に通常的なカバーコート１５を形成する基板シート形
成段階を図示した図面であるので、これに対する説明は
前述した図２２の説明に譲る。一方、貫通部１７ａ又は
１７ｂは、接着層２０及び２２を形成する前後いずれの
時にも形成することができるが、接着層２０及び２２が
両面接着テープである場合には接着層の形成後に穿孔
し、接着剤塗布による場合には接着層の形成前に穿孔す
るのが工程効率を考慮する場合に望ましい。そのはか、
スチフナー３０の材質及び形状等は前述のとおりであ
る。又、半導体チップ４０とスチフナー３０との互いに
対向する側面には空間部３１を形成することもできる
が、このような空間部３１なしにも前記対向する側面を
直接接着することもできる。
【００５０】図３２及び図４１は接着層２２を介してス
チフナー３０を接着するスチフナー接着段階を図示した
図面であり、図３３及び図４２は接着層２０を介して半
導体チップ４０を接着する半導体チップ実装段階図示し
た図面である。本発明の第３実施例による半導体パッケ
ージ１ｄ及び半導体パッケージ１ｅの製造方法におい
て、前記スチフナー接着段階及び半導体チップ実装段階
はいずれかをまず先行されても差し支えない。図３４及
び図４３はワイヤボンディング段階を図示している。図
３５と図３６及び図４４は樹脂封止部形成段階を図示し
ている。図３５は導電性ワイヤ５０、ボンドフィンガー
１２及ダイパッド４１等を封止する第１封止部６０形成
段階を図示している。図３６は半導体チップ４０とスチ
フナー３０の間の空間部３１を封止して支持する第２封
止部６２形成段階を図示している。前記第１封止部形成
段階及び第２封止部形成段階は同時に又は任意な先後で
実行することができが、これは、本発明において選択的
である。一方、図４４は基板１０の貫通部１７ｂと、半
導体チップ４０及びスチフナー３０との間の空間部３１
が連通されているので、ただ一度のモールディング工程
によって封止部６０を形成することができる。
【００５１】図３７及び図４５はソルダボール融着段階
を図示した図面であり、これに対する説明は前述したと
ころに譲る。図３８及び図４６は、ウェーハ形状又はス
トリップ形状に完成された多数の本発明の第３実施例に
よる半導体パッケージ１ｄ又は１ｆをシンギュレーショ
ンツール９０により分離してユニット化させるシンギュ
レーション段階の図示であるが、これに対する説明は前
述したところに譲る。一方、本発明の第４実施例による
半導体パッケージ１ｆ及び半導体パッケージ１ｋに対す
る製造方法において、図示はしていないが、前述した図
３０乃至図３８び、図３９乃至図４６に図示した本発明
による第３実施例の半導体パッケージ１ｄ、１ｅの製造
方法と本質的に同一であるので、それに対する説明は省
略し、リド接着段階に対してだけ言及する。
【００５２】半導体ジップ４０及びスチフナー３０の底
面に接着層２２を介して接着されるリド８０の形状は、
前述のようにその外周縁部に突出リム（rim）８２を有
する形状、又は平板状、又は側壁８３を有するボックス
（box）形等、多樣な形状とすることができるし、その
材質に対しては前述したとおりである。リド接着段階
は、スチフナー接着段階及び半導体チップ実装段階に後
続して実行するか、又は前記チフナー接着段階及び半導
体チップ実装段階とシンギュレーション段階の間の任意
な段階で実行することができ、いずれでもよく、これは
制限的なものではない。
【００５３】上記のような図３０乃至図３８及び、図３
９乃至図４６に図示した本発明の第３実施例による半導
体パッケージ１ｄ及び半導体パッケージ１ｅの製造方
法、及び本発明の第４実施例による半導体パッケージ１
ｆ乃至１ｋに対する製造方法、又、ウェーハを検査して
良品であると判定された半導体チップユニットだけを使
用しているので、不良半導体チップユニットに良品の基
板が使用されることを効果的に防止することができ、こ
れによって、半導体パッケージの製造收率向上を通じて
費用節減を成し得る。又、基板の延長部をスチフナーに
より確実かつ堅固に支持することができるので、より多
数の、入出力端子としてのソルダボールの確保及びその
支持を可能とするとともに、熱放出特性の向上及び半導
体チップの效果的な保護が可能となる。以上、本発明は
前記実施に限定されず、本発明の範囲と領域を外れない
範囲内で多樣に変形して実施することができことは当然
に可能である。
【００５４】
【発明の效果】以上説明したように本発明によるチップ
スケール半導体パッケージ及びその製造方法によると、
半導体チップ上面の外周縁に延長された延長部を有する
スチフした基板シートを使用することにより、半導体チ
ップの小型化、高集積化及び高機能化に対応してより多
数の入出力端子を收容することが可能となる。又、半導
体チップ上面の外周縁の外部に延長された延長部を有す
るフレキシブル状の基板シートを使用し、前記延長部の
底面に前記延長部の支持手段としてスチフナー（Stiffe
ner）を附着するとと共に、半導体チップの底面にリド
（Lid）を附着することにより、半導体チップの小型
化、高集積化及び高機能化に対応したより多数の入出力
端子を收容し得ると共に、熱放出特性の向上及び外部衝
撃等からの半導体チップの保護を図ることができる。
【００５５】更に、ウェーハ中で良品であると判定され
た半導体チップユニットだけを選別してソーイング（sa
wing）した後、ウェーハ形態又はストリップ形態の基板
の底面に附着して半導体パッケージ製造工程を実行する
ことにより、不良半導体チップに良品の基板が使用され
のを效果的に防止することができ、これによって、半導
体パッケージの製造收率向上を通じて費用節減を成し得
る。
【図面の簡単な説明】
【図１】本発明の第１実施例によるファンアウト（Fan-
out ）型半導体パッケージの部分切断斜視図で、スチフ
ナー（Stiffener）を有することなく、ダイパッドが半
導体チップの上面の中央部に帯状に位置する例、及び両
辺に帯状に位置する例を示す図である。
【図２】本発明の第１実施例によるファンアウト（Fan-
out ）型半導体パッケージの部分切断斜視図で、スチフ
ナー（Stiffener）を有することなく、ダイパッドが半
導体チップの上面の中央部に帯状に位置する例及び両辺
に帯状に位置する例を示す図である。
【図３】本発明の第２実施例によるファンアウト（Fan-
out ）型半導体パッケージの部分切断斜視図で、スチフ
としての支持封止部を利用して、ダイパッドが中央部に
帯状に位置する例及び両辺に帯状に位置する例を示す図
である。
【図４】本発明の第２実施例によるファンアウト（Fan-
out ）型半導体パッケージの部分切断斜視図で、スチフ
としての支持封止部を利用して、ダイパッドが中央部に
帯状に位置する例及び両辺に帯状に位置する例を示す図
である。。
【図５】本発明の第３実施例によるファンアウト（Fan-
out ）型半導体パッケージの部分切断斜視図で、スチフ
ナーが附着され、ダイパッドが中央部に帯状に、又は両
辺に帯状に位置する例を示す図である。
【図６】本発明の第３実施例によるファンアウト（Fan-
out ）型半導体パッケージの部分切断斜視図で、スチフ
ナーが附着され、ダイパッドが中央部に帯状に、又は両
辺に帯状に位置する例を示す図である。
【図７】本発明の第４実施例による他のファンアウト
（Fan-out ）型半導体パッケージの断面図で、スチフナ
ー及びリド（Lid）を有する例を示す図である。
【図８】本発明の第４実施例による他のファンアウト
（Fan-out ）型半導体パッケージの断面図で、スチフナ
ー及びリド（Lid）を有する例を示す図である。
【図９】本発明の第４実施例による他のファンアウト
（Fan-out ）型半導体パッケージの断面図で、スチフナ
ー及びリド（Lid）を有する例を示す図である。
【図１０】本発明の第４実施例による他のファンアウト
（Fan-out ）型半導体パッケージの断面図で、スチフナ
ー及びリド（Lid）を有する例を示す図である。
【図１１】本発明の第４実施例による他のファンアウト
（Fan-out ）型半導体パッケージの断面図で、スチフナ
ー及びリド（Lid）を有する例を示す図である。
【図１２】本発明の第４実施例による他のファンアウト
（Fan-out ）型半導体パッケージの断面図で、スチフナ
ー及びリド（Lid）を有する例を示す図である。
【図１３】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図１４】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図１５】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図１６】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図１７】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図１８】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図１９】本発明の第１実施例による半導体パッケージ
１の製造方法の説明図である。
【図２０】本発明の実施例による半導体パッケージの製
造時、使用することができる中央部に帯状に貫通部が形
成されている基板の部分平面図である。
【図２１】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２２】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２３】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２４】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２５】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２６】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２７】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２８】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図２９】本発明の第２実施例による半導体パッケージ
の製造方法の説明図である。
【図３０】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３１】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３２】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３３】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３４】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３５】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３６】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３７】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３８】本発明の第３実施例による半導体パッケージ
の製造方法の説明図である。
【図３９】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４０】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４１】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４２】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４３】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４４】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４５】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４６】本発明の第３実施例による他の半導体パッケ
ージの製造方法の説明図である。
【図４７】本発明の実施例による半導体パッケージの製
造時、使用することができる正方形の帯状に貫通部が形
成されている基板の部分平面図である。
【図４８】従来におけるチップスケール半導体パッケー
ジの部分切断斜視図である。
【図４９】従来におけるチップスケール半導体パッケー
ジの部分切断斜視図である。
【符号の説明】
１、１ａ、１ｂ、１ｃ、１d、１ｅ、１f、１g、１h、１
i、１j 本発明の半導体パッケージ １０ 基板 １１ 導電性トレース １２ ボンドフィンガー（Bond finger） １３ ソルダボールランド（Solder ball land） １４ ポリイミド層（Polyimide layer） １５ カバーコート（Cover coat） １６ コア層 １７a、 １７b 貫通部 １８ スロット １９ 延長部 ２０ 熱伝導性接着層 ３０ スチフナー（Stiffener） ４０ 半導体チップ ４１ ダイパッド ５０ 導電性 ワイヤ（Wire） ６０ 封止部 ６１ 支持封止部 ７０ ソルダボール ８０ リード（metal lid） ８２ 突出リム ８３ 側壁 ９０ シンギュレーションツール（Singulation tool）
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 １９９８／Ｐ４６５７１ (32)優先日 平成10年10月31日(1998．10．31) (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 １９９８／Ｐ４６５７４ (32)優先日 平成10年10月31日(1998．10．31) (33)優先権主張国 韓国（ＫＲ） (72)発明者 韓 丙 濬 大韓民国 ソウル特別市 松坡區 五輪洞 オリムピクアパート125−502

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 上面に多数のダイパッドが形成されてい
    る半導体チップと、 前記半導体チップの上面に接着層を介して接着され、前
    記半導体チップの外周縁の外部に延長される延長部を有
    し、前記多数のダイパッドと対応する位置に貫通部を有
    し、ソルダボールランド及びボンドフィンガーを包含す
    る多数の導電性トレースからなる回路パターンを有して
    前記ボンドフィンガー及びソルダボールランドを除外し
    た前記回路パターンの全領域にカバーコートがコーティ
    ングされている基板と、 前記延長部を支持する延長部支持手段と、 前記基板と前記半導体チップのダイパッドを連結する導
    電性ワイヤと、 前記導電性ワイヤ、ダイパッド及びボンドフィンガーを
    外部環境から保護するために前記基板の貫通部領域にモ
    ールディングして形成される封止部と、 前記基板の外部に露出されたソルダボールランド上に融
    着される外部入出力端子としてのソルダボールとから構
    成されることを特徴とするチップスケール半導体パッケ
    ージ。
  2. 【請求項２】 前記基板が回路パターンの下にポリイミ
    ド層又はガラスエポキシ層を有することを特徴とする請
    求項１記載のチップスケール半導体パッケージ。
  3. 【請求項３】 前記基板が回路パターンの下に順次にポ
    リイミド層とコア層を有することを特徴とする請求項１
    記載のチップスケール半導体パッケージ。
  4. 【請求項４】 前記コア層は金属箔層又はガラスエポキ
    シ層であることを特徴とする請求項３記載のチップスケ
    ール半導体パッケージ。
  5. 【請求項５】 前記半導体チップ上面の多数のダイパッ
    ドが上面の中央部に帯状に配列され、前記基板の貫通部
    も前記多数のダイパッドと対応する位置に形成され、前
    記貫通部内に前記多数のダイパッドが位置することを特
    徴とする請求項１記載のチップスケール半導体パッケー
    ジ。
  6. 【請求項６】 前記延長部支持手段と半導体チップ間の
    相互対向する両側面が相互離隔し、その離隔された部分
    に封止部が形成されていることを特徴とする請求項５記
    載のチップスケール半導体パッケージ。
  7. 【請求項７】 前記半導体チップ上面の多数のダイパッ
    ドがその上面の相互対向する２つの両辺中少なくともい
    ずれかの両辺に隣接した領域に配列され、前記基板の貫
    通部も前記多数のダイパッドと対応する位置に形成さ
    れ、前記貫通部内に前記多数のダイパッドが位置するこ
    とを特徴とする請求項１記載のチップスケール半導体パ
    ッケージ。
  8. 【請求項８】 前記延長部支持手段と半導体チップ間の
    相互対向する両側面が相互離隔し、その離隔された部分
    に封止部が形成され、前記貫通部領域にモルディングし
    て形成される封止部と一体に形成されることを特徴とす
    る請求項７記載のチップスケール半導体パッケージ。
  9. 【請求項９】 前記延長部支持手段が前記基板の前記延
    長部の底面と前記半導体チップの側面に当接して前記延
    長部を支持する支持封止部であることを特徴とする請求
    項１記載のチップスケール半導体パッケージ。
  10. 【請求項１０】 前記延長部支持手段がスチフナー（Sti
    ffener ）として、銅（Cu）、アルミニウム（aluminiu
    m）又はこれらの合金、セラミック及び樹脂からなる群
    から選択されるいずれかで形成され、その形状は四角環
    状又は棒状であることを特徴とする請求項１記載のチッ
    プスケール半導体パッケージ。
  11. 【請求項１１】 前記延長部支持手段と前記半導体チッ
    プの底面に附着されるリド（Lid）を更に包含すること
    を特徴とする請求項１記載のチップスケール半導体パッ
    ケージ。
  12. 【請求項１２】 前記リドが、銅（Cu）、アルミニウム
    （aluminium ）又はこれらの合金、金属粉末分散樹脂及
    び樹脂からなる群から選択されるいずれかであることを
    特徴とする請求項１１記載のチップスケール半導体パッ
    ケージ。
  13. 【請求項１３】 前記リドが半導体パッケージの側面を
    保護するための側壁を有する請求項１１記載のチップス
    ケール半導体パッケージ。
  14. 【請求項１４】 前記接着層が前記基板の前記貫通部を
    除外したその底面の全領域に形成されることを特徴とす
    る請求項１１記載のチップスケール半導体パッケージ。
  15. 【請求項１５】 ボンドフィンガーとソルダボールラン
    ドとを包含する多数の導電性トレースからなる回路パタ
    ーンを形成し、前記ボンドフィンガー及びソルダボール
    ランドを除外した上面に絶縁性カバーコートがコーティ
    ングされ、実装しようとする半導体チップのダイパッド
    に対応する位置に帯状の貫通部を形成した多数のユニッ
    トで構成される基板提供段階と、 前記基板シートの各々のユニットの底面に接着手段を利
    用して、各々の半導体チップ上面の多数のダイパッドが
    前記基板シートのユニットの各々に形成されている貫通
    部内の上方に露出され、前記ソルダボールランドが存在
    し前記半導体チップ上面の外周縁の外部に延長される延
    長部が形成されるように半導体チップを接着する半導体
    チップ実装段階と、 前記各々の半導体チップのダイパッドと基板シートの各
    々のユニットのボンドフィンガーを前記貫通部を通じて
    導電性ワイアでボンディングするワイアボンディング段
    階と、 前記基板シートのユニットの各々に形成された貫通部領
    域をモールディグして前記ボンドフィンガー、導電性ワ
    イア及びダイパッドを封止する封止部形成段階と、 前記ソルダボールランド上に外部入出力端子としてのソ
    ルダボールを形成するソルダボール形成段階と、 前記基板シートの各々のユニット毎に形成された多数の
    半導体パッケージユニットをシンギュレーションして一
    個又は多数個単位の完成された半導体パッケージで分離
    するシンギュレーション段階とから構成されることを特
    徴とするチップスケール半導体パッケージの製造方法。
  16. 【請求項１６】 前記基板シート提供段階で提供される
    前記基板シートが前記回路パターン下にポリイミド層又
    はガラスエポキシ層を有することを特徴とする請求項１
    ５記載のチップスケール半導体パッケージの製造方法。
  17. 【請求項１７】 前記基板シート提供段階で提供される
    前記基板シートが前記回路パターン下に順次にポリイミ
    ド層とコア層を有することを特徴とする請求項１５記載
    のチップスケール半導体パッケージの製造方法。
  18. 【請求項１８】 前記半導体チップ実装段階と同時に、
    又はその前後に、前記基板ユニット各々の延長部をスチ
    フするように維持するための支持手段を形成する延長部
    支持手段形成段階を更に包含することを特徴とする請求
    項１５乃至１７のいずれかに記載のチップスケール半導
    体パッケージの製造方法。
  19. 【請求項１９】 前記基板シート形成段階で前記基板シ
    ートのユニット各々に形成される前記貫通部が、実装さ
    れる各々の半導体チップ上面の中央部に帯状に配列され
    る多数のダイパッドに対応する位置に形成され、前記貫
    通部内に前記多数のダイパッドが收容されることができ
    る形状及び寸法に形成されることを特徴とする請求項１
    ５記載のチップスケール半導体パッケージの製造方法。
  20. 【請求項２０】 前記延長部支持手段と半導体チップ間
    の相互対向する両側面を相互離隔させ、封止部形成段
    階、又はその前後に前記離隔された部分に封止部を形成
    することを特徴とする請求項１９記載のチップスケール
    半導体パッケージの製造方法。
  21. 【請求項２１】 前記基板シート形成段階で前記基板シ
    ートのユニットの各々に形成される前記貫通部が、実装
    される各々の半導体チップ上面の周縁部に隣接した領域
    に帯状に配列される多数のダイパッドに対応する位置に
    形成され、前記貫通部内に前記多数のダイパッドを收容
    することができる形状及び寸法に形成されることを特徴
    とする請求項１５記載のチップスケール半導体パッケー
    ジの製造方法。
  22. 【請求項２２】 前記延長部支持手段と半導体チップ間
    の相互対向する両側面を相互離隔させ、封止部形成段
    階、又はその前又は後に前記離隔された部分に封止部を
    形成させるが、前記貫通部領域にモルディングして形成
    させた封止部と一体に形成することを特徴とする請求項
    ２１記載のチップスケール半導体パッケージの製造方
    法。
  23. 【請求項２３】 前記半導体チップ実装段階に先立って
    の任意な段階で、不良半導体チップユニットが良質の基
    板に使用されることを根本的に防止するために、ウェー
    ハを検査して良品であると判定された半導体チップユニ
    ットだけを選別して別途にソーイングし、提供する半導
    体チップユニットシンギュレーション段階が更に実行さ
    れることを特徴とする請求項１５記載のチップスケール
    半導体パッケージの製造方法。
  24. 【請求項２４】 前記半導体チップ実装段階で使用され
    る接着手段が両面接着テープ又は接着剤であることを特
    徴とする請求項１５記載のチップスケール半導体パッケ
    ージの製造方法。
  25. 【請求項２５】 前記延長部支持手段を前記基板の前記
    延長部の底面と前記半導体チップの側面に当接して前記
    延長部を支持する支持封止部で形成することを特徴とす
    る請求項１５記載のチップスケール半導体パッケージの
    製造方法。
  26. 【請求項２６】 前記延長部支持手段がスチフナー（Sti
    ffener ）として、銅（Cu）、アルミニウム（aluminiu
    m）又はこれらの合金、セラミック及び樹脂からなる群
    から選択されるいずれのひとつによって形成され、その
    形状は四角環状又は棒状であることを特徴とする請求項
    １５記載のチップスケール半導体パッケージの製造方
    法。
  27. 【請求項２７】 前記半導体チップ実装段階と前記シン
    ギュレーション段階の間にスチフナーと前記半導体チッ
    プの底面にリド（Lid）を附着させるリド附着段階を更
    に包含することを特徴とする請求項１５記載のチップス
    ケール半導体パッケージの製造方法。
  28. 【請求項２８】 半導体パッケージの側面を保護するた
    めの側壁を有するリドが使用されることを特徴とする請
    求項２７記載のチップスケール半導体パッケージの製造
    方法。
  29. 【請求項２９】 前記多数のユニットで構成される基板
    シートがウェーハ形状形又はストリップ形状であること
    を特徴とする請求項１５記載のチップスケール半導体パ
    ッケージの製造方法。
JP11171708A 1998-10-31 1999-06-17 チップスケ―ル半導体パッケ―ジ及びその製造方法 Pending JP2000138262A (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR10-1998-0046564A KR100362501B1 (ko) 1998-10-31 1998-10-31 반도체장치
KR1998/P46574 1998-10-31
KR1998/P46564 1998-10-31
KR1998/P46571 1998-10-31
KR1019980046574A KR100337461B1 (ko) 1998-10-31 1998-10-31 반도체패키지 및 그 제조 방법
KR1998/P46567 1998-10-31
KR1019980046571A KR100337459B1 (ko) 1998-10-31 1998-10-31 반도체패키지의 제조 방법
KR10-1998-0046567A KR100379086B1 (ko) 1998-10-31 1998-10-31 반도체패키지제조방법
KR1998/P46569 1998-10-31
KR1019980046569A KR100337457B1 (ko) 1998-10-31 1998-10-31 반도체패키지의 제조 방법

Publications (1)

Publication Number Publication Date
JP2000138262A true JP2000138262A (ja) 2000-05-16

Family

ID=27532287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11171708A Pending JP2000138262A (ja) 1998-10-31 1999-06-17 チップスケ―ル半導体パッケ―ジ及びその製造方法

Country Status (2)

Country Link
US (1) US6462274B1 (ja)
JP (1) JP2000138262A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026861A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
JP2009506571A (ja) * 2005-08-31 2009-02-12 マイクロン テクノロジー， インク． インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
CN107946203A (zh) * 2012-07-13 2018-04-20 瑞萨电子株式会社 制造半导体器件的方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
US6548764B1 (en) * 2000-06-07 2003-04-15 Micron Technology, Inc. Semiconductor packages and methods for making the same
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6825108B2 (en) 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6809416B1 (en) * 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
JP3539952B2 (ja) * 2002-06-13 2004-07-07 沖電気工業株式会社 レベル識別回路
US20040004277A1 (en) * 2002-07-03 2004-01-08 Chung-Che Tsai Semiconductor package with reinforced substrate and fabrication method of the substrate
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US6903464B2 (en) * 2003-01-30 2005-06-07 Micron Technology, Inc. Semiconductor die package
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7034391B2 (en) * 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7915744B2 (en) * 2005-04-18 2011-03-29 Mediatek Inc. Bond pad structures and semiconductor devices using the same
US20080315417A1 (en) * 2005-07-14 2008-12-25 Chipmos Technologies Inc. Chip package
KR100697624B1 (ko) * 2005-07-18 2007-03-22 삼성전자주식회사 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
US7994632B2 (en) * 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
KR100766502B1 (ko) * 2006-11-09 2007-10-15 삼성전자주식회사 반도체 소자 패키지
US7659151B2 (en) 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
EP2230688A1 (en) 2009-03-20 2010-09-22 Nxp B.V. Fan out semiconductor package and manufacturing method
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US20120158166A1 (en) * 2009-10-14 2012-06-21 Stmicroelectronics, Inc. Modular low stress package technology
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
WO2017104479A1 (ja) * 2015-12-18 2017-06-22 Dic株式会社 熱硬化性接着シート、補強部付フレキシブルプリント配線板、その製造方法及び電子機器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214587A (ja) 1985-03-20 1986-09-24 Toshiba Corp 半導体装置の製造方法
JPS63152185A (ja) 1986-12-16 1988-06-24 Sharp Corp 感磁性半導体装置の製造方法
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH04252049A (ja) 1991-01-10 1992-09-08 Nec Kyushu Ltd ウエハ貼付け方法
JP2890851B2 (ja) 1991-01-29 1999-05-17 富士通株式会社 半導体装置の製造方法
JP2637852B2 (ja) 1991-02-06 1997-08-06 日本電気株式会社 半導体ウェハーのダイシング方法
JP3094488B2 (ja) 1991-03-07 2000-10-03 ソニー株式会社 半導体装置の製造方法
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
TW258829B (ja) 1994-01-28 1995-10-01 Ibm
US5650593A (en) 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JPH0846098A (ja) 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
JP2616565B2 (ja) 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5633785A (en) 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
JP3496347B2 (ja) 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
KR0169820B1 (ko) 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
DE19536438A1 (de) 1995-09-29 1997-04-03 Siemens Ag Halbleiterbauelement und Herstellverfahren
KR100231276B1 (ko) 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6072154A (en) 1996-09-05 2000-06-06 Medtronic, Inc. Selectively activated shape memory device
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
KR100211421B1 (ko) 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US5863813A (en) 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
JP3526731B2 (ja) 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6043109A (en) 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506571A (ja) * 2005-08-31 2009-02-12 マイクロン テクノロジー， インク． インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US8319332B2 (en) 2005-08-31 2012-11-27 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US8703599B2 (en) 2005-08-31 2014-04-22 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
JP2009026861A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
CN107946203A (zh) * 2012-07-13 2018-04-20 瑞萨电子株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
US6462274B1 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
JP2000138262A (ja) チップスケ―ル半導体パッケ―ジ及びその製造方法
US5990545A (en) Chip scale ball grid array for integrated circuit package
JP4676640B2 (ja) インテリジェントパワーモジュールパッケージ
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
USRE39603E1 (en) Process for manufacturing semiconductor device and semiconductor wafer
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US7776649B1 (en) Method for fabricating wafer level chip scale packages
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JP2002009236A (ja) 多層半導体装置及びその製造方法
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
JP2005294443A (ja) 半導体装置及びその製造方法
KR101474189B1 (ko) 집적회로 패키지
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JPH0558657B2 (ja)
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
JPS58134450A (ja) 半導体装置およびその製造方法
JP2000138316A (ja) 半導体装置及びその製造方法
US20030214019A1 (en) Packaging system for semiconductor devices
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100308393B1 (ko) 반도체패키지및그제조방법
JP2003017624A (ja) 半導体装置