KR100766502B1 - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR100766502B1
KR100766502B1 KR1020060110611A KR20060110611A KR100766502B1 KR 100766502 B1 KR100766502 B1 KR 100766502B1 KR 1020060110611 A KR1020060110611 A KR 1020060110611A KR 20060110611 A KR20060110611 A KR 20060110611A KR 100766502 B1 KR100766502 B1 KR 100766502B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
molding material
window
semiconductor chip
Prior art date
Application number
KR1020060110611A
Other languages
English (en)
Inventor
이슬기
신동길
손민영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060110611A priority Critical patent/KR100766502B1/ko
Application granted granted Critical
Publication of KR100766502B1 publication Critical patent/KR100766502B1/ko
Priority to US11/983,451 priority patent/US20080122056A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자 패키지를 제공한다. 이 반도체 소자 패키지는 중앙부에 창이 제공된 인쇄 회로 기판, 센터형 본딩 패드들이 창에 의해 노출되게, 인쇄 회로 기판의 상부면에 실장되는 반도체 칩, 센터형 본딩 패드들과 인쇄 회로 기판을 창을 통하여 전기적으로 연결하는 본딩 와이어들, 창을 포함하는 인쇄 회로 기판의 하부면에 제공되되, 센터형 본딩 패드들 및 본딩 와이어들을 봉지하는 하부 몰딩 물질, 및 반도체 칩 및 인쇄 회로 기판의 상부면을 봉지하는 상부 몰딩 물질을 포함한다. 인쇄 회로 기판은 하부 몰딩 물질 및 상부 몰딩 물질이 연결되도록 하는 연결부를 포함하는 것을 특징으로 한다.
패키지, 보드 온 칩, 센터형 본딩 패드, 에폭시 몰딩 컴파운드, 연결부

Description

반도체 소자 패키지{Semiconductor Device Package}
도 1a는 종래기술에 따른 반도체 소자 패키지를 설명하기 위한 평면도이고, 도 1b 및 도 1c는 각각 도 1a의 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면도들;
도 2a는 본 발명의 실시예에 따른 반도체 소자 패키지를 설명하기 위한 평면도이고, 도 2b 및 도 2c는 각각 도 2a의 Ⅲ-Ⅲ' 선 및 Ⅳ-Ⅳ' 선을 따라 절단한 단면도들;
도 3 내지 도 5는 본 발명의 다른 실시예들에 따른 반도체 소자 패키지들을 설명하기 위한 평면도들.
*도면의 주요 부분에 대한 부호의 설명*
10, 110, 210, 310, 410 : 반도체 칩
12, 112 : 센터형 본딩 패드
20, 120 : 코어 물질
21, 121, 221, 321, 421 : 창
22, 122 : 금속 배선층
24l, 124l : 하부면 절연막 패턴
24u, 124u : 상부면 절연막 패턴
126, 226, 326, 426 : 연결부
30, 130, 230, 330, 430 : 인쇄 회로 기판
35, 135 : 접착 물질
45, 145 : 본딩 와이어
45b, 145b : 접속 볼
50l, 150l : 하부 몰딩 물질
50u, 150u : 상부 몰딩 물질
60, 160 : 솔더 볼
본 발명은 반도체 소자 패키지에 관한 것으로, 더 구체적으로 보드 온 칩 패키지에 관한 것이다.
반도체 소자의 고집적화 및 전자 기기의 소형화, 다기능화는 다양한 반도체 소자 패키징(packaging) 기술을 요구하고 있다. 특히, 고성능이 요구되는 특수한 용도의 고밀도 실장으로 베어 칩(bare chip)의 실장이 행해지기도 한다. 그러나 베어 칩의 품질 보증의 곤란함과 사용자에 의한 실장 기술의 확립 및 표준화, 실장 후의 신뢰성 보증 등과 같은 해결해야하는 많은 과제가 남아있다.
이러한 요구에 부응하여 개발된 반도체 소자 패키지 중의 하나가 볼 그리드 어레이 패키지(Ball Grid Array package : BGA package)이다. 볼 그리드 어레이 패키지는 리드 프레임(lead frame)을 대신하여 인쇄 회로 기판(Printed Circuit Board : PCB)을 사용하고 외부 리드가 필요없는 고밀도 표면 실장형 패키지이다. 최근에는 반도체 소자의 입/출력 단자의 수가 증가하면서 반도체 소자 패키지의 하부면 전체에 볼 모양의 돌출 단자가 형성된 볼 그리드 어레이 패키지가 주목받고 있다.
볼 그리드 어레이 패키지의 일반적인 구조의 특징은 반도체 칩과 시스템 기판(system board) 사이를 전기적으로 연결하는 접속 단자로서 리드 대신에 솔더 볼(solder ball)을 사용한다는 것이다. 볼 그리드 어레이 패키지는 세라믹 볼 그리드 어레이(Ceramic BGA : CBGA) 패키지, 플라스틱 볼 그리드 어레이(Plastic BGA : PBGA) 패키지, 테이프 볼 그리드 어레이(Tape BGA : TBGA) 패키지, 금속 볼 그리드 어레이(Metal BGA : MBGA) 패키지, 파인 피치 볼 그리드 어레이(Fine pitch BGA : FBGA) 패키지 등을 포함한다.
도 1a는 종래기술에 따른 반도체 소자 패키지를 설명하기 위한 평면도이고, 도 1b 및 도 1c는 각각 도 1a의 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면도들이다.
도 1a 내지 도 1c를 참조하면, 반도체 소자 패키지는 반도체 칩(10), 인쇄 회로 기판(Printed Circuit Board : PCB, 30), 본딩 와이어들(bonding wire, 45), 하부 몰딩 물질(lower molding material, 50l), 상부 몰딩 물질(upper molding material, 50u) 및 솔더 볼들(solder ball, 60)을 포함한다.
반도체 칩(10)은 활성 영역의 중앙부에 센터형 본딩 패드들(center type bonding pad, 12)을 가질 수 있다. 반도체 칩(10)은 접착 물질(adhesive material, 35)을 매개로 인쇄 회로 기판(30)의 상부면에 실장된다.
인쇄 회로 기판(30)은 중앙부에 길게 창(window, 21)을 가진다. 창(21)은 반도체 칩(10)의 센터형 본딩 패드들(12)을 노출한다. 인쇄 회로 기판(30)은 코어 물질(core material, 20)을 몸체로 하여 상부면 절연막 패턴(upper insulation layer pattern, 24u), 금속 배선층들(metal line layer, 22) 및 창(21) 주변의 금속 배선층들(22)을 노출하는 하부면 절연막 패턴(lower insulation layer pattern, 24l)을 갖는다. 상부면 및 하부면 절연막 패턴(24u 및 24l)은 포토 솔더 레지스트(Photo Solder Resist : PSR)이다.
본딩 와이어들(45)은 창(21)을 통하여 센터형 본딩 패드들(12)과 그에 대응되는 노출된 금속 배선층들(22)을 전기적으로 연결한다.
하부 몰딩 물질(50l)은 창(21)에 의해 노출된 센터형 본딩 패드들(12), 본딩 와이어들(45) 및 노출된 금속 배선층들(22)을 포함하는 창(21) 주변의 인쇄 회로 기판(30)의 하부면의 일부를 봉지한다.
상부 몰딩 물질(50u)은 반도체 칩(10) 및 인쇄 회로 기판(30)의 상부면을 봉지한다. 그리고 솔더 볼들(60)은 하부 몰딩 물질(50l) 외측의 인쇄 회로 기판(30)의 하부면에 제공된다.
솔더 볼들(60)은 인쇄 회로 기판(30)의 금속 배선층들(22)에 연결되어 시스템 기판(system board) 등과 같은 외부 회로와의 연결을 제공한다. 솔더 볼들(60)은 시스템 기판에 실장할 수 있도록 하부 몰딩 물질(50l)보다 더 돌출된다. 설명되지 않은 도면 부호 45b는 센터형 본딩 패드들(12)과 그에 대응되는 노출된 금속 배 선층들(22)들을 전기적으로 연결하기 위한 와이어 본딩(wire bonding) 공정에서 형성되는 접속 볼(connection ball, 45b)이다.
상기와 같은 보드 온 칩(Board On Chip : BOC) 형태의 반도체 소자 패키지는 상부 몰딩 물질과 반도체 칩, 상부 몰딩 물질과 접착 물질, 상부 및 하부 몰딩 물질과 상부면 및 하부면 절연막 패턴, 접착 물질과 상부면 절연막 패턴 등을 포함하는 다양한 이종 물질들이 서로 접착되어 있다. 이로 인해 반도체 소자 패키지의 제조 과정, 운송 과정 및 사용자의 환경에 따라 기계적 및 전기적 불량이 발생할 가능성이 증가한다. 이는 이종 물질들 사이의 열 팽창 계수(Coefficient of Thermal Expansion : CTE) 차이에 따른 열적 및 물리적 응력(stress)에 기인한다. 이러한 열적 및 물리적 응력으로 인해 반도체 소자 패키지의 여러 부분에서 기계적 및 전기적 불량이 발생할 수 있다. 특히, 상부 몰딩 물질과 상부면 절연막 패턴 사이가 취약하기 때문에, 열적 및 물리적 응력에 의해 상부 몰딩 물질과 상부면 절연막 패턴 사이에서 박리(delamination)와 같은 불량이 발생할 수 있다. 상부 몰딩 물질과 상부면 절연막 패턴 사이에서 발생하는 박리와 같은 불량에 의해, 반도체 소자 패키지의 중앙부에 제공된 와이어 본딩의 불량이 발생할 수 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 몰딩 물질과 인쇄 회로 기판 사이의 박리를 방지할 수 있는 반도체 소자 패키지를 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패키지를 제 공한다. 이 반도체 소자 패키지는 중앙부에 창이 제공된 인쇄 회로 기판, 센터형 본딩 패드들이 창에 의해 노출되게, 인쇄 회로 기판의 상부면에 실장되는 반도체 칩, 센터형 본딩 패드들과 인쇄 회로 기판을 창을 통하여 전기적으로 연결하는 본딩 와이어들, 창을 포함하는 인쇄 회로 기판의 하부면에 제공되되, 센터형 본딩 패드들 및 본딩 와이어들을 봉지하는 하부 몰딩 물질, 및 반도체 칩 및 인쇄 회로 기판의 상부면을 봉지하는 상부 몰딩 물질을 포함할 수 있다. 인쇄 회로 기판은 하부 몰딩 물질 및 상부 몰딩 물질이 연결되도록 하는 연결부를 포함하는 것을 특징으로 할 수 있다.
하부 몰딩 물질 외측의 상기 인쇄 회로 기판의 하부면에 제공된 솔더 볼들을 더 포함할 수 있다.
하부 몰딩 물질 및 상부 몰딩 물질은 동일한 물질로 구성될 수 있다.
하부 몰딩 물질 및 상부 몰딩 물질은 에폭시 몰딩 컴파운드일 수 있다.
연결부는 창이 연장되어 반도체 칩의 가장자리로부터 돌출된 부위일 수 있다.
연결부는 창에 일부 중첩되면서 반도체 칩의 가장자리로부터 돌출된 형태일 수 있다.
연결부는 반도체 칩에 일부 중첩되면서 창으로부터 이격된 형태일 수 있으며, 연결부는 닫힌 평면도형 형태를 가질 수 있다.
연결부는 창 및 반도체 칩의 가장자리로부터 이격된 형태일 수 있다. 연결부는 닫힌 평면도형 형태를 가질 수 있다. 연결부는 열린 평면도형 형태를 가질 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.
도 2a는 본 발명의 실시예에 따른 반도체 소자 패키지를 설명하기 위한 평면도이고, 도 2b 및 도 2c는 각각 도 2a의 Ⅲ-Ⅲ' 선 및 Ⅳ-Ⅳ' 선을 따라 절단한 단면도들이다.
도 2a 내지 도 2c를 참조하면, 반도체 소자 패키지는 반도체 칩(110), 인쇄 회로 기판(130), 본딩 와이어들(145), 하부 몰딩 물질(150l), 상부 몰딩 물질(150u) 및 솔더 볼들(160)을 포함한다.
반도체 칩(110)은 활성 영역의 중앙부에 센터형 본딩 패드들(112)을 가질 수 있다. 반도체 칩(110)은 접착 물질(135)을 매개로 인쇄 회로 기판(130)의 상부면에 실장될 수 있다.
인쇄 회로 기판(130)은 중앙부에 길게 창(121)을 가질 수 있다. 창(121)은 반도체 칩(110)의 센터형 본딩 패드들(112)을 노출할 수 있다. 인쇄 회로 기판(130)은 코어 물질(120)을 몸체로 하여 상부면 절연막 패턴(124u), 금속 배선층들(122) 및 창(121) 주변의 금속 배선층들(122)을 노출하는 하부면 절연막 패턴(124l)을 가질 수 있다. 상부면 및 하부면 절연막 패턴(124u 및 124l)은 포토 솔더 레지스트일 수 있다.
또한, 인쇄 회로 기판(130)은 적어도 하나의 연결부(126)를 포함할 수 있다. 연결부들(126)은 인쇄 회로 기판(130)의 창(121)의 장축 방향으로 창(121) 및 반도체 칩(110)의 가장자리로부터 이격되어 제공될 수 있다. 연결부들(126)은 인쇄 회로 기판(130)을 관통하는 홀(hole) 형태일 수 있다. 홀은 닫힌 평면도형 형태를 가질 수 있다. 닫힌 평면도형은 원, 삼각형, 사각형 등과 같은 다양한 모양일 수 있다.
본딩 와이어들(145)은 창(121)을 통하여 센터형 본딩 패드들(112)과 그에 대응되는 노출된 금속 배선층들(122)을 전기적으로 연결할 수 있다.
하부 몰딩 물질(150l)은 창(121)에 의해 노출된 센터형 본딩 패드들(112), 본딩 와이어들(145) 및 노출된 금속 배선층들(122)을 포함하는 창(121) 주변의 인쇄 회로 기판(130)의 하부면의 일부를 봉지할 수 있다. 하부 몰딩 물질(150l)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)일 수 있다.
상부 몰딩 물질(150u)은 반도체 칩(110) 및 인쇄 회로 기판(130)의 상부면을 봉지할 수 있다. 상부 몰딩 물질(150u)은 하부 몰딩 물질(150l)과 동일한 물질일 수 있다. 이에 따라, 상부 몰딩 물질(150u)은 에폭시 몰딩 컴파운드일 수 있다.
종래와 비교하여, 인쇄 회로 기판(130)이 연결부들(126)을 가짐으로써, 하부 몰딩 물질(150l)과 상부 몰딩 물질(150u)이 연결부들(126)을 통해 서로 연결될 수 있다. 이에 따라, 인쇄 회로 기판(130)과 하부 몰딩 물질(150l) 사이 및 인쇄 회로 기판(130)과 상부 몰딩 물질(150u) 사이의 접착력이 향상될 수 있다. 또한, 하부 몰딩 물질(150l)과 상부 몰딩 물질(150u)이 서로 연결됨으로써, 연결부들(126)의 주변을 구성하는 물질들 사이의 열 팽창 계수 차이에 의한 변형량이 줄어들 수 있다. 게다가, 외부에서 가해지는 열적 및 물리적 응력에 의한 변형량도 줄어들 수 있다. 이에 따라, 인쇄 회로 기판(130)과 하부 몰딩 물질(150l) 사이 및 인쇄 회로 기판(130)과 상부 몰딩 물질(150u) 사이에서 발생하는 박리를 방지할 수 있다.
그리고 솔더 볼들(160)은 하부 몰딩 물질(150l) 외측의 인쇄 회로 기판(130)의 하부면에 제공될 수 있다. 솔더 볼들(160)은 인쇄 회로 기판(130)의 금속 배선층들(122)에 연결되어 시스템 기판 등과 같은 외부 회로와의 연결을 제공할 수 있다. 솔더 볼들(160)은 시스템 기판에 실장할 수 있도록 하부 몰딩 물질(150l)보다 높게 형성될 수 있다. 설명되지 않은 도면 부호 145b는 센터형 본딩 패드들(112)과 그에 대응되는 노출된 금속 배선층들(122)들을 전기적으로 연결하기 위한 와이어 본딩 공정에서 형성되는 접속 볼(145b)일 수 있다.
도 3 내지 도 5는 본 발명의 다른 실시예들에 따른 반도체 소자 패키지들을 설명하기 위한 평면도들이다.
도 3을 참조하면, 반도체 소자 패키지를 제조하는 공정에서 상부 몰딩 물질 (도 2a 및 도 2b의 150u) 및 하부 몰딩 물질(도 2a 및 도 2b의 150l)이 형성되기 전의 평면도이다. 즉, 반도체 칩(210)이 실장된 인쇄 회로 기판(230)의 상부 평면도이다.
반도체 칩(210)은 활성 영역의 중앙부에 센터형 본딩 패드들(미도시)을 가질 수 있다. 반도체 칩(210)은 접착 물질을 매개로 인쇄 회로 기판(230)의 상부면에 실장될 수 있다.
인쇄 회로 기판(230)은 중앙부에 길게 창(221)을 가질 수 있다. 창(221)은 반도체 칩(210)의 센터형 본딩 패드들을 노출할 수 있다. 인쇄 회로 기판(230)은 코어 물질을 몸체로 하여 상부면 절연막 패턴(사선 무늬), 금속 배선층들 및 창(221) 주변의 금속 배선층들을 노출하는 하부면 절연막 패턴을 가질 수 있다. 상부면 및 하부면 절연막 패턴은 포토 솔더 레지스트일 수 있다.
인쇄 회로 기판(230)은 연결부(226)를 포함할 수 있다. 연결부(226)는 창(221)이 연장되어 반도체 칩(210)의 가장자리로부터 돌출된 부위이거나, 창(221)에 일부 중첩되면서 반도체 칩(210)의 가장자리로부터 돌출된 형태일 수 있다. 연결부(226)는 인쇄 회로 기판(230)을 관통하는 홀 형태일 수 있다. 홀은 열린 평면도형 형태를 가질 수 있다. 열린 평면도형은 열린 곡선 또는 열린 다각형일 수 있다.
종래와 비교하여, 인쇄 회로 기판(230)이 연결부(226)를 가짐으로써, 추후 공정에서 하부 몰딩 물질과 상부 몰딩 물질이 연결부(226)를 통해 서로 연결될 수 있다. 이에 따라, 인쇄 회로 기판(230)과 하부 몰딩 물질 사이 및 인쇄 회로 기 판(230)과 상부 몰딩 물질 사이의 접착력이 향상될 수 있다. 또한, 하부 몰딩 물질과 상부 몰딩 물질이 서로 연결됨으로써, 연결부(226)의 주변을 구성하는 성분들 사이의 열 팽창 계수 차이에 의한 변형량이 줄어들 수 있다. 게다가, 외부에서 가해지는 열적 및 물리적 응력에 의한 변형량도 줄어들 수 있다. 이에 따라, 인쇄 회로 기판(230)과 하부 몰딩 물질 사이 및 인쇄 회로 기판(230)과 상부 몰딩 물질 사이에서 발생하는 박리를 방지할 수 있다.
도 4를 참조하면, 반도체 소자 패키지를 제조하는 공정에서 상부 몰딩 물질(도 2a 및 도 2b의 150u) 및 하부 몰딩 물질(도 2a 및 도 2b의 150l)이 형성되기 전의 평면도이다. 즉, 반도체 칩(310)이 실장된 인쇄 회로 기판(330)의 상부 평면도이다.
반도체 칩(310)은 활성 영역의 중앙부에 센터형 본딩 패드들(미도시)을 가질 수 있다. 반도체 칩(310)은 접착 물질을 매개로 인쇄 회로 기판(330)의 상부면에 실장될 수 있다.
인쇄 회로 기판(330)은 중앙부에 길게 창(321)을 가질 수 있다. 창(321)은 반도체 칩(310)의 센터형 본딩 패드들을 노출할 수 있다. 인쇄 회로 기판(330)은 코어 물질을 몸체로 하여 상부면 절연막 패턴(사선 무늬), 금속 배선층들 및 창(321) 주변의 금속 배선층들을 노출하는 하부면 절연막 패턴을 가질 수 있다. 상부면 및 하부면 절연막 패턴은 포토 솔더 레지스트일 수 있다.
인쇄 회로 기판(330)은 적어도 하나의 연결부(326)를 포함할 수 있다. 연결부들(326)은 인쇄 회로 기판(330)의 창(321)의 장축 방향으로 창(321) 및 반도체 칩(310)의 가장자리로부터 이격되어 제공될 수 있다. 연결부들(326)은 인쇄 회로 기판(330)을 관통하는 형태일 수 있다. 연결부들(326)은 열린 평면도형 형태를 가질 수 있다. 열린 평면도형은 열린 곡선 또는 열린 다각형일 수 있다.
종래와 비교하여, 달리 인쇄 회로 기판(330)이 연결부들(326)을 가짐으로써, 추후 공정에서 하부 몰딩 물질과 상부 몰딩 물질이 연결부들(326)을 통해 서로 연결될 수 있다. 이에 따라, 인쇄 회로 기판(330)과 하부 몰딩 물질의 사이 및 인쇄 회로 기판(330)과 상부 몰딩 물질 사이의 접착력이 향상될 수 있다. 또한, 하부 몰딩 물질과 상부 몰딩 물질이 서로 연결됨으로써, 연결부(326)의 주변을 구성하는 성분들 사이의 열 팽창 계수 차이에 의한 변형량이 줄어들 수 있다. 게다가, 외부에서 가해지는 열적 및 물리적 응력에 의한 변형량도 줄어들 수 있다. 이에 따라, 인쇄 회로 기판(330)과 하부 몰딩 물질 사이 및 인쇄 회로 기판(330)과 상부 몰딩 물질 사이에서 발생하는 박리를 방지할 수 있다.
도 5를 참조하면, 반도체 소자 패키지를 제조하는 공정에서 상부 몰딩 물질(도 2a 및 도 2b의 150u) 및 하부 몰딩 물질(도 2a 및 도 2b의 150l)이 형성되기 전의 평면도이다. 즉, 반도체 칩(410)이 실장된 인쇄 회로 기판(430)의 상부 평면도이다.
반도체 칩(410)은 활성 영역의 중앙부에 센터형 본딩 패드들(미도시)을 가질 수 있다. 반도체 칩(410)은 접착 물질을 매개로 인쇄 회로 기판(430)의 상부면에 실장될 수 있다.
인쇄 회로 기판(430)은 중앙부에 길게 창(421)을 가질 수 있다. 창(421)은 반도체 칩(410)의 센터형 본딩 패드들을 노출할 수 있다. 인쇄 회로 기판(430)은 코어 물질을 몸체로 하여 상부면 절연막 패턴(사선 무늬), 금속 배선층들 및 창(421) 주변의 금속 배선층들을 노출하는 하부면 절연막 패턴을 가질 수 있다. 상부면 및 하부면 절연막 패턴은 포토 솔더 레지스트일 수 있다.
인쇄 회로 기판(430)은 적어도 하나의 연결부(426)를 포함할 수 있다. 연결부들(426)은 인쇄 회로 기판(430)의 창(421)의 단축 방향으로 반도체 칩(410)에 일부 중첩되면서 창(421)으로부터 이격되어 제공될 수 있다. 연결부들(426)은 인쇄 회로 기판(430)을 관통하는 홀 형태일 수 있다. 홀은 닫힌 평면도형 형태를 가질 수 있다. 닫힌 평면도형은 원, 삼각형, 사각형 등과 같은 다양한 모양일 수 있다.
종래와 비교하여, 인쇄 회로 기판(430)이 연결부들(426)을 가짐으로써, 추후 공정에서 하부 몰딩 물질과 상부 몰딩 물질이 연결부들(426)을 통해 서로 연결될 수 있다. 이에 따라, 인쇄 회로 기판(430)과 하부 몰딩 물질 사이 및 인쇄 회로 기판(430)과 상부 몰딩 물질 사이의 접착력이 향상될 수 있다. 또한, 하부 몰딩 물질과 상부 몰딩 물질이 서로 연결됨으로써, 연결부(426)의 주변을 구성하는 성분들 사이의 열 팽창 계수 차이에 의한 변형량이 줄어들 수 있다. 게다가, 외부에서 가해지는 열적 및 물리적 응력에 의한 변형량도 줄어들 수 있다. 이에 따라, 인쇄 회로 기판(430)과 하부 몰딩 물질 사이 및 인쇄 회로 기판(430)과 상부 몰딩 물질 사이에서 발생하는 박리를 방지할 수 있다.
상기한 본 발명의 실시예에 따른 상부 몰딩 물질과 하부 몰딩 물질이 서로 연결되도록 하는 연결부가 제공된 인쇄 회로 기판을 포함하는 반도체 소자 패키지 가 제공됨으로써, 반도체 소자 패키지가 외부에서 가해지는 열적 및 물리적 응력에도 인쇄 회로 기판과 몰딩 물질 사이에서 발생하는 박리를 방지할 수 있다. 이에 따라, 열적, 물리적 및 전기적으로 신뢰성이 높은 반도체 소자 패키지를 제공할 수 있다.
상술한 바와 같이, 본 발명에 따르면 반도체 소자 패키지의 상부 몰딩 물질과 하부 몰딩 물질이 서로 연결되도록 하는 연결부를 갖는 인쇄 회로 기판이 제공됨으로써, 반도체 소자 패키지가 외부에서 가해지는 열적 및 물리적 응력에도 인쇄 회로 기판과 몰딩 물질 사이에서 발생하는 박리를 방지할 수 있다. 이에 따라, 열적, 물리적 및 전기적으로 신뢰성이 높은 반도체 소자 패키지를 제공할 수 있다.

Claims (11)

  1. 중앙부에 창이 제공된 인쇄 회로 기판;
    센터형 본딩 패드들이 상기 창에 의해 노출되게, 상기 인쇄 회로 기판의 상부면에 실장되는 반도체 칩;
    상기 센터형 본딩 패드들과 상기 인쇄 회로 기판을 상기 창을 통하여 전기적으로 연결하는 본딩 와이어들;
    상기 창을 포함하는 상기 인쇄 회로 기판의 하부면에 제공되되, 상기 센터형 본딩 패드들 및 상기 본딩 와이어들을 봉지하는 하부 몰딩 물질; 및
    상기 반도체 칩 및 상기 인쇄 회로 기판의 상부면을 봉지하는 상부 몰딩 물질을 포함하되, 상기 인쇄 회로 기판은 상기 하부 몰딩 물질 및 상기 상부 몰딩 물질이 연결되도록 하는 연결부를 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  2. 제 1항에 있어서,
    상기 하부 몰딩 물질 외측의 상기 인쇄 회로 기판의 하부면에 제공된 솔더 볼들을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  3. 제 1항에 있어서,
    상기 하부 몰딩 물질 및 상기 상부 몰딩 물질은 동일한 물질로 구성되는 것을 특징으로 하는 반도체 소자 패키지.
  4. 제 3항에 있어서,
    상기 하부 몰딩 물질 및 상기 상부 몰딩 물질은 에폭시 몰딩 컴파운드인 것을 특징으로 하는 반도체 소자 패키지.
  5. 제 1항에 있어서,
    상기 연결부는 상기 창이 연장되어 상기 반도체 칩의 가장자리로부터 돌출된 부위인 것을 특징으로 하는 반도체 소자 패키지.
  6. 제 5항에 있어서,
    상기 연결부는 상기 창에 일부 중첩되면서 상기 반도체 칩의 가장자리로부터 돌출된 형태인 것을 특징으로 하는 반도체 소자 패키지.
  7. 제 5항에 있어서,
    상기 연결부는 상기 반도체 칩에 일부 중첩되면서 상기 창으로부터 이격된 형태인 것을 특징으로 하는 반도체 소자 패키지.
  8. 제 7항에 있어서,
    상기 연결부는 닫힌 평면도형 형태를 갖는 것을 특징으로 하는 반도체 소자 패키지.
  9. 제 5항에 있어서,
    상기 연결부는 상기 창 및 상기 반도체 칩의 가장자리로부터 이격된 형태인 것을 특징으로 하는 반도체 소자 패키지.
  10. 제 9항에 있어서,
    상기 연결부는 닫힌 평면도형 형태를 갖는 것을 특징으로 하는 반도체 소자 패키지.
  11. 제 9항에 있어서,
    상기 연결부는 열린 평면도형 형태를 갖는 것을 특징으로 하는 반도체 소자 패키지.
KR1020060110611A 2006-11-09 2006-11-09 반도체 소자 패키지 KR100766502B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060110611A KR100766502B1 (ko) 2006-11-09 2006-11-09 반도체 소자 패키지
US11/983,451 US20080122056A1 (en) 2006-11-09 2007-11-09 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110611A KR100766502B1 (ko) 2006-11-09 2006-11-09 반도체 소자 패키지

Publications (1)

Publication Number Publication Date
KR100766502B1 true KR100766502B1 (ko) 2007-10-15

Family

ID=39420126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110611A KR100766502B1 (ko) 2006-11-09 2006-11-09 반도체 소자 패키지

Country Status (2)

Country Link
US (1) US20080122056A1 (ko)
KR (1) KR100766502B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091328A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 電子装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032663A (ko) * 2000-10-25 2002-05-04 마이클 디. 오브라이언 반도체패키지
KR20020051934A (ko) * 1999-11-15 2002-06-29 추후제출 리드-온-칩 반도체 패키지를 위한 볼 그리드 기판
KR20040011348A (ko) * 2002-07-29 2004-02-05 미쓰비시덴키 가부시키가이샤 반도체장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2000138262A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
US6265763B1 (en) * 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
US6385049B1 (en) * 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020051934A (ko) * 1999-11-15 2002-06-29 추후제출 리드-온-칩 반도체 패키지를 위한 볼 그리드 기판
KR20020032663A (ko) * 2000-10-25 2002-05-04 마이클 디. 오브라이언 반도체패키지
KR20040011348A (ko) * 2002-07-29 2004-02-05 미쓰비시덴키 가부시키가이샤 반도체장치

Also Published As

Publication number Publication date
US20080122056A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
JP3685947B2 (ja) 半導体装置及びその製造方法
US6956741B2 (en) Semiconductor package with heat sink
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR101059629B1 (ko) 반도체 패키지 제조방법
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100766503B1 (ko) 반도체 소자 패키지
KR100766502B1 (ko) 반도체 소자 패키지
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
US20030025190A1 (en) Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
KR100708052B1 (ko) 반도체패키지
US11694950B2 (en) Semiconductor package
KR20110137060A (ko) 반도체 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100325409B1 (ko) 반도체패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
JPH0974154A (ja) 半導体装置
JP2008053614A (ja) Ｂｇａ型パッケージ
KR20060072967A (ko) 에프비지에이 패키지
KR20030077785A (ko) 테이프 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee