JP2011091328A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2011091328A
JP2011091328A JP2009245655A JP2009245655A JP2011091328A JP 2011091328 A JP2011091328 A JP 2011091328A JP 2009245655 A JP2009245655 A JP 2009245655A JP 2009245655 A JP2009245655 A JP 2009245655A JP 2011091328 A JP2011091328 A JP 2011091328A
Authority
JP
Japan
Prior art keywords
electronic device
frame member
substrate
hole
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009245655A
Other languages
English (en)
Inventor
Kenji Uchida
建次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009245655A priority Critical patent/JP2011091328A/ja
Priority to US12/911,574 priority patent/US8169793B2/en
Priority to CN2010105245242A priority patent/CN102054794A/zh
Publication of JP2011091328A publication Critical patent/JP2011091328A/ja
Priority to US13/431,305 priority patent/US20120180311A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】機能部が露出した電子装置の信頼性を高めること。
【解決手段】電子装置１０は、第１面に露出した機能部１１ａを有する電子素子１１と、第１貫通孔１２ａを有する枠材１２と、第２貫通孔１３ａを有する基板１３と、を備える。枠材１２は、第１貫通孔１２ａが機能部１１ａの少なくとも一部と対向するように、電子素子１１の第１面上に配されている。電子素子１１は、機能部１１ａの少なくとも一部が第２貫通孔１３ａと対向するように、基板１３に実装されている。枠材１２は、基板１３に当接していない。
【選択図】図２

Description

本発明は、露出した機能部を有する電子装置及びその製造方法に関する。
例えば、外部からの光信号を電気信号に変換させる電子装置は、機能部として受光部を有する電子素子を備えている。このような電子装置において、光信号の光路上に樹脂が存在すると、光信号が減衰してしまう。また、光信号の光路上には、電子装置の耐湿性を向上させて鉛フリー実装時のリフロー条件に適合させることができるような黒色樹脂を使用することができない。さらに、光信号に青色光を用いる光記録技術に関する電子装置において、光路上にエポキシ樹脂を使用している場合、光路上のエポキシ樹脂が青色光によって劣化してしまい、光透過性が悪くなってしまう。そこで、このような電子装置においては、光信号を直接受光部に入力するために、光路上に樹脂を存在させないように、すなわち受光部が露出するように構成されているものがある（例えば特許文献１参照）。機能部を露出させた電子装置は、ＭＥＭＳ（Micro Electro-Mechanical Systems）、機能素子（例えば電気音響フィルタ）中の可動部の樹脂封止が不可能な装置、カメラ用の固体撮像素子等への応用も期待できる。
特許文献１に記載の半導体装置においては、露出した受光素子の汚染を防止するために、突起部が設けられている。特許文献１に記載の半導体装置は、受光素子を備えた半導体ベアチップが回路基板上にフリップチップ実装されており、回路基板には受光素子に対応する位置に貫通孔部が設けられ、半導体ベアチップと回路基板との間が封止樹脂にて封止されている半導体装置であり、回路基板には貫通孔部の周縁部に枠状の突起部が設けられており、半導体ベアチップが、突起部の頂部に当接して実装されている。
特開２００３−６８９３９号公報
以下の分析は、本発明の観点から与えられる。
特許文献１に記載の半導体装置においては、突起部が、電子素子に当接した状態で電子素子と基板との間に介在している。このため、突起部によって局所的な圧力が掛かることにより、電子素子が破壊されるおそれがある。特に、電子素子を基板に実装する際や加熱処理により突起部が膨張した際に、突起部から電子素子に掛かる圧力が高くなる。
フリップチップ実装時における突起部の局所的押圧による電子素子の破壊を防止するためには、電子素子の荷重制御が必要となる。しかしながら、荷重制御が必要となると、高速な実装を実施することができず、生産性が悪化してしまう。
また、特許文献１に記載の半導体装置においては、突起部の高さ及びバンプの高さに高い寸法精度が要求される。これらの要素の寸法精度が低いと、電子素子と基板間の電気的接触が確保できなくなったり、突起部による局所的な押圧により電子素子が破壊されたりするおそれがある。また、各要素の寸法精度を高めることになると、生産性が悪化すると共に、高精度を実現するための装置が必要となり、製造コストが高くなってしまう。
本発明の第１視点によれば、第１面に露出した機能部を有する電子素子と、第１貫通孔を有する枠材と、第２貫通孔を有する基板と、を備える電子装置が提供される。枠材は、第１貫通孔が機能部の少なくとも一部と対向するように、電子素子の第１面上に配されている。電子素子は、機能部の少なくとも一部が第２貫通孔と対向するように、基板に実装されている。枠材は、基板に当接していない。
本発明の第２視点によれば、第１面に露出した機能部を有する電子素子の第１面上に、機能部の少なくとも一部を取り囲むように、枠材を形成する枠材形成工程と、貫通孔を有する基板に、貫通孔と機能部の少なくとも一部とが対向するように、電子素子を実装する実装工程と、を含む電子装置の製造方法が提供される。
本発明は、以下の効果のうち少なくとも１つを有する。
本発明においては、枠材が基板に当接していない。これにより、枠材によって電子素子に局所的な圧力が掛かることを防止することができる。したがって、本発明によれば、機能性を高めると共に、信頼性を高めた電子装置を提供することができる。
本発明においては、枠材、及び電子素子と基板間の導電材（バンプ）を高精度に作製する必要がない。したがって、本発明によれば、生産性を悪化させることなく、かつ製造コストを上昇させることなく、上記電子装置を製造することができる。
本発明の第１実施形態に係る電子装置の概略斜視図。 図１のII−II線における概略断面図。 本発明の第１実施形態に係る電子装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る電子装置の製造方法を説明するための概略工程図。 本発明の第２実施形態に係る電子装置の概略断面図。 本発明の第２実施形態に係電子装置の製造方法を説明するための概略工程図。 本発明の第３実施形態に係る電子装置の概略断面図。 本発明の第４実施形態に係る電子装置の概略断面図。 本発明の第４実施形態に係る電子装置の製造方法を説明するための概略工程図。
上記各視点の好ましい形態を以下に記載する。
上記第１視点の好ましい形態によれば、枠材は、基板の第２貫通孔に挿入されている。
上記第１視点の好ましい形態によれば、枠材の外面と、基板の第２貫通孔の内面との間には間隙が形成されている。
上記第１視点の好ましい形態によれば、枠材の高さは、０．０３ｍｍ以上である。
上記第１視点の好ましい形態によれば、枠材は、樹脂で形成されている。
上記第２視点の好ましい形態によれば、実装工程において、枠材を貫通孔に挿入するように、電子素子を基板に実装する。
上記第２視点の好ましい形態によれば、枠材形成工程は、電子素子の第１面上に、枠材前駆膜を形成する工程と、機能部の少なくとも一部が露出するように枠材前駆膜を成形する工程と、を含む。
本発明の第１実施形態に係る電子装置について説明する。図１に、本発明の第１実施形態に係る電子装置の概略斜視図を示す。図２に、図１のII−II線における概略断面図を示す。
電子装置１０は、基板１３と、基板１３にフリップチップ実装された電子素子１１を備える。電子素子１１は、導電材（バンプ）１４を介して基板１３と電気的に接続されている。例えば、電子素子１１の電気信号は、導電材１４を介して基板１３に伝導し、基板１３の内部配線により、電子素子１１と対向する面とは反対側の面に形成された実装端子に伝達される。導電材１４は、アンダーフィル樹脂１５で覆われ、アンダーフィル樹脂１５は、基板１３と電子素子１１とを接合するように作用する。
電子素子１１は、機能部１１ａを有する。電子素子１１としては、例えば、光信号を電気信号に変換するための受光素子を使用することができる。この場合、機能部１１ａは、受光部となる。
電子装置１０は、第１貫通孔１２ａが形成された枠材又は筒材１２（以下、「枠材」という）をさらに備える。枠材１２は、枠材１２の第１貫通孔１２ａが機能部１１ａの少なくとも一部に対向し、第１貫通孔１２ａを通じて機能部１１ａの少なくとも一部が露出するように、電子素子１１上に立設されている。枠材１２は、機能部１１ａの露出面全体を取り囲むように形成すると好ましい。
基板１３は、電子素子１１の機能部１１ａに対応する位置に第２貫通孔１３ａを有する。すなわち、第２貫通孔１３ａは、機能部１１ａの少なくとも一部と対向している。枠材１２の第１貫通孔１２ａと基板１３の第２貫通孔１３ａも対向している。基板１３は、枠材１２と当接していない。好ましくは、電子素子１１は、枠材１２が基板１３の第２貫通孔１３ａに挿入されるように実装されている。この場合、枠材１２の外面と、基板１３の第２貫通孔１３ａの内面との間には間隙ｄが形成される。間隙ｄは、温度上昇に伴い、枠材１２及び基板１３が膨張・伸張したとしても、枠材１２と基板１３とが接触しないような大きさにすると好ましい。これにより、例えば、電子素子１１を基板１３を実装する際に、又は枠材１２が加熱処理（例えば、電子装置１０を実装するための加熱処理、温度サイクル試験等の耐久性試験における加熱処理等）により膨張した際に、基板１３が枠材１２を介して電子素子１１を局所的に押圧することを防止することができる。したがって、本発明によれば、枠材１２による電子素子１１の破壊を抑制することができる。また、温度変化に伴い、枠材１２が伸縮したとしても、枠材１２は、線膨張係数の異なる他の要素に影響されることなく伸縮することができる。したがって、本発明によれば、温度変化に伴い、枠材１２が電子素子１１から剥離したり、電子素子１１に対して応力を掛けたりすることを防止することができる。また、温度変化に伴い、基板１３の伸縮も枠材に影響されることがなく、むしろ間隙ｄの分だけ伸縮の自由度が高くなるので、導電材１４に掛かる応力を低減することができる。したがって、本発明によれば、電気的接続信頼性を高めることができる。
電子素子１１の機能部１１ａの少なくとも一部、好ましくは全体が、枠材１２の第１貫通孔１２ａ及び基板１３の第２貫通孔１３ａを通じて露出されることになる。例えば、機能部１１ａが受光部である場合、光信号は、枠材１２の第１貫通孔１２ａを通じて、受光部１１ａに入力されることになる。
枠材１２の高さ（電子素子１１面からの高さ）は、アンダーフィル樹脂１５を充填する際に、アンダーフィル樹脂１５が枠材１２を超えて第１貫通孔１２ａ内に浸入しないような高さにすると好ましい。例えば、アンダーフィル樹脂１５としてエポキシ樹脂を使用した場合、枠材１２の高さは、０．０３ｍｍ以上（例えば０．１ｍｍ）にすると好ましい。枠材１２の高さを０．０３ｍｍ以上にすれば、アンダーフィル樹脂１５を供給過多にしない限り、アンダーフィル樹脂１５が枠材１２を乗り越えて、機能部１１ａ面に浸入することを防止することができる。また、枠材１２の高さは、枠材１２が基板１３面から突出しすぎないようにすると好ましい。例えば、枠材１２の高さは１ｍｍ以下にすると好ましい。枠材１２が基板１３面から突出しすぎると、電子装置１０が厚くなってしまう。
枠材１２の端面の平面形状（外環形状）は、図１においては円環状（第１貫通孔１２ａの平面形状は円形）に図示してあるが、これに限定されず、種々の形状を採用することができる。例えば、枠材１２の端面の平面形状は、楕円形状、多角形状であってもよい。また、第１貫通孔１２ａの形状（内環形状）も、円形に限定されることなく、種々の形状を採用することができ、例えば、楕円形、多角形等であってもよい。
枠材１２は、例えば、樹脂から形成することができる。枠材１２の材料を樹脂とする場合、枠材１２は、アクリル系樹脂等の光硬化性樹脂を含有するものであってもよいし、エポキシ系樹脂等の熱硬化性樹脂を含有するものであってもよい。枠材１２の動的粘弾性は、硬化した状態、２５℃において、２ＧＰａ以上６ＧＰａ以下の範囲であると好ましい。また、枠材１２の動的粘弾性は、硬化した状態、２００℃において、１ＭＰａ以上５０ＭＰａ以下の範囲であると好ましい。枠材１２の動的粘弾性がこの範囲にあれば、電子装置１０を実装する際のリフロー工程や環境試験等において、温度変化に応じて一定程度の弾性変化が可能であり、熱応力を緩和することができる。なお、枠材１２の動的粘弾性は、ＪＩＳＫ７２４４−４に準拠して測定する。
電子装置１０は、封止樹脂１６をさらに備える。封止樹脂１６は、電子素子１１を保護するため、電子素子１１を覆うように電子素子１１が実装された基板１３面側を封止している。封止樹脂１６としては、例えば、エポキシ系樹脂を使用することができる。
電子装置１０は、枠材１２及び基板１３上に、機能部１１ａを保護するための保護膜（不図示）をさらに備えてもよい。保護膜としては、リフロー工程における加熱温度以上の耐熱性を有し、剥離可能な材料を用いると好ましい。
次に、本発明の第１実施形態に係る電子装置の製造方法について説明する。ここでは、機能部として受光部を有する半導体素子を実装した半導体装置を例にして説明する。図３及び図４に、本発明の電子装置の製造方法を説明するための概略工程図を示す。
まず、電子素子として複数の半導体素子が形成されたウエハ１１Ａを準備する（図３（ａ））。ウエハ１１Ａの各半導体素子の表面には、受光部１１ａが露出している。なお、図３（ａ）においては、２つの半導体素子を図示しているが、半導体素子の数は、２つに限定されず、１つであってもよいし、３つ以上であってもよい。
次に、ウエハ１１Ａ上に、枠材前駆膜１２Ａを形成する（図３（ｂ））。枠材１２を樹脂で形成する場合、枠材前駆膜１２Ａとしては、フィルム状樹脂又は液状樹脂を使用することができる。この場合、均一な厚みを有するフィルム状樹脂を使用するとより好ましい。樹脂フィルムを使用すると、液状樹脂に比べて、ウエハ１１Ａ全体に均一な、かつ０．０３ｍｍ以上の膜厚を形成することが容易となる。枠材の高さを例えば０．１ｍｍにする場合には、膜厚０．１ｍｍの枠材前駆膜１２Ａを使用する。
次に、マスク１８を用いて、枠材前駆膜１２Ａを露光し、パターニングする（図３（ｃ））。このとき、枠材１２の第１貫通孔１２ａが、受光部１１ａの少なくとも一部、より好ましくは受光部１１ａ全体を露出するように、枠材前駆膜１２Ａをパターニングする。次に、枠材前駆膜１２Ａを現像処理し、枠材１２となる部分以外の部分（露光させた部分）を除去する。すなわち、各受光部１１ａを取り囲むように枠材前駆膜１２Ａを枠材１２の形状に成形する。次に、枠材前駆膜１２Ａを熱処理して硬化させ、枠材１２を形成する（図３（ｄ））（図３（ｂ）〜（ｄ）；枠材形成工程）。この熱処理により、枠材１２と半導体素子（ウエハ１１Ａ）とは強固に接合する。また、この熱処理による枠材１２の大きな形状変化はない。
この方法によれば、複数の半導体素子１１対する各枠材１２を一括して作製することができ、生産効率を高めることができる。
次に、ウエハ１１Ａ上に、基板１３にフリップチップ実装するための導電材１４を形成する（図３（ｅ））。本発明においては、枠材１２の存在を考慮することなく、すなわち、特に高さ精度を高めることなく、バンプを形成することができる。
次に、ウエハ１１Ａを個々の半導体素子毎に切削し、枠材１２を有する半導体素子１１を形成する（図３（ｆ））。
次に、複数の基板１３を有する基板前駆体１３Ａを準備する。基板前駆体１３Ａの各基板１３には第２貫通孔１３ａが形成されている。次に、基板前駆体１３Ａに、各半導体素子１１をフリップチップ実装する（図４（ｇ）；実装工程）。このとき、基板１３の第２貫通孔１３ａが受光部１１ａ及び枠材１２の第１貫通孔１２ａと対向するようにすると共に、各枠材１２が第２貫通孔１３ａに挿入されるようにする。
本発明によれば、枠材１２が基板１３に当接しないので、実装工程において、枠材１２から半導体素子１１への不要な応力を防止することができる。また、枠材１２による押圧を考慮した荷重制御が不要となるので、実装の効率性を低下させることはない。
次に、基板前駆体１３Ａと半導体素子１１との接続を補強するため、導電材１４の周囲にアンダーフィル樹脂１５を形成する（図４（ｈ））。アンダーフィル樹脂１５を充填する際、枠材１２によって、アンダーフィル樹脂１５が受光部１１ａ上へ流動することが防止される。
次に、封止樹脂１６によって、複数の半導体素子１１を一括して封止する（図４（ｉ））。このとき、基板前駆体１３Ａと半導体素子１１との間にはアンダーフィル樹脂１５が充填され、また、受光部１１ａは枠材１２によって囲まれているので、受光部１１ａは封止樹脂１６によって覆われることはない。
次に、半導体素子１１毎に基板前駆体１３Ａ及び封止樹脂１６を分割して、電子装置（半導体装置）１０が製造される。
また、必要に応じて、枠材１２及び基板１３の上面を覆う保護膜（不図示）を形成してもよい
次に、本発明の第２実施形態に係る電子装置について説明する。図５に、本発明の第２実施形態に係る電子装置の概略断面図を示す。なお、図５において、第１実施形態と同じ要素には同じ符号を付してある。
第１実施形態に係る電子装置１０おいては、封止樹脂２６は、電子素子１１を全体的に覆っていたが、第２実施形態に係る電子装置２０においては、封止樹脂２６は、電子素子１１における機能部１１ａが形成された面（以下「第１面」という）とは反対側の面（以下「第２面」という）を露出させるように形成されている。第２実施形態に係る電子装置２０におけるそれ以外の形態は、第１実施形態と同様である。
次に、第２実施形態に係る電子装置２０の製造方法について説明する。図６に、第２実施形態に係る電子装置２０の製造方法を説明するための概略断面図を示す。図３及び図４に示す第１実施形態に係る電子装置１０の製造方法と異なる点は、図４（ｉ）に示す樹脂封止工程である。図４（ｈ）に示すアンダーフィル樹脂形成工程の後、図６に示すように、電子素子１１の第２面上に、緩衝シート２１を配置する。この状態で、第１及び第２封止用金型２２ａ，２２ｂを上下にセットし、封止樹脂２６を形成する。これにより、電子素子１１の第２面を覆うことなく封止樹脂２６を形成することができる。緩衝シート２１は、電子素子１１と封止用金型２２との間に介在され、電子素子１１の第２面への封止樹脂２６の浸入及び封止用金型２２による電子素子１１へのダメージを防止する。緩衝シート２１としては、展延性があり、かつ柔軟な樹脂製シートを用いることができ、例えば、リリースフィルムと呼ばれる離型シートを用いることができる。
第２実施形態に係る電子装置２０の製造方法における上記以外の方法は、第１実施形態に係る方法と同様である。
本実施形態によれば、電子素子の放熱性を高めることができ、電子素子の誤動作を防止することができる。
次に、本発明の第３実施形態に係る電子装置について説明する。図７に、本発明の第３実施形態に係る電子装置の概略断面図を示す。なお、図７において、第１実施形態と同じ要素には同じ符号を付してある。
第３実施形態に係る電子装置３０は、第１実施形態及び第２実施形態と異なり、封止樹脂を有していない。第３実施形態に係る電子装置３０におけるそれ以外の形態は、第１実施形態と同様である。
第３実施形態に係る電子装置３０の製造方法は、図４（ｉ）に示す樹脂封止工程を実施しない以外は、第１実施形態に係る電子装置と同様の方法である。
本実施形態によれば、電子素子の放熱性を高めることができ、電子素子の誤動作を防止することができる。
次に、本発明の第４実施形態に係る電子装置について説明する。図８に、本発明の第４実施形態に係る電子装置の概略断面図を示す。なお、図８において、第１実施形態と同じ要素には同じ符号を付してある。
第４実施形態に係る電子装置４０は、第１〜第３実施形態と異なり、アンダーフィル樹脂を有していない。その代わりに、電子素子１１と基板１３の間及び枠材１２と基板１３との間は、電子素子１１の周囲と共に封止樹脂４６で封止されている。
枠材１２の上面（基板１３側端面）１２ｂは、基板１３の上面（露出面）１３ｂよりも突出していると好ましい。例えば、枠材１２の上面１２ｂは、基板１３の上面１３ｂよりも０．０５ｍｍ以上突出していると好ましい。枠材１２の上面１２ｂが基板１３の上面１３ｂよりも突出していることにより、樹脂封止の際に封止樹脂４６が枠材１２の第１貫通孔１２ａ内に流入することを防止することができる。
第４実施形態に係る電子装置４０におけるそれ以外の形態は、第１実施形態と同様である。
本実施形態によれば、温度変化により各要素が膨張・収縮しても、枠材１２と基板１３との間の封止樹脂４６が、それによって生ずる応力を緩和することができる。これにより、電子装置４０の信頼性を高めることができる。
次に、第４実施形態に係る電子装置４０の製造方法について説明する。第４実施形態に係る電子装置４０の製造方法は、図４（ｈ）に示すアンダーフィル樹脂形成工程を含んでいない。その代わりに、樹脂封止工程において、電子素子１１と基板１３の間にも封止樹脂４６を充填するようにする。図９に、第４実施形態に係る電子装置４０の製造方法を説明するための概略断面図を示す。図４（ｇ）に示す実装工程の後、図９に示すように、電子素子１１の第２面上に第１緩衝シート４１ａを配置すると共に、基板１３の上面（露出面）１３ｂにも第２緩衝シート４１ｂを配置する。第１及び第２緩衝シート４１ａ，４１ｂは、第２実施形態における緩衝シートと同様のものである。この状態で、第１及び第２緩衝シート４１ａ，４１ｂを介して、第１及び第２封止用金型４２ａ，４２ｂを上下にセットし、封止樹脂４６を形成する。このとき、枠材１２の上面１２ｂを第２緩衝シート４１ｂにめり込ませる又は枠材１２の上面１２ｂで第２緩衝シート４１ｂを潰すように型締めすると好ましい。これにより、枠材１２の第１貫通孔１２ａ内に封止樹脂４６が流入することを防止することができる。また、枠材１２の高さも均一に形成されることによっても、第１貫通孔１２ａ内への封止樹脂４６の流入が防止されている。なお、このような型締めしても、第２緩衝シート４１ｂが弾性変形するので、電子素子１１に掛かる局所的圧力は低減される。また、枠材１２が樹脂で形成されている場合には、枠材１２の弾性変形によっても電子素子１１に掛かる局所的圧力を低減することができる。
第４実施形態に係る電子装置４０の製造方法における上記以外の方法は、第１実施形態に係る方法と同様である。
本発明の電子装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
本発明は、例えば、機能部が受光部である電子装置に好適に適用することができる。このような電子装置としては、例えば、ＤＶＤプレーヤ、デジタルビデオカメラ、デジタルスチルカメラに使用可能なものが挙げられる。
１０，２０，３０，４０ 電子装置
１１ 電子素子
１１ａ 機能部
１１Ａ ウエハ
１２ 枠材
１２ａ 第１貫通孔
１２ｂ 上面
１２Ａ 枠材前駆膜
１３ 基板
１３ａ 第２貫通孔
１３ｂ 上面
１３Ａ 基板前駆体
１４ 導電材（バンプ）
１５ アンダーフィル樹脂
１６，２６，４６ 封止樹脂
１８ マスク
２１ 緩衝シート
２２ａ，２２ｂ，４２ａ，４２ｂ 第１及び第２封止用金型
４１ａ，４１ｂ 第１及び第２緩衝シート

Claims (8)

  1. 第１面に露出した機能部を有する電子素子と、
    第１貫通孔を有する枠材と、
    第２貫通孔を有する基板と、を備え、
    前記枠材は、前記第１貫通孔が前記機能部の少なくとも一部と対向するように、前記電子素子の前記第１面上に配され、
    前記電子素子は、前記機能部の少なくとも一部が前記第２貫通孔と対向するように、前記基板に実装され、
    前記枠材は、前記基板に当接していないことを特徴とする電子装置。
  2. 前記枠材は、前記基板の前記第２貫通孔に挿入されていることを特徴とする請求項１に記載の電子装置。
  3. 前記枠材の外面と、前記基板の前記第２貫通孔の内面との間には間隙が形成されていることを特徴とする請求項２に記載の電子装置。
  4. 前記枠材の高さは、０．０３ｍｍ以上であることを特徴とする請求項１〜３のいずれか一項に記載の電子装置。
  5. 前記枠材は、樹脂で形成されていることを特徴とする請求項１〜４のいずれか一項に記載の電子装置。
  6. 第１面に露出した機能部を有する電子素子の前記第１面上に、前記機能部の少なくとも一部を取り囲むように、枠材を形成する枠材形成工程と、
    貫通孔を有する基板に、前記貫通孔と前記機能部の少なくとも一部とが対向するように、前記電子素子を実装する実装工程と、を含むことを特徴とする電子装置の製造方法。
  7. 前記実装工程において、前記枠材を前記貫通孔に挿入するように、前記電子素子を前記基板に実装することを特徴とする請求項６に記載の電子装置の製造方法。
  8. 前記枠材形成工程は、
    前記電子素子の前記第１面上に、枠材前駆膜を形成する工程と、
    前記機能部の少なくとも一部が露出するように前記枠材前駆膜を成形する工程と、を含むことを特徴とする請求項６又は７に記載の電子装置の製造方法。
JP2009245655A 2009-10-26 2009-10-26 電子装置及びその製造方法 Withdrawn JP2011091328A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009245655A JP2011091328A (ja) 2009-10-26 2009-10-26 電子装置及びその製造方法
US12/911,574 US8169793B2 (en) 2009-10-26 2010-10-25 Electronic device and fabrication method thereof
CN2010105245242A CN102054794A (zh) 2009-10-26 2010-10-26 电子装置及其制造方法
US13/431,305 US20120180311A1 (en) 2009-10-26 2012-03-27 Electronic device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009245655A JP2011091328A (ja) 2009-10-26 2009-10-26 電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011091328A true JP2011091328A (ja) 2011-05-06

Family

ID=43898286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009245655A Withdrawn JP2011091328A (ja) 2009-10-26 2009-10-26 電子装置及びその製造方法

Country Status (3)

Country Link
US (2) US8169793B2 (ja)
JP (1) JP2011091328A (ja)
CN (1) CN102054794A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501358B (zh) * 2011-04-08 2015-09-21 Unimicron Technology Crop 載板及其製作方法
JP2016161743A (ja) * 2015-03-02 2016-09-05 ソニー株式会社 表示装置および撮像装置
TWI698968B (zh) * 2016-07-04 2020-07-11 大陸商蘇州晶方半導體科技股份有限公司 封裝結構以及封裝方法
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748658A (en) * 1993-10-22 1998-05-05 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and optical pickup head
JP2003068939A (ja) 2001-08-29 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7583309B2 (en) * 2002-06-28 2009-09-01 Kyocera Coproration Imaging device package camera module and camera module producing method
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
JP2006276463A (ja) * 2005-03-29 2006-10-12 Sharp Corp 光学装置用モジュール及び光学装置用モジュールの製造方法
KR100766502B1 (ko) * 2006-11-09 2007-10-15 삼성전자주식회사 반도체 소자 패키지
JP4932852B2 (ja) * 2007-06-06 2012-05-16 株式会社フジクラ 色素増感太陽電池モジュールおよびその製造方法
US7911018B2 (en) * 2007-10-30 2011-03-22 Panasonic Corporation Optical device and method of manufacturing the same

Also Published As

Publication number Publication date
US8169793B2 (en) 2012-05-01
CN102054794A (zh) 2011-05-11
US20110096515A1 (en) 2011-04-28
US20120180311A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
JP5746919B2 (ja) 半導体パッケージ
TWI325635B (en) Optoelectronic device chip and fabrications thereof
JPWO2009001564A1 (ja) 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
JP2007227550A (ja) 半導体装置及びその製造方法
JP2012109437A (ja) 半導体装置及びその製造方法
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
JP2013239660A (ja) 半導体装置及びその製造方法
JP2008226876A (ja) 半導体装置
JP2011091328A (ja) 電子装置及びその製造方法
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP6091296B2 (ja) 撮像装置、撮像装置の製造方法及び撮像モジュール
JP2011018747A (ja) 撮像ユニット
JP2010135523A (ja) 電子装置および電子装置の製造方法
JP2017139258A (ja) 撮像素子パッケージ及び撮像装置
JP2011066091A (ja) 撮像ユニット
JP2007305846A (ja) 半導体装置
JP2013175861A (ja) 基板モジュールおよびその製造方法
JP2011066093A (ja) 撮像ユニット
JP5397037B2 (ja) 固体撮像装置
JP2017060145A (ja) カメラモジュール及びその製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP2011108892A (ja) パッケージ構造
JP2010212724A (ja) 半導体装置
JP2014179470A (ja) 撮像センサのパッケージ構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120719

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121211