JP2011108892A - パッケージ構造 - Google Patents

パッケージ構造 Download PDF

Info

Publication number
JP2011108892A
JP2011108892A JP2009263277A JP2009263277A JP2011108892A JP 2011108892 A JP2011108892 A JP 2011108892A JP 2009263277 A JP2009263277 A JP 2009263277A JP 2009263277 A JP2009263277 A JP 2009263277A JP 2011108892 A JP2011108892 A JP 2011108892A
Authority
JP
Japan
Prior art keywords
substrate
frame
package structure
bridging
shaped member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009263277A
Other languages
English (en)
Inventor
Tomohisa Sekiguchi
智久 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009263277A priority Critical patent/JP2011108892A/ja
Publication of JP2011108892A publication Critical patent/JP2011108892A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板配線の断線を防ぎつつ、パッケージ構造の高温時の反りを低減する。
【解決手段】パッケージ構造100は、基板102の一面に搭載された電子部品150と、電子部品150の四方を囲むとともに、基板102の外縁に沿うように形成された枠状部材110と、封止樹脂とを含む。ここで、枠状部材110は、封止樹脂よりもヤング率が大きい材料により構成され、また、枠状部材110は、基板102の四隅に配置されるとともに複数の角部で基板102の一面に固定された複数の支持部材112と、支持部材112を基板102の一の角部から基板102の外縁に沿って他の角部まで橋かけする橋かけ部材114とを含み、橋かけ部材114が設けられた基板102の少なくとも一の辺において、枠状部材110と基板102との間に、支持部材112の厚さ以上の隙間が形成されている。
【選択図】図1

Description

本発明は、パッケージ構造に関し、とくに、電子部品を含むパッケージ構造に関する。
従来、パッケージ基板上に半導体チップ等の電子部品が搭載され、電子部品が封止樹脂で封止されたパッケージ構造を、プリント基板に搭載したり、プリント基板との接続端子である半田ボールをパッケージ構造に搭載するときに、たとえば半田融点付近の高温において、封止樹脂の膨張率がパッケージ基板の膨張率よりも大きくなり、パッケージが反ってしまうことがある。このような反りが生じると、半田ボールの高さが揃わなくなり、プリント基板との接続不良が発生するという問題があった。
特許文献1(特開2003−92376号公報)には、半導体チップの外側方のモールド樹脂に鉄製の補強材を埋設した半導体装置が記載されている。ここで、モールド樹脂を途中まで形成して補強材を埋め込んだ後、さらにモールド樹脂を加えることにより補強材が埋め込まれている。これにより、モールド樹脂の機械的強度が強化されるため、熱によるモールド樹脂の膨張及び収縮に対する抵抗力が大きくなり、これによって部材の反りを効果的に抑えることができる、半導体装置をマザー基板に実装する際のリフロー加熱時にも、各部材の熱膨張係数の差による反りが抑制され、実装の接合信頼性を向上させることができる、とされている。
また、特許文献2(特開2004−6596号公報)には、複数のベアチップ等の電子部品チップを基板上に実装し、各電子部品チップの周囲、もしくは電子部品チップ全部を囲むダム枠を設けて液状の封止剤樹脂組成物をキャスティングし、封止剤樹脂組成物の硬化後に裁断して個々の電子部品チップを含むモジュールを得る方法において、封止剤樹脂の硬化収縮等による基板の反りを発生しないダム枠材、並びに該ダム枠材を使用した電子部品モジュールの製造方法が記載されている。
特開2003−92376号公報 特開2004−6596号公報
しかし、たとえば特許文献1に記載された構成では、封止樹脂を二度にわけて形成しており、手順が複雑になるという問題がある。また、補強材が封止樹脂中に埋め込まれて封止樹脂中に浮いた状態となっており、補強機能が充分でない可能性がある。また、特許文献2に記載された構成では、ダム枠材の全面が接着剤で基板に貼り付けられており、ダム枠材の取り付けの影響により、パッケージ基板の配線の断線が生じ得るという問題がある。
本発明によれば、
基板と、
前記基板の一面に搭載された電子部品と、
前記基板の一面において、前記電子部品の四方を囲むとともに、前記基板の外縁に沿うように形成された枠状部材と、
前記基板の一面において、前記電子部品および前記枠状部材を封止する封止樹脂と、
を含み、
前記枠状部材は、前記封止樹脂よりもヤング率が大きい材料により構成され、
前記枠状部材は、前記基板の四隅に配置されるとともに複数の角部で前記基板の一面に固定された複数の支持部と、前記複数の支持部を前記基板の一の角部から当該基板の外縁に沿って他の角部まで橋かけする橋かけ部と、を含み、
前記橋かけ部が設けられた前記基板の少なくとも一の辺において、前記枠状部材と前記基板との間に、前記支持部の厚さ以上の隙間が形成されているパッケージ構造が提供される。
この構成によれば、枠状部材は、基板の複数の角部で接着剤で接着されるため、枠状部材をしっかりと基板に固定することができる。また、反り挙動の大きい角部で枠状部材を基板と接着させることにより、効果的に反りを低減することができる。このような枠状部材を設けることにより、高温時においても、パッケージ構造の曲げに対する剛性を高めることができる。これにより、たとえばパッケージ構造をマザーボードに搭載したり、パッケージ構造に半田ボールを搭載する際等の高温時においても、パッケージ構造の反りを抑制することができ、プリント基板への実装を良好に行うことができる。さらに、角部以外の領域、すなわち基板の辺方向では、枠状部材と基板との間に隙間が設けられており、枠状部材と基板とが接触しない構成となっている。そのため、枠状部材の影響による基板の配線の断線を防ぐこともできる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、基板配線の断線を防ぎつつ、パッケージ構造の高温時の反りを低減することができる。
本発明の実施の形態におけるパッケージ構造の構成の一例を示す平面図である。 図1(a)の断面図である。 本発明の実施の形態におけるパッケージ構造の構成の他の例を示す平面図である。 図3(a)の断面図である。 本発明の実施の形態におけるパッケージ構造の構成の他の例を示す平面図である。 図5(a)のC−C’断面図である。 図5(a)に示したパッケージ構造の変形例を示す平面図である。 本発明の実施の形態におけるパッケージ構造の効果を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態におけるパッケージ構造の構成の一例を示す平面図である。図2(a)は、図1(a)のA1−A1’断面図である。図2(b)は、図1(a)のA2−A2’断面図である。
パッケージ構造100は、平面視で矩形状の基板102と、基板102の一面に搭載された電子部品150と、基板102の一面において、電子部品150の四方を囲むように形成された枠状部材110と、基板102の一面において、電子部品150および枠状部材110を封止する封止樹脂130と、基板102の一面と反対側の面に形成された半田ボール152とを含む。なお、図1では、封止樹脂130は記載を省略している。
基板102は、多層配線基板等のパッケージ基板とすることができる。ここで、基板102は、電子部品150が搭載される表面に、たとえば電子部品150等と電気的に接続するための配線や端子(不図示)が形成された構成とすることができる。電子部品150は、たとえば半導体チップ等の半導体部品や、受動部品等とすることができる。ここでは、電子部品150が半導体チップで、ボンディングワイヤ151を介して基板102の配線や端子(不図示)と電気的に接続されている例を示す。
枠状部材110は、高温時において、パッケージ構造100の反りを低減させるための補強材として機能するように設けられる。枠状部材110は、基板102の角部において基板102の一面に固定された複数の支持部材112(支持部)と、支持部材112上に形成され、複数の支持部材112を橋かけする橋かけ部材114(橋かけ部)とを含む。ここで、支持部材112は、接着剤132を介して基板102の一面に接着して設けられている。また、各橋かけ部材114は、両端で支持部材112に固定されている。橋かけ部材114の両端も、それぞれ接着剤134を介して支持部材112に接着されている。
本実施の形態において、枠状部材110は、その上面の高さが、電子部品150と基板102の配線や端子(不図示)とを電気的に接続するボンディングワイヤ151の頂点の高さ以下となるようにすることができる。これにより、枠状部材110を設けても、パッケージ構造100のパッケージ厚さが厚くならないようにすることができ、サイズの増加を防ぐことができる。ここで、接着剤132、接着剤134の厚さは、たとえば20〜60μm程度とすることができる。接着剤132および接着剤134としては、たとえばペースト材やフィルム材を用いることができる。支持部材112および橋かけ部材114の厚さは、パッケージ構造100のトータル厚が増加しないように、枠状部材110の上面の高さが、ボンディングワイヤ151の頂点の高さ以下となるようにすることができる。とくに限定されないが、支持部材112および橋かけ部材114の厚さは、たとえば(基板102の一面からのボンディングワイヤ151の頂点の高さ−(接着剤132の厚さ+接着剤134の厚さ))/2とすることができる。たとえば、基板102の一面からのボンディングワイヤ151の頂点の高さが300μm、接着剤132と接着剤134とがそれぞれ厚さ40μmとした場合に、支持部材112および橋かけ部材114の厚さはそれぞれ110μm程度とすることができる。
本実施の形態において、支持部材112および橋かけ部材114は、たとえばパッケージ構造100をマザーボードに搭載したり、パッケージ構造100に半田ボール152を搭載する際等の高温時において、封止樹脂130よりもヤング率が大きい材料により構成することができる。ここで、このような温度は、リフロー温度(220℃〜260℃)とすることができる。これにより、高温時に封止樹脂130からの曲げの影響を受けても、封止樹脂130よりも剛性が高い枠状部材110が補強材として機能し、その補強材が、反りの変位の大きい4隅をおさえることで、パッケージ構造100の反りを低減することができる。
また、支持部材112および橋かけ部材114は封止樹脂130よりも、封止樹脂130のガラス転移温度(Tg)以上(たとえばリフロー温度)での熱膨張係数が低い材料により構成することができる。これにより、枠状部材110が封止樹脂130の熱膨張を抑え、基板102への曲げの影響を下げることができ、パッケージ構造100の反りを低減することができる。
以上の条件を満たす材料として、支持部材112および橋かけ部材114は、たとえばシリコンにより構成することができる。支持部材112や橋かけ部材114をシリコンにより構成することにより、半導体チップ等の電子部品150と同様の材料とすることができ、取り扱いを容易とすることもできる。また、他の例として、支持部材112および橋かけ部材114は、たとえば銅等の金属材料により構成することもできる。また、支持部材112および橋かけ部材114の表面にニッケル等のめっきやエポキシ樹脂等の有機材料の塗膜を施した構成とすることもできる。枠状部材110を構成する支持部材112および橋かけ部材114は、同じ材料により構成することもでき、異なる材料により構成することもできる。なお、支持部材112および橋かけ部材114の形状は本発明の目的を逸脱しない範囲で様々な形状とすることができる。支持部材112および橋かけ部材114は、素材をプレスによる切断、打ち抜き、およびダイシング等することにより加工することができる。
図1(b)は、基板102上に支持部材112のみが搭載され、まだ橋かけ部材114が搭載されていない状態を示す平面図である。本実施の形態において、枠状部材110は、4つの支持部材112を含み、これらは基板102の四隅に設けられている。枠状部材110は、接着剤132を介して基板102に接着されている。
また、図1(a)に示すように、枠状部材110は、4つの橋かけ部材114を含み、これらは、基板102の外縁に沿って、それぞれ2つの支持部材112を橋かけするように設けられている。各橋かけ部材114は、接着剤134を介して支持部材112に接着された構成とすることができる。ここで、橋かけ部材114は、基板102の角部において、接着剤134を介して支持部材112に接着された構成となっている。
また、図2(a)および図2(b)に示すように、橋かけ部材114が支持部材112と重なっていない箇所では、橋かけ部材114と基板102との間には、少なくとも支持部材112の厚さ以上の厚さ、ここでは接着剤132の厚さ、支持部材112の厚さ、および接着剤134の厚さの合計に対応する厚さの隙間が形成されている。このような構成とすることにより、基板102と橋かけ部材114とが接触しない構成とすることができ、枠状部材110の影響による基板102の配線の断線を防ぐことができる。なお、橋かけ部材114と基板102との間の隙間には、封止樹脂130が封入された構成とすることができる。
また、本実施の形態において、パッケージ構造100は、以下の手順で製造することができる。
まず、基板102上に、電子部品150を搭載(チップマウント)する。本実施の形態において、電子部品150を基板102上に搭載する工程において、枠状部材110も同時に基板102上に搭載することができる。具体的には、基板102の四隅に接着剤132を介して支持部材112を接着した後、支持部材112上に接着剤134を介して橋かけ部材114を橋かけする。この後、電子部品150および枠状部材110を封止樹脂130で封止する。さらにその後、基板102の電子部品150が搭載された面とは反対側の面に、半田ボール152を形成する。なお、半田ボール152を形成する際に、パッケージ構造100が高温とされるが、本実施の形態において、枠状部材110が設けられているので、パッケージ構造100の反りを低減することができる。また、基板102の四隅の接着剤132の塗布領域を配線敷設禁止領域とすることで、枠状部材110の影響による基板配線の断線を防ぐこともできる。
次に、本実施の形態におけるパッケージ構造100の他の例を説明する。
図3は、本実施の形態におけるパッケージ構造100の構成の他の例を示す平面図である。図4(a)は、図3(a)のB1−B1’断面図である。図4(b)は、図3(a)のB2−B2’断面図である。図4(c)は、図3(a)のB3−B3’断面図である。
本例では、枠状部材110の構成が、図1および図2に示したものと異なる。ここで、枠状部材110は、支持部材116と橋かけ部材118とを含む。本例では、支持部材116と橋かけ部材118とが同様の構成を有する。すなわち、支持部材116も、基板102の辺方向に延在する形状となっている。
図3(b)は、基板102上に支持部材116のみが搭載され、まだ橋かけ部材118が搭載されていない状態を示す平面図である。本実施の形態において、枠状部材110は、2つの支持部材116を含み、これらは基板102の互いに対向する辺に沿って設けられている。ここで、支持部材116は、それぞれ、基板102の角部でのみ基板102の一面に固定された構成とすることができる。支持部材116は、接着剤132を介して基板102の一面と接着されている。
また、図3(a)に示すように、枠状部材110は、2つの橋かけ部材118を含み、これらは、基板102の外縁に沿って、それぞれ2つの支持部材116の一端側と他端側とを橋かけするように設けられている。各橋かけ部材118は、接着剤134を介して支持部材116に接着して固定された構成とすることができる。ここで、橋かけ部材118は、基板102の角部において、接着剤134を介して支持部材116に接着された構成となっている。
また、図4(a)および図4(c)に示すように、橋かけ部材118が支持部材116と重なっていない箇所では、橋かけ部材118と基板102との間には、接着剤132の厚さ、支持部材116の厚さ、および接着剤134の厚さの合計に対応する高さの隙間が形成されている。このような構成とすることにより、基板102と枠状部材110とが接触しない構成とすることができ、枠状部材110の影響による基板102の配線の断線を防ぐことができる。なお、橋かけ部材118と基板102との間の隙間には、封止樹脂130が封入された構成とすることができる。
また、図4(b)に示すように、支持部材116が接着剤132と重なっていない箇所では、支持部材116と基板102との間には、接着剤132の厚さに対応する高さの隙間が形成されている。このような構成によっても、枠状部材110の影響による基板102の配線の断線を防ぐことができる。なお、支持部材116と基板102との間の隙間には、封止樹脂130が封入された構成とすることができる。
ただし、本例においては、支持部材116の全面において、基板102との間に接着剤132が設けられた構成としてもよい。このような構成としても、橋かけ部材118が形成された辺において、基板102と枠状部材110との間に隙間があるので、基板102の配線が橋かけ部材118との間の領域を通過するような配置とすることにより、基板102の配線の断線の問題を防ぐことができる。
また、本例でも、支持部材116と橋かけ部材118とは、支持部材112と橋かけ部材114と同様の材料により構成することができる。また、支持部材116と橋かけ部材118との高さも、支持部材112と橋かけ部材114と同様とすることができる。
図5は、本実施の形態におけるパッケージ構造100の構成の他の例を示す平面図である。図6は、図5(a)のC−C’断面図である。
本例では、枠状部材110の構成が、図1および図2に示したものと異なる。ここで、枠状部材110は、支持部材120と枠状橋かけ部材122とを含む。本例では、枠状橋かけ部材122は、基板102の外縁の各辺に沿うような枠状に形成されている。
図5(b)は、基板102上に支持部材120のみが搭載され、まだ枠状橋かけ部材122が搭載されていない状態を示す平面図である。本実施の形態において、枠状部材110は、4つの支持部材120を含み、これらは基板102の四隅に設けられている。支持部材120は、接着剤132を介して基板102に接着して固定されている。
また、図5(a)に示すように、枠状橋かけ部材122は、基板102の外縁に沿って、4つの支持部材120を橋かけするように設けられている。枠状橋かけ部材122は、接着剤134を介して支持部材112に接着された構成とすることができる。ここで、枠状橋かけ部材122は、基板102の角部において、接着剤134を介して支持部材120に接着して固定された構成となっている。
また、図6に示すように、枠状橋かけ部材122が支持部材120と重なっていない箇所では、枠状橋かけ部材122と基板102との間には、接着剤132の厚さ、支持部材120の厚さ、および接着剤134の厚さの合計に対応する高さの隙間が形成されている。このような構成とすることにより、基板102と枠状橋かけ部材122とが接触しない構成とすることができ、枠状部材110の影響による基板102の配線の断線を防ぐことができる。なお、枠状橋かけ部材122と基板102との間の隙間には、封止樹脂130が封入された構成とすることができる。
また、本例でも、支持部材120と枠状橋かけ部材122とは、支持部材112と橋かけ部材114と同様の材料により構成することができる。また、支持部材120と枠状橋かけ部材122との高さも、支持部材112と橋かけ部材114と同様とすることができる。
図7は、図5(a)に示したパッケージ構造の変形例を示す平面図である。
図5(a)では、枠状橋かけ部材122を示したが、枠状橋かけ部材122は、一体形成されたものではなく、複数(ここでは4つ)の橋かけ部材122aにより構成されてもよい。
次に、本実施の形態におけるパッケージ構造100の効果を説明する。
図8は、本実施の形態におけるパッケージ構造100の効果を説明するための図である。ここでは、以下の条件でパッケージ構造を製造し、20℃〜240℃における各パッケージ構造の反り挙動をシミュレーションで解析した。ここでは、支持部材と橋かけ部材とをシリコンにより構成した場合の解析結果を示す。
(a)図3および図4に示した構成の枠状部材110を設けたパッケージ構造100
(b)図5および図6に示した構成の枠状部材110を設けたパッケージ構造100
(c)枠状部材110を設けていないパッケージ構造
図8に示すように、240℃において、(c)の枠状部材110を設けていない構成の反りを100%とした場合に、枠状部材110を設けることにより、(a)では反りを57.2%、(b)では反りを42.1%に低減できることが明らかになった。
本実施の形態において、枠状部材110は、基板102の複数の角部で接着剤132および接着剤134で接着して固定されている。とくに、以上で説明した例では、枠状部材110は、基板102の四隅で接着剤132および接着剤134で接着して固定されている。そのため、枠状部材110をしっかりと基板102に固定することができる。また、反り挙動の大きい角部で枠状部材110を基板102と接着させることにより、効果的に反りを低減することができる。このような枠状部材110を設けることにより、高温時においても、パッケージ構造100の曲げに対する剛性を高めることができる。これにより、たとえばパッケージ構造100をマザーボードに搭載したり、パッケージ構造100に半田ボール152を搭載する際等の高温時においても、パッケージ構造100の反りを抑制することができ、プリント基板への実装を良好に行うことができる。
さらに、角部以外の領域、すなわち基板102の辺方向では、枠状部材110と基板102との間に、少なくとも支持部材の厚さ以上の隙間が設けられており、枠状部材110と基板102とが接触しない構成となっている。そのため、枠状部材110の影響による基板102の配線の断線を防ぐこともできる。さらに、基板102の辺方向で、枠状部材110と基板102とが接触しない構成とすることにより、基板配線への応力を緩和することができ、柔軟性を高めることもできる。
また、本実施の形態において、枠状部材110は、半導体チップ等の電子部品150を基板102上に搭載(チップマウント)する工程において、同時に基板102上に搭載することができる。これにより、枠状部材110を設けるための追加の工程も必要がなく、簡易な手順で形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上では、枠状部材110が枠状部材と橋かけ部材等、複数の部材を接着剤で接着して固定した構成を示したが、このような構成を一体形成してもよい。なお、この場合も、枠状部材110は、複数以上の角部、好ましくは四隅で基板102に接着剤を介して接着して固定された構成とすることができる。ここで、枠状部材110を一体形成した場合は、枠状部材110を基板102の四隅全部で接着剤で固定しなくても、たとえば対角関係にある2対の角部でのみ接着剤で固定することによっても、枠状部材110の補強材としての機能を効果的に発揮させることができる。
100 パッケージ構造
102 基板
110 枠状部材
112 支持部材
114 橋かけ部材
116 支持部材
118 橋かけ部材
120 支持部材
122 枠状橋かけ部材
122a 橋かけ部材
130 封止樹脂
132 接着剤
134 接着剤
150 電子部品
151 ボンディングワイヤ
152 半田ボール

Claims (8)

  1. 基板と、
    前記基板の一面に搭載された電子部品と、
    前記基板の一面において、前記電子部品の四方を囲むとともに、前記基板の外縁に沿うように形成された枠状部材と、
    前記基板の一面において、前記電子部品および前記枠状部材を封止する封止樹脂と、
    を含み、
    前記枠状部材は、前記封止樹脂よりもヤング率が大きい材料により構成され、
    前記枠状部材は、前記基板の四隅に配置されるとともに複数の角部で前記基板の一面に固定された複数の支持部と、前記複数の支持部を前記基板の一の角部から当該基板の外縁に沿って他の角部まで橋かけする橋かけ部と、を含み、
    前記橋かけ部が設けられた前記基板の少なくとも一の辺において、前記枠状部材と前記基板との間に、前記支持部の厚さ以上の隙間が形成されているパッケージ構造。
  2. 請求項1に記載のパッケージ構造において、
    前記枠状部材は、前記封止樹脂よりも、熱膨張係数が小さい材料により構成されたパッケージ構造。
  3. 請求項1または2に記載のパッケージ構造において、
    前記枠状部材の前記複数の支持部は、前記基板の四隅で前記基板の一面に固定されたパッケージ構造。
  4. 請求項1から3いずれかに記載のパッケージ構造において、
    前記枠状部材は、シリコンにより構成されたパッケージ構造。
  5. 請求項1から4いずれかに記載のパッケージ構造において、
    前記橋かけ部と前記基板との間の前記隙間には、前記封止樹脂が封入されているパッケージ構造。
  6. 請求項1から5いずれかに記載のパッケージ構造において、
    前記枠状部材は、前記基板の四隅にそれぞれ前記基板の一面に固定された4つの前記支持部を含み、
    前記橋かけ部は、それぞれ2つの前記支持部を前記基板の外縁に沿って橋かけし、前記基板の4辺それぞれにおいて、前記枠状部材と前記基板との間に、前記支持部の厚さ以上の隙間が形成されているパッケージ構造。
  7. 請求項1から6いずれかに記載のパッケージ構造において、
    前記枠状部材の前記橋かけ部は、前記支持部とは別体により構成され、前記基板の前記複数の角部において前記支持部に固定されたパッケージ構造。
  8. 請求項1から6いずれかに記載のパッケージ構造において、
    前記枠状部材の前記橋かけ部は、前記支持部とは別体により構成され、前記基板の四隅で前記支持部に固定されたパッケージ構造。
JP2009263277A 2009-11-18 2009-11-18 パッケージ構造 Pending JP2011108892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009263277A JP2011108892A (ja) 2009-11-18 2009-11-18 パッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009263277A JP2011108892A (ja) 2009-11-18 2009-11-18 パッケージ構造

Publications (1)

Publication Number Publication Date
JP2011108892A true JP2011108892A (ja) 2011-06-02

Family

ID=44232052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009263277A Pending JP2011108892A (ja) 2009-11-18 2009-11-18 パッケージ構造

Country Status (1)

Country Link
JP (1) JP2011108892A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312665A (zh) * 2018-12-12 2020-06-19 欣兴电子股份有限公司 封装结构及其制造方法
JP2020537822A (ja) * 2017-10-20 2020-12-24 ホアウェイ・テクノロジーズ・カンパニー・リミテッド チップパッケージ構造及びチップパッケージ方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537822A (ja) * 2017-10-20 2020-12-24 ホアウェイ・テクノロジーズ・カンパニー・リミテッド チップパッケージ構造及びチップパッケージ方法
US11309227B2 (en) 2017-10-20 2022-04-19 Huawei Technologies Co., Ltd. Chip package structure having a package substrate disposed around a die
CN111312665A (zh) * 2018-12-12 2020-06-19 欣兴电子股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP3462979B2 (ja) 半導体装置
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
JP5387685B2 (ja) 半導体装置の製造方法
KR20170106260A (ko) 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지
JP2011077108A (ja) 半導体装置
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2013239660A (ja) 半導体装置及びその製造方法
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
KR102152041B1 (ko) 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
JP2007142097A (ja) 半導体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP5115269B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP2011108892A (ja) パッケージ構造
JP2009218358A (ja) 表面実装デバイスの実装構造体、及び表面実装デバイスの補強実装方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP5078631B2 (ja) 半導体装置
KR20150090504A (ko) 패키지 기판
JP2011159840A (ja) 電子部品の実装接続構造
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP2009010437A (ja) 半導体装置及びその製造方法
JP2010165747A (ja) 半導体装置