JP5012612B2 - 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 - Google Patents

半導体デバイスの実装構造体及び実装構造体を用いた電子機器 Download PDF

Info

Publication number
JP5012612B2
JP5012612B2 JP2008080371A JP2008080371A JP5012612B2 JP 5012612 B2 JP5012612 B2 JP 5012612B2 JP 2008080371 A JP2008080371 A JP 2008080371A JP 2008080371 A JP2008080371 A JP 2008080371A JP 5012612 B2 JP5012612 B2 JP 5012612B2
Authority
JP
Japan
Prior art keywords
semiconductor device
support
mounting structure
wiring board
flexible wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008080371A
Other languages
English (en)
Other versions
JP2009238854A (ja
Inventor
真司 渡邉
隆雄 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008080371A priority Critical patent/JP5012612B2/ja
Priority to US12/409,796 priority patent/US8093706B2/en
Priority to CN2009101298483A priority patent/CN101546743B/zh
Publication of JP2009238854A publication Critical patent/JP2009238854A/ja
Application granted granted Critical
Publication of JP5012612B2 publication Critical patent/JP5012612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半導体デバイスの実装構造体に関し、特に、複数の半導体デバイス実装構造体を積層して実装される３次元実装型の実装構造体に関する。また、これらの実装構造体を用いた電子機器に関する。
電子機器の高機能化に伴う部品の増加や機器の小型、薄型化の進展に伴い、半導体パッケージにも小型化、薄型化が要求されている。ここで、小型化が要求される携帯機器に適した半導体パッケージとして、例えば特許文献１に記載されているようなＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれるパッケージの底面に接続端子として格子状にはんだボールを配した図５（図５中の符号の説明は図中に記載）に示すようなパッケージが挙げられ、狭占有エリアで、より多くの端子が配置できるという理由から広く使われている。
近年では、更に一つの半導体パッケージの中に、複数の半導体チップを内蔵したチップスタック型の半導体パッケージが開発され、特に携帯機器では必須のパッケージとなっている。
一方、半導体パッケージに複数のチップを内蔵する際、半導体チップが十分な検査が行われた良品の半導体チップでない場合や、高歩留まりを確保できない半導体チップを組み合わせた場合、パッケージ化後の歩留まりが極端に悪化することから、高コストであることが課題となっている。
更に、組み合わせる半導体チップを他社から調達する場合には、半導体チップの状態では、半導体パッケージと同等の品質保証を得ることが困難であることから、高歩留まりが期待できず、更に品質保証のための独自の検査を実施する必要があることから、検査設備の導入、検査プログラムの開発等が必要となり、ますますコストを上昇させる要因となっていた。
そこで、本出願人は図６（図６中の符号の説明は図中に記載）に示すように、半導体チップを個別にパッケージ化し、これらパッケージを個別に検査を行った後で積層するというパッケージスタック型の半導体パッケージを提案した（特許文献２）。
特許第３３９５１６４号公報 特開２００４−１４６７５１号公報
しかしながら、この場合においても、半導体チップを他社から調達する場合の半導体パッケージと同等の品質保証を得られないという問題は解決しないことから、半導体チップの入手性、低コスト化の問題が残存していた。
そこで、高コスト要因である半導体チップをパッケージの状態で積層可能なパッケージとして構成するのではなく、一般的な半導体デバイスや、品質が保障された市販の半導体パッケージを、「パッケージ積層可能なパッケージ（実装構造体）」として再構成することが考えられる。しかし発明者らの知見によれば、外部端子にはんだバンプを採用した半導体デバイスにおいて、はんだバンプに必要なコプラナリティを確保することが困難であるという問題があった。
なお、この問題を解決するための１つの方法として、出願人は２００７年９月１９日出願の特願２００７−２４２３９６において、可撓性回路基板が最外部のはんだボールよりも外側領域で折り曲げられている半導体デバイスを提案している。
本発明の第１の視点において、外部端子としてはんだバンプを有する１つまたは複数の半導体デバイスを、配線が形成された可撓性を有する配線基板（以下、「可撓性配線基板」という。）で包み込むように構成され、かつ半導体デバイスの外部端子形成面側及び外部端子形成面側とは表裏反対面側の双方に外部電極を備えた実装構造体は、可撓性配線基板には少なくとも一層の配線層が形成されており、半導体デバイスの側面及び外部端子形成面との表裏反対面を取り囲み、かつ半導体デバイスの側面から外部端子形成面側方向に突出するように構成された支持体を備えることを特徴とする。
また、上記支持体の、半導体デバイスの側面からの突出長さは、支持体がない場合に半導体デバイスと可撓性配線基板とをリフロー法により溶融接合した場合の、はんだバンプの高さと同じか、わずかに大きい長さとすることが好ましい。
また、上記支持体の、半導体デバイスの外部端子形成面との表裏反対面を取り囲む部分の少なくとも一部が、可撓性配線基板と接着固定されていることが好ましい。
また、上記支持体の、半導体デバイスの側面を取り囲む部分の少なくとも一部が、可撓性配線基板と接着固定されていることが好ましい。
また、可撓性配線基板の内側の表面に支持体との接着固定用の接着層が配され、支持体の、半導体デバイスの側面からの突出長さは、支持体がない場合に半導体デバイスと可撓性配線基板とをリフロー法により溶融接合した場合の、半導体デバイスのはんだバンプ搭載面から接着層までの距離と同じか、わずかに大きい長さとすることが好ましい。
上記支持体は、可撓性配線基板の熱膨張係数と同等か、あるいはそれ以下の熱膨張係数を有することが好ましい。
また、上記支持体が、半導体デバイスと接触して固定されていることが好ましい。
また、上記支持体は２つ以上に分割され、半導体デバイスの側面の少なくとも一部が支持体と接触して固定されていることが好ましい。
また、上記支持体は２つ以上に分割され、半導体デバイスの側面と支持体とが接着層を介して接着固定されていることが好ましい。
また、上記支持体が、可撓性配線基板と半導体デバイスの双方とに接着剤で接着固定されていることが好ましい。
上記接着剤は導電性接着剤であってもよい。
また、上記支持体は、半導体デバイスの外部端子形成面との表裏反対面と、熱伝導媒体を介して接着または接触しており、支持体が半導体デバイスの放熱板の役割も果たしていることが好ましい。
上記熱伝導媒体は導電性接着剤であってもよく、放熱ゲルであってもよい。
上記支持体は、弾性を有する材料で構成されていることが好ましい。
また、上記支持体は、導電性を有した材料で構成され、かつ可撓性配線基板上に構成されたグランドパターンと支持体とが、導電性バンプによって電気的に接続されていることが好ましい。
また、可撓性配線基板を折り曲げる箇所に相当する、支持体の最外周部は角が落とされてＣ面取りまたは円弧状の形状になっていることが好ましい。
また、可撓性配線基板の内側の表面に少なくとも１層の接着層が形成され、半導体デバイスあるいは支持体と可撓性配線基板の少なくとも一部が接着層によって接着固定されていることが好ましい。
上記接着層は熱可塑性樹脂であってもよく、熱硬化前の熱硬化性樹脂であってもよい。
本発明の第２の視点における積層型半導体デバイスは、上記のいずれかに記載の実装構造体を含んで構成されることを特徴とする。
上記積層型半導体デバイスは、受動部品も実装することができる。
本発明の第３の視点における電子機器は、上記の何れか又は両方に記載の積層型半導体デバイスを含んで構成されることを特徴とする。
本発明により、良好なコプラナリティを有する歩留まりの高い実装構造体を提供でき、低コストなパッケージスタック型の実装構造体を提供でき、さらには本実装構造体を適用することにより、高機能化や小型化を図った低コストの電子機器を提供することができる。
本発明に係る実装構造体を説明する前に、発明者らが経験した問題点を説明する。一般的な半導体デバイスや、品質が保障された市販の半導体パッケージを、「パッケージ積層可能なパッケージ（実装構造体）」として再構成する場合、図７に示すような状況が生じる。
図７（ａ）は、高密度実装に適した外部端子にはんだバンプを採用した一般的なＣＳＰパッケージ（半導体デバイス）の断面図である。半導体チップ１が、配線基板３上に実装されており、半導体チップ１の電極と配線基板３の配線パターンとが、ワイヤボンディング法により、ボンディングワイヤ２で電気的に接続されている。さらにこれらを覆うようにモールド樹脂４で封止されている。配線基板３の半導体チップ１が実装された面とは反対側の面には、半導体パッケージを実装する配線基板と接続するための外部端子として、はんだバンプ５が形成されている。
図７（ｂ）、図７（ｃ）、図７（ｄ）は、外部端子にはんだバンプ５を有する一般的な半導体パッケージ（半導体デバイス）を、３次元的に積層することを可能とするため、半導体デバイスの下面の電極と上面の電極とが電気的に接続されるように配線パターンを有した可撓性配線基板７によって、半導体デバイスを包み込んで再構成したパッケージ積層可能な半導体デバイス（実装構造体）の構造断面、およびその製造フローを示している。
図７（ｂ）は、配線パターンを有する可撓性配線基板７上に、半導体デバイスをリフロー法などの一般的な実装方法によって実装した後の断面図である。可撓性配線基板７の半導体デバイス実装面には、半導体デバイスと配線基板を接着固定する目的で、熱可塑性樹脂６を形成している。
図７（ｃ）は、半導体デバイスを、可撓性配線基板７で包み込むように接着固定して再構成された半導体デバイスの断面図である。室温では、はんだは固体であるため、はんだバンプ５の高さは、半導体デバイスが、可撓性配線基板７に実装された時点の状態を保っている。一方、可撓性配線基板７には、半導体デバイスを包み込むことによって、はんだバンプ５が接続された箇所には、左右方向に引っ張り応力が残留している。
図７（ｄ）が、リフロー法によって他の配線基板に接続するためのはんだバンプ８を実装した後の再構成された半導体デバイスの断面図である。はんだバンプ８を形成する際に、半導体デバイス全体にはんだ融点以上の温度が加わることから、はんだバンプ５も溶融することとなり、可撓性配線基板７に残留している引っ張り応力が開放される。そのため、可撓性配線基板７は湾曲した状態となり、はんだバンプ５が固体化した状態においても、湾曲した状態が保たれることになる。そのため、すべてのはんだバンプ８が同一の平面（絶対平面）に接触することは困難である。
ここで、例えば、はんだバンプ８を形成する際に、局所的な加熱によってはんだバンプ５が溶融しない状態で形成した場合においても、本半導体デバイスを他の実装基板に実装する際、リフローによる熱負荷が加わるため、結局はんだバンプ５も溶融することとなり、可撓性配線基板７は湾曲してしまうこととなる。
即ちこの半導体デバイスを他の配線基板に実装する際の最大の問題点は、可撓性配線基板７の湾曲によって生じるはんだバンプ８のコプラナリティである。一般的に、はんだバンプのコプラナリティが０．０８ｍｍを超えると、はんだ付け不良が発生することが知られており、半導体デバイスのはんだバンプのコプラナリティは、０．０８ｍｍ以下であることが指標となっている。この半導体デバイスのように可撓性配線基板７が湾曲する構造では、０．０８ｍｍ以下のコプラナリティを確保することは、非常に困難である。
この問題を解決する本発明の実施例について、以下に図面を参照して詳細に説明する。
（実施例１）
図１は、本発明に係る実装構造体の基本的な１実施例とその製造方法を示す概略断面図である。図１（ａ）は、高密度実装に適した外部端子にはんだバンプ５を採用した一般的なＣＳＰパッケージ（半導体デバイス）５０の断面図である。半導体チップ１が、配線基板３上に実装されており、半導体チップ１の電極と配線基板３の配線パターンとが、ワイヤボンディング法により、ボンディングワイヤ２で電気的に接続されている。さらにこれらを覆うようにモールド樹脂４で封止されている。配線基板３の半導体チップ１が実装された面とは反対側の面には、半導体デバイス５０を実装する配線基板と接続するための外部端子として、はんだバンプ５が形成されている。
ここでは、一例として、ワイヤボンディング法によって構成された半導体パッケージを記載しているが、これに限るものではなく、半導体パッケージの下面にはんだバンプが形成されたパッケージであれば、フリップチップ法によって構成されたパッケージ等においても同様に適用可能である。
図１（ｂ）〜図１（ｄ）は、外部端子にはんだバンプ５を有する一般的なパッケージ型半導体デバイス５０を、３次元的に積層することを可能とするため、半導体デバイス５０の下面の電極と上面の電極とが電気的に接続されるように配線パターンを有した可撓性配線基板７によって、半導体デバイス５０を包み込んで再構成したパッケージ積層可能な実装構造体６０の１例の概略構造断面図、およびその製造フローを示している。
図１（ｂ）は、半導体デバイス５０に、２つに分割した支持体９を接着材料１０によって接着固定したもの（上）、及び可撓性配線基板７の上面に熱可塑性樹脂６を塗布したもの（下）の断面図である。この際、支持体９は、半導体デバイス５０のはんだバンプ５の接合面より突出させた構造（９ａ）とする。その突出量は、支持体の無いものをリフローで可撓性配線基板７と溶融接合したときのはんだバンプ５の高さと同じ高さから熱可塑性樹脂６の厚さを引いた長さであり、支持体９の突出部９ａの先端部が熱可塑性樹脂６の表面と接触する長さであることが望ましく、より確実に接触させるためには、溶融接合したときのはんだバンプ５の高さから熱可塑性樹脂６の厚さを引いた長さよりもやや長くしておくことが好ましい。こうすることにより、この突出部９ａが可撓性配線基板７の曲がりを防止して、可撓性配線基板７とはんだバンプ５との接触面を平坦に保つようにする、ストッパとしての機能を持たせるためである。
本実施例１においては、可撓性配線基板７の、半導体デバイス５０を溶融接続する面に熱可塑性樹脂６を塗布しているために、支持体９の突出部９ａはこの熱可塑性樹脂６の表面に到達する長さとなるが、熱可塑性樹脂６がない場合も考えられる（図示せず）。この場合、支持体９の突出部９ａの長さは、可撓性配線基板７の表面まで到達する長さ、又はこれよりわずかに長い長さとする。これにより、上記と同様に支持体９に可撓性配線基板７の曲がりを防止するストッパとしての役割を持たせることができる。
尚、図１（ｂ）では半導体デバイス５０の上面、側面とも接着材料によって接着しているが、接着材料による接着は、上面または側面のどちらかのみでも良い。ここで、接着材料には、フィルム状の材料や液状の材料など、多様な材料が適用できる。
図１（ｃ）は、図１（ｂ）の半導体デバイス５０を可撓性配線基板７にリフロー法によって実装した状態を示している。はんだバンプ５は、可撓性配線基板７の電極と溶融接合されることによって沈み込み、支持体９の突出部９ａの先端部が可撓性配線基板７上の熱可塑性樹脂６と接触している。
図１（ｄ）は、図１（ｃ）の状態から、可撓性配線基板７で支持体９を包み込むように接着固定した実装構造体６０の断面図である。加熱により熱可塑性樹脂６に粘着性を発現させることで、支持体９と可撓性配線基板７とを熱可塑性樹脂６を介して固定している。
ここで、支持体９の側面は、可撓性配線基板７と接着固定されていることが望ましい。その理由は、半導体デバイス５０の配線基板３は、ガラスエポキシが採用されているのが一般的であり、その熱膨張係数は、常温時からリフロー温度域の範囲で１０〜１５ｐｐｍ／℃であるのに対し、可撓性配線基板７の熱膨張係数は、２０ｐｐｍ／℃程度であるので、リフロー熱負荷時に、可撓性配線基板７が膨張し、弛んだ状態となることから、支持体９の側面が接着固定されていない場合、はんだバンプ５のコプラナリティが悪化するためである。
以上の理由から、支持体９の側面と可撓性配線基板７とを接着固定することにより、コプラナリティの悪化を抑制できるため、支持体９の側面形状が凹凸がある場合などの側面全域に接着固定することが困難な場合においても、少なくとも支持体９の側面の一部と可撓性配線基板７とが接着固定されていることが望ましい。
この構造の最大の利点は、半導体デバイス５０の下面のほとんどの領域が、はんだバンプ５で占有されているような半導体デバイス５０において、半導体デバイス５０の下面と可撓性配線基板７との間に支持体９を配することができない場合にも適用できる点にある。
また、支持体を２つに分割していることにより、半導体デバイス５０の上面、側面の双方とも、半導体デバイス５０と支持体９とを密着させて配する、すなわち半導体デバイス５０に支持体９を突き当てて位置出しができることから、精度の高い組み立て装置が不要である。
このように、半導体デバイス５０と支持体９とを密着させて配することができることから、支持体９の配置による寸法の増加を最小限とすることができる。また、この密着させて配する構造により、支持体９を取り付けた構造におけるパッケージの外形を精度よく構成することによって、可撓性配線基板７によって包み込む長さを固定できることから、半導体デバイス５０の上面の可撓性配線基板７に形成された電極の位置バラツキを抑制できるという効果も期待できる。
更に、はんだバンプ５が溶融する際、可撓性配線基板７の電極にはんだが塗れ広がり、はんだバンプ５の高さは、溶融前の高さより低くなるが、本発明では支持体９を可撓性配線基板７で包む構造としたことにより、支持体９がストッパとなって、はんだの沈み込み量を制御でき、半導体デバイス５０の実装高さのバラツキを低減できることから、同様に、半導体デバイス５０の上方の可撓性配線基板７に形成された電極の位置バラツキを抑制できるという効果が期待できる。
さらには、支持体９の材料には、熱膨張係数が他の配線基板３や半導体デバイス５０、あるいは可撓性配線基板７に近い材料であることが望ましいが、それにかかわらず多様な材料が適用できる。
より好ましくは、支持体９の熱膨張係数は、可撓性配線基板７よりも小さい材料を選定することである。この理由は、リフロー温度から冷却される際に、支持体９よりも可撓性配線基板７の収縮量の方が勝り、可撓性配線基板７に張力が加わった状態となるため、可撓性配線基板７をより平坦化しやすいためである。
また、支持体９の材料としてバネ性の高い、即ち弾性材料を適用することができる。この場合、図１（ｄ）で示した可撓性配線基板７で支持体９を包み込む工程において、支持体９の側面を半導体デバイス５０側に僅かに押し込みながら包み込むことで、可撓性配線基板７の半導体デバイス５０下部のはんだバンプ５が配された部分に引っ張り方向のテンションを発生させることが可能となる。
これにより、リフロー熱負荷時に可撓性配線基板７が膨張した際においても、支持体９のバネ性により可撓性配線基板７に引っ張られる力が働いているため、はんだバンプ８のコプラナリティを向上させることが可能となるという効果も期待できる。
また本実施例１では、支持体９と、半導体デバイス５０の上面との間に接着材料１０を配して構成しているが、必ずしも接着材料が必要というわけではなく、接着材料がない場合においても、コプラナリティに優れた再構成された半導体デバイス（実装構造体６０）を構成可能である。
支持体９は、貫通穴などの肉抜き加工が施されたものであっても、問題なく適用可能である。この肉抜き加工によって、より軽量な実装構造体６０が得られ、本発明の再構成された半導体デバイス（実装構造体６０）を用いた電子機器の軽量化に貢献できる。
上述したように半導体デバイス５０を取り囲むように構成した支持体９を有し、かつ支持体９の側面と可撓性配線基板７とが接着固定された構造としたことにより、リフロー熱負荷時、また、リフロー後の常温時の双方において、良好なコプラナリティを有するパッケージ積層に対応した実装構造体６０が実現できる。
尚、半導体デバイス５０の下面と可撓性配線基板７の間にアンダーフィル樹脂を充填してもよい（図示せず）。これによって、動作時の発熱や環境変化に伴う温度サイクル負荷や、落下衝撃などの負荷に対して接続部の信頼性向上が期待できる。
メモリのように、外部端子レイアウトは同じであるが、半導体デバイス（パッケージ）５０の外形がベンダによって異なるようなデバイスをマルチベンダで使用したいときには、最も外形の大きいものに合わせて可撓性配線基板７を設計しておき、小さいサイズの半導体デバイス５０の場合には、半導体デバイス５０と支持体９との間にスペーサを挟む方法や、支持体９の厚みを半導体デバイス５０の大きさに合わせて変更することで、共通の配線基板でマルチベンダへの対応が可能となる。
（実施例２）
次に、本発明に係る実装構造体６０を積層した１実施例について、図２を用いて説明する。図２は、本発明に係る、再構成された半導体デバイス（実装構造体６０）を下段に３段配し、最上段に、再構成していない半導体デバイス５０を積層してリフローはんだ付け接続した、パッケージ積層型の実装構造体の概略断面図である。
図２では、半導体デバイス５０は同一製品としてあるが、最上段の半導体デバイス５０としては、異なる製品、あるいはウエハーレベルＣＳＰなどの異なる構造の半導体デバイス、センシングデバイス、受動部品（コンデンサ、抵抗、インダクタ等）等を配して構成してもよい。尚、３段に積層した再構成された半導体デバイス（実装構造体６０）についても、段数を問わず、また、同一半導体デバイス製品を実装構造体化したものに限るものではない。
この他にも、積層する全ての半導体デバイスを、本発明の再構成された半導体デバイス（実装構造体６０）で構成することも可能である。
本構造による更なる効果としては、支持体９に熱伝導率の高い材料を適用することで、半導体デバイス５０の放熱が可能となる点にある。この場合の支持体９の材料としては、銅、アルミ、ステンレスに代表される金属材料や、カーボングラファイトなども好適に利用できる。尚、その場合には、接着材料１０についても熱伝導率の高い材料であることが望ましく、例えば金属フィラーを含有した導電性接着剤等も好適に利用できる。
接着材料１０は、必ずしも硬化して接着する材料でなくてもよく、例えばゲル状の放熱コンパウンドやグリスなどであってもかまわない。
また、可撓性配線基板７が折り曲がる箇所に相当する支持体９の最外周角部は、Ｃ面取りや円弧状の面取り加工を施すことが好ましい（図４の拡大部分図中にその１例を示した）。それにより、可撓性配線基板７上の配線の曲率を小さくでき、機械的曲げによる配線の断線が抑制されるばかりでなく、配線を通る高速な信号の反射による電気ノイズを低減することが可能となり、より好適に利用できる。
（実施例３）
上記では、分割された支持体９を用いた実装構造体について説明してきたが、一体型の支持体を用いても構成することができる。その実施例を図３に示す。この場合には、半導体デバイス５０と支持体９を組み合わせる際に、半導体デバイス５０と支持体９の側面間に僅かなあそび（スペース）がないと、組み合わせることが難しい。そのため、最終的なパッケージの寸法は、このスペースの分だけ大きくなるというデメリットがあるものの、マルチベンダ化などによって適用する半導体デバイス５０の外形が異なる場合においても、最も大きいデバイスに合わせて支持体９、可撓性配線基板７を設計しておくだけで、支持体９、可撓性配線基板７の双方とも共用できるというメリットがある。図３では、下から３段目の半導体デバイス５０が他の半導体デバイス５０よりも小型であるが、支持体９、可撓性配線基板７は共通のものを適用している。
但し、この一体型の支持体９の場合にも、リフロー工程での熱による可撓性配線基板７の弛みを低減するために、支持体９の側面の一部または全面を、可撓性配線基板７と接着固定させておくことがより望ましい（図示せず）。
（実施例４）
次に、本発明に係る実装構造体の他の実施例について、図４を参照して詳細に説明する。図４の拡大図（円内）は、図３の構造の実装構造体の一部に導電性バンプ１４によって、支持体９と可撓性配線基板７上に構成されたグランドパターン１１とを、電気的に接続した例を示す概略断面図である。図４には、可撓性配線基板７に配された配線パターン１２、可撓性配線基板７を覆う絶縁層１３及びカバー樹脂１５と、カバー樹脂１５に配された配線パターン１２も示している。
ここで、支持体９の材料には導電性を有した材料が適用可能であり、例えばアルミ、銅、ステンレスなどによって構成できる。これによって、半導体デバイスの上段に配される半導体製品と、下段の半導体デバイス、あるいはこれら半導体デバイスが実装される他の配線基板との間で、高速な信号処理を行う場合において、可撓性配線基板７に配された信号伝送のための配線パターン１２をマイクロストリップライン構造とすることが可能となる。
可撓性配線基板７が単層の配線層しか有さない場合、マイクロストリップライン構造とすることは不可能であるが、導電性を有する材料で構成された支持体を含み、かつ、支持体９と可撓性配線基板７に配されたグランドパターン１１とを電気的に接続したことによって、単層の配線層しか有さない可撓性配線基板７においても、マイクロストリップラインを構成することが可能となる。このことにより、非常に高速な半導体製品においても、優れた電気特性を有するパッケージ積層型の、再構成された半導体パッケージ（実装構造体）が実現できる。
以上、本発明の実施例について種々述べてきたが、本発明は前記実施例に限定されるものではなく、発明の精神を逸脱しない範囲でさらに多くの改変を施しえるのは言うまでも無いことである。
本発明の実施例１における実装構造体の概略断面図及び製造方法である。 本発明の実施例２における実装構造体の概略断面図である。 本発明の実施例３における実装構造体の概略断面図である。 本発明の実施例４における実装構造体の概略（部分）断面図である。 従来の半導体パッケージの第１の例の概略断面図である。 従来の半導体パッケージの第２の例の概略断面図である。 本発明に係る構造を用いないで再構成した半導体デバイスの概略断面図及び製造方法である。
符号の説明
１ 半導体チップ
２ ボンディングワイヤ
３ 配線基板
４ モールド樹脂
５、８ はんだバンプ
６ 熱可塑性樹脂
７ 可撓性配線基板
９ 支持体
９ａ 突出部
１０ 接着材料
１１ グランドパターン（可撓性配線基板）
１２ 配線パターン
１３ 絶縁層
１４ 導電性バンプ
１５ カバー樹脂
５０ 半導体デバイス（半導体パッケージ、ＣＳＰパッケージ）
６０ 実装構造体

Claims (20)

  1. 下面に外部端子としてはんだバンプを有する１つまたは複数の半導体デバイスを、配線が形成された可撓性を有する配線基板で包み込むように構成され、かつ該半導体デバイスの該外部端子形成面側及び外部端子形成面側とは表裏反対面側の双方に外部電極を備えた実装構造体において、
    該可撓性配線基板には少なくとも一層の配線層が形成されており、
    該半導体デバイスの側面及び該外部端子形成面との表裏反対面を取り囲み、かつ該半導体デバイスの側面から該外部端子形成面側方向に突出するように構成された支持体を備え、
    該支持体の、該半導体デバイスの側面からの突出長さは、該支持体がない場合に該半導体デバイスと該可撓性配線基板とをリフロー法により溶融接合した場合の、該はんだバンプの高さと同じか、わずかに大きい長さとする、
    ことを特徴とする、実装構造体。
  2. 前記支持体の、前記半導体デバイスの前記外部端子形成面との表裏反対面を取り囲む部分の少なくとも一部が、前記可撓性配線基板と接着固定されていることを特徴とする、請求項１に記載の実装構造体。
  3. 前記支持体の、前記半導体デバイスの側面を取り囲む部分の少なくとも一部が、前記可撓性配線基板と接着固定されていることを特徴とする請求項１又は２に記載の実装構造体。
  4. 前記可撓性配線基板の内側の表面に前記支持体との接着固定用の接着層が配され、
    該支持体の、前記半導体デバイスの側面からの突出長さは、該支持体がない場合に前記半導体デバイスと前記可撓性配線基板とをリフロー法により溶融接合した場合の、該半導体デバイスの前記はんだバンプ搭載面から該接着層までの距離と同じか、わずかに大きい長さとすることを特徴とする、請求項１〜３のいずれか一に記載の実装構造体。
  5. 前記支持体は、前記可撓性配線基板の熱膨張係数と同等か、あるいはそれ以下の熱膨張係数を有することを特徴とする請求項１〜４のいずれか一に記載の実装構造体。
  6. 前記支持体が、前記半導体デバイスと接触して固定されていることを特徴とする請求項１〜５のいずれか一に記載の実装構造体。
  7. 前記支持体は２つ以上に分割され、前記半導体デバイスの側面の少なくとも一部が該支持体と接触して固定されていることを特徴とする請求項１〜６のいずれか一に記載の実装構造体。
  8. 前記支持体は２つ以上に分割され、前記半導体デバイスの側面の少なくとも一部と該支持体とが接着層を介して接着固定されていることを特徴とする、請求項１〜７のいずれか一に記載の実装構造体。
  9. 前記支持体が、前記可撓性配線基板と前記半導体デバイスの双方とに接着剤で接着固定されていることを特徴とする、請求項１〜８のいずれか一に記載の実装構造体。
  10. 前記接着剤が導電性接着剤であることを特徴とする、請求項９に記載の実装構造体。
  11. 前記支持体は、前記半導体デバイスの外部端子形成面との表裏反対面と、熱伝導媒体を介して接着または接触しており、該支持体が該半導体デバイスの放熱板の役割も果たしていることを特徴とする請求項１〜１０のいずれか一に記載の実装構造体。
  12. 前記熱伝導媒体が導電性接着剤又は放熱ゲルであることを特徴とする、請求項１１に記載の実装構造体。
  13. 前記支持体は、弾性を有する材料で構成されていることを特徴とする、請求項１〜１２のいずれか一に記載の実装構造体。
  14. 前記支持体は、導電性を有した材料で構成され、かつ前記可撓性配線基板上に構成されたグランドパターンと該支持体とが、導電性バンプによって電気的に接続されていることを特徴とする、請求項１〜１３のいずれか一に記載の実装構造体。
  15. 前記可撓性配線基板を折り曲げる箇所に相当する、前記支持体の最外周角部は、角が落とされてＣ面取りまたは円弧状の形状になっていることを特徴とする、請求項１〜１４のいずれか一に記載の実装構造体。
  16. 前記可撓性配線基板の内側の表面に少なくとも１層の接着層が形成され、前記半導体デバイスあるいは前記支持体と該可撓性配線基板の少なくとも一部が該接着層によって接着固定されていることを特徴とする、請求項１〜１５のいずれか一に記載の実装構造体。
  17. 前記接着層が熱可塑性樹脂又は熱硬化前の熱硬化性樹脂からなることを特徴とする、請求項１６に記載の実装構造体。
  18. 請求項１〜１７のいずれか一に記載の実装構造体を含んで構成される、積層型半導体デバイス。
  19. 受動部品も実装されていることを特徴とする、請求項１８に記載の積層型半導体デバイス。
  20. 請求項１８及び１９のいずれか又は両方に記載の前記積層型半導体デバイスを含んで構成される電子機器。
JP2008080371A 2008-03-26 2008-03-26 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 Expired - Fee Related JP5012612B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008080371A JP5012612B2 (ja) 2008-03-26 2008-03-26 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US12/409,796 US8093706B2 (en) 2008-03-26 2009-03-24 Mounting structure of semiconductor device and electronic apparatus using same
CN2009101298483A CN101546743B (zh) 2008-03-26 2009-03-26 半导体器件的安装结构体及使用安装结构体的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080371A JP5012612B2 (ja) 2008-03-26 2008-03-26 半導体デバイスの実装構造体及び実装構造体を用いた電子機器

Publications (2)

Publication Number Publication Date
JP2009238854A JP2009238854A (ja) 2009-10-15
JP5012612B2 true JP5012612B2 (ja) 2012-08-29

Family

ID=41115851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080371A Expired - Fee Related JP5012612B2 (ja) 2008-03-26 2008-03-26 半導体デバイスの実装構造体及び実装構造体を用いた電子機器

Country Status (3)

Country Link
US (1) US8093706B2 (ja)
JP (1) JP5012612B2 (ja)
CN (1) CN101546743B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP5527806B2 (ja) * 2010-02-17 2014-06-25 Ｎｅｃネットワークプロダクツ株式会社 半導体装置の製造方法
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
CN102036470B (zh) * 2010-12-05 2012-11-21 新高电子材料（中山）有限公司 低热阻高散热金属基电路板
CN102856296A (zh) * 2012-09-24 2013-01-02 日月光半导体制造股份有限公司 堆迭式半导体封装件
KR102481381B1 (ko) * 2016-01-11 2022-12-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
FR3062530B1 (fr) * 2017-02-02 2020-11-13 Valeo Vision Dispositif de pilotage de l'alimentation electrique pour une source lumineuse a semi-conducteur
CN114823555B (zh) * 2022-03-04 2022-12-13 珠海越亚半导体股份有限公司 封装结构及其制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08335663A (ja) * 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP2000232182A (ja) * 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びその製造方法
JP3602000B2 (ja) * 1999-04-26 2004-12-15 沖電気工業株式会社 半導体装置および半導体モジュール
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
JP3495305B2 (ja) * 2000-02-02 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体モジュール
JP4532782B2 (ja) * 2000-07-04 2010-08-25 キヤノン株式会社 放射線撮像装置及びシステム
DE10034865B4 (de) * 2000-07-18 2006-06-01 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul
EP1306900A3 (en) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP2005184036A (ja) * 2005-03-24 2005-07-07 Hitachi Ltd 電子部品および電子部品モジュール
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
JP4692254B2 (ja) * 2005-12-02 2011-06-01 ソニー株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2007086481A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 電子デバイスパッケージ、モジュール、および電子機器
EP2037497B9 (en) * 2006-06-06 2014-10-01 NEC Corporation Semiconductor package and its manufacturing method
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR100813626B1 (ko) * 2006-12-20 2008-03-14 삼성전자주식회사 적층형 반도체 소자 패키지

Also Published As

Publication number Publication date
US8093706B2 (en) 2012-01-10
CN101546743A (zh) 2009-09-30
CN101546743B (zh) 2012-11-14
US20090243075A1 (en) 2009-10-01
JP2009238854A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP4512545B2 (ja) 積層型半導体モジュール
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP4458010B2 (ja) 半導体装置
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
JP4899406B2 (ja) フリップチップ型半導体装置
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP2013236039A (ja) 半導体装置
WO2004112129A1 (ja) 電子装置
JP5115269B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP5973461B2 (ja) 拡張型半導体チップ及び半導体装置
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
KR101374144B1 (ko) 워피지 방지 구조를 갖는 반도체 장치
JP6644743B2 (ja) 回路基板及び半導体モジュール
JP2006253519A (ja) 半導体装置
JP5549501B2 (ja) 半導体装置及びその製造方法
JP6323672B2 (ja) 半導体装置及びその製造方法
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
JP2004335624A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees