JP4085788B2 - 半導体装置及びその製造方法、回路基板、電子機器 - Google Patents
半導体装置及びその製造方法、回路基板、電子機器 Download PDFInfo
- Publication number
- JP4085788B2 JP4085788B2 JP2002331411A JP2002331411A JP4085788B2 JP 4085788 B2 JP4085788 B2 JP 4085788B2 JP 2002331411 A JP2002331411 A JP 2002331411A JP 2002331411 A JP2002331411 A JP 2002331411A JP 4085788 B2 JP4085788 B2 JP 4085788B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- semiconductor
- flat plate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関し、特にベアチップを当該ベアチップと略同サイズにパッケージしたチップサイズパッケージ（Chip Size Package；ＣＳＰ）及びその製造方法、このＣＳＰを複数個積層させて形成される３次元半導体装置及びその製造方法と、回路基板、電子機器並びに半導体装置の製造装置に関する。
【０００２】
【従来の技術】
従来の半導体用パッケージ技術と比較して、パッケージの小型化及び軽量化が容易で高密度実装を実現でき、製造コストも抑制できるＣＳＰ技術の開発が急速に進められている。特に、小型の半導体装置を垂直に積層して構成される３次元積層型の半導体装置は、最近、小型軽量化の要求が高まっている携帯電話、携帯情報端末、ノート型パーソナルコンピュータ及びデジタルカメラ等の機器を小型軽量化する技術として必須である。例えば、特開平８−３３５６６３号公報（特許公報１）には、実装されるベアチップの特性及び動作状態を高い信頼性で検査することができ、キャリアの種類が異なる半導体チップを搭載する場合においてもショート破壊する危険性がなく積層することができ、３次元半導体装置として高密度に実装することができるＣＳＰ技術が開示されている。図４７は、この従来のＣＳＰ技術による半導体装置を示す断面図であり、図４８は、同じ従来技術による３次元半導体装置を示す断面図である。また、図４９及び図５０は、この従来技術による３次元半導体装置をマザーボード基板に２次実装する工程を示す断面図である。この第１の従来技術による半導体装置１００は、図４７に示すように、半導体チップ１０１の回路面及び側面上に接着層である絶縁性樹脂１０９が配置されと共に、この半導体チップ１０１の周側面を１周に亘って取り囲むように、配線パターン１０５の両面に絶縁フィルム１１０を接着して形成されるインターポーザー基板１０２が形成されて構成されている。配線パターン１０５と半導体チップ１０１表面の回路とは、導電体１０３を介して接続されている。半導体チップ１０１の回路面と反対側の面である裏面においては、この半導体チップ１０１とインターポーザー基板１０２とを接着するための絶縁性樹脂１０９が塗布形成されている。また、半導体チップ１０１の回路面側及び裏面側に形成されたインターポーザー基板１０２には、外部と接続するための複数個の電極パッド１０４が形成されており、半導体チップ１０１の回路面側に形成された電極パッド１０４上には、夫々はんだバンプ１０７が形成されている。このようにして、この従来のＣＳＰ技術においては、べアチップと略同サイズの小型半導体装置１００が構成されている。
【０００３】
このようにして形成される従来の半導体装置１００は、図４８に示すように、電極パッド１０４及びはんだバンプ１０７を介して複数個を積層実装することによって、ベアチップと略同サイズの小型３次元半導体装置を形成することができる。
【０００４】
このようにして形成されるベアチップと略同サイズの小型３次元半導体装置は、図４９に示すように、最下段に配置される半導体装置１００の回路面側に形成されるはんだバンプ１０７を介して、マザーボード基板１１１上に２次実装される。そして、このマザーボード基板１１１と３次元半導体装置の最下段の半導体装置１００との間には、図５０に示すように、熱硬化性樹脂からなるアンダーフィル樹脂１０８が挿入される。これによって、最下段の半導体装置１００のはんだバンプ１０７は封止されるため、温度変化が加わる環境下において、半導体チップ１０１とマザーボード基板１１１との間の線膨張率差に起因し、はんだバンプ１０７に熱応力が加わることにより発生するはんだバンプ１０７の疲労寿命が改善され、はんだバンプ１０７にクラックが入り断線するようなことがなくなるような構成となっている。
【０００５】
一方、特開２００１−１９６５０４号公報には、第１の従来技術による半導体装置の製造方法を、より容易にするような別のＣＳＰ技術が開示されている。図５１は、この第２の従来技術による半導体装置２００を示す断面図であり、図５２は、同じ第２の従来技術による３次元半導体装置を示す断面図である。また、図５３及び図５４は、この３次元半導体装置をマザーボード基板に２次実装する工程を示す断面図である。この第２の従来技術による半導体装置２００は、図５１に示すように、半導体チップ１０１の周側面を１周に亘って取り囲むように、配線パターン１０５の両面に熱可塑性絶縁樹脂１１２を接着して形成されるフレキシブルインターポーザー基板１０６が形成されて構成されている。配線パターン１０５と半導体チップ１０１表面の回路とは、導電体１０３及び電極パッド１０４を介して接続されている。半導体チップ１０１の回路面側及び裏面側を覆うフレキシブルインターポーザー基板１０６には、外部と接続するために，複数個の電極パッド１０４が形成されており、半導体チップ１０１の裏面側に形成された電極パッド１０４上には、夫々はんだバンプ１０７が形成されている。この第２の従来技術においては、フレキシブルインターポーザー基板１０６を形成するために、熱可塑性絶縁樹脂１１２を採用している。このため、フレキシブルインターポーザー基板１０６と半導体チップ１０１とを導電体１０３を介して接続した後、このフレキシブルインターポーザー基板１０６を、半導体チップ１０１周側面に加熱しながら密着させることによって、フレキシブルインターポーザー１０６と半導体チップ１０１とを容易に接着させることができる。また、熱可塑性絶縁樹脂１１２は加熱により弾性係数が小さくなること、また、この素材自身が加熱による接着性を有していることから、フレキシブルインターポーザー基板１０６を半導体チップ１０１周側面に沿って折り曲げて接着させる工程は、第１の従来技術と比較して極めて容易となる。また、第１の従来技術において、インターポーザー基板１０２と半導体チップ１０１との接着層として挿入されている絶縁性樹脂１０９は必要ない。よって、この第２の従来技術による半導体装置１０２においては、製造工程を短縮化することができ、製造コストも抑制することができる。
【０００６】
このようにして形成される第２の従来技術による半導体装置２００においても、第１の従来技術による半導体装置１００と同様にして、図５２に示すように、電極パッド１０４及びはんだバンプ１０７を介して複数個を垂直に積層実装することによって、ベアチップと略同サイズの小型３次元半導体装置を形成することができる。
【０００７】
このようにして形成されるベアチップと略同サイズの小型３次元半導体装置は、第１の従来技術による３次元半導体装置と同様に、図５３に示すように、最下段に配置される半導体装置２００の回路面側に形成されるはんだバンプ１０７を介して、マザーボード基板１１１上に２次実装される。そして、このマザーボード基板１１１と３次元半導体装置の最下段の半導体装置２００との間には、図５４に示すように、熱硬化性樹脂からなるアンダーフィル樹脂１０８が挿入される。これによって、第１の従来技術と同様に、最下段の半導体装置２００のはんだバンプ１０７は封止されるため、温度変化が加わる環境下において、半導体チップ１０１とマザーボード基板１１１との間の線膨張率差に起因し、はんだバンプ１０７へ熱応力が加わることにより発生するはんだバンプ１０７の疲労寿命が改善され、はんだバンプ１０７にクラックが入り断線するようなことがなくなるような構成となっている。
【０００８】
【特許文献１】
特開平８−３３５６６３号公報
【特許文献２】
特開２００１−１９６５０４号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、このような熱硬化性樹脂からなるアンダーフィル樹脂１０８を、半導体装置２００とマザーボード基板１１１との間に充填してしまうと、半導体装置２００のマザーボード基板１１１への２次実装後に実施される半導体チップ１０１に対する特性評価のためのテスト及びこの半導体装置２００の品質評価のためのテスト等において不具合が検出されるような場合にリペアができない。また、半導体装置とマザーボード基板との間に熱硬化性樹脂からなるアンダーフィル樹脂を挿入し加熱して熱硬化させる工程は、半導体製造装置の製造コストを高くする要因ともなっている。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、マザーボード基板とのフリップチップ実装の際に、熱硬化性樹脂からなるアンダーフィル樹脂によるはんだバンプの封止工程が必要なく、マザーボード基板との接続信頼性が高く、安価で、且つ、不具合が発生した場合においても極めて容易にリペアすることができるＣＳＰ技術によるベアチップと略同サイズの小型半導体装置及び前記半導体装置を複数個積層して構成される３次元半導体装置並びにその製造方法と、回路基板、電子機器並びに半導体装置の製造装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本願第１の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、を有し、前記半導体素子の回路面の反対側の面についてその一部である半導体素子裏面中央部分のみが前記フレキシブル基板に接着固定されており、外部端子が前記半導体素子と前記フレキシブル基板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００１４】
前記半導体素子と前記フレキシブル基板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることが望ましい。
【００１５】
本願第２の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に非接着で配置された平板と、を有し、前記平板は前記半導体素子の反対側の面が前記フレキシブル基板に接着固定されており、外部端子が前記平板に整合する位置に配置されていることを特徴とする。
【００１６】
本願第３の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に配置された平板と、を有し、前記平板は前記半導体素子側の面の一部のみが前記半導体素子に接着固定され、前記半導体素子の反対側の面が前記フレキシブル基板に接着固定されており、外部端子が前記半導体素子と前記平板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００１７】
前記フレキシブル基板を形成する絶縁性樹脂フィルムのうち少なくとも前記半導体素子の回路面と対面する側に位置する絶縁性樹脂フィルムが熱可塑性樹脂であることが望ましい。
【００１８】
本願第４の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有し、前記半導体素子の回路面の反対側の面についてその一部のみが前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記半導体素子と前記フレキシブルインターポーザー基板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００１９】
前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される部分は、前記半導体素子裏面中央部分であることが好適である。
【００２０】
前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される部分は、前記半導体素子裏面周縁部の一部であっても良い。
【００２１】
前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることが望ましい。
【００２２】
本願第５の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に非接着で配置された平板と、を有し、前記平板は前記半導体素子の反対側の面が前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記平板に整合する位置に配置されていることを特徴とする。
【００２３】
本願第６の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に配置された平板と、を有し、前記平板は前記半導体素子側の面の一部のみが前記半導体素子に接着固定され、前記半導体素子の反対側の面が前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記半導体素子と前記平板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００２４】
前記半導体素子と前記平板とが接着固定される部分は、前記半導体素子裏面中央部分であることが好適である。
【００２５】
前記半導体素子と前記平板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることが望ましい。
【００２６】
前記平板は、この平面視での外形が前記半導体素子と同じか又は前記半導体素子よりも小さくすることができる。
【００２７】
前記平板の線膨張率は、前記半導体装置の線膨張率と前記半導体装置が搭載される外部基板の線膨張率との間の大きさ又は前記外部基板の線膨張率と同じ大きさを有することが望ましい。
【００２８】
前記フレキシブルインターポーザー基板の少なくとも内面側の絶縁性樹脂フィルムは熱可塑性樹脂で形成することができる。
【００２９】
本願第７の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有する半導体装置が複数個積層され、前記第２電極パッド同士が第２の導電体を介して接続された３次元積層型半導体装置において、最下段に配置され外部基板に２次実装される前記半導体装置は本願第１乃至第６の発明に係る半導体装置であることを特徴とする。
【００３０】
前記３次元積層型半導体装置の最下段に配置された半導体装置以外の半導体装置は、その少なくとも前記半導体素子に接する側の前記絶縁性樹脂フィルムは熱可塑性樹脂であることが望ましい。
【００３１】
また、本発明においては、本願第１乃至第７の発明に係る半導体装置のいずれかを回路基板に搭載することができる。
【００３２】
更にまた、本発明においては、本願第１乃至第７の発明に係る半導体装置のいずれかを電子機器に組み込むことができる。
【００３３】
本願第８の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、を有する半導体装置の製造方法において、絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブル基板に前記電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程と、前記フレキシブル基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子と前記フレキシブル基板との接着領域を除く領域に整合する位置に配置されるように前記フレキシブル基板と前記半導体素子とを接着固定する工程と、を有することを特徴とする。
【００３４】
前記半導体素子の回路面の反対側の面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程は、離形剤又は非粘着剤を前記半導体素子裏面又は前記フレキシブル基板の絶縁性樹脂フィルムの所望の位置に塗布する工程とすることができる。
【００３５】
前記前記半導体素子裏面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程は、前記フレキシブル基板内側の絶縁性樹脂フィルムの所望の位置をプラズマに曝し表面改質処理によっても良い。
【００３６】
本願第９の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面にこの面に非接着で配置された平板と、を有する半導体装置の製造方法において、前記絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブル基板に前記電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面側に平板を配置する工程と、前記平板の位置ずれを防止する工程と、前記フレキシブル基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子における接着領域を除く領域に整合する位置に配置されるように前記フレキシブル基板と前記半導体素子及び前記平板とを接着固定する工程と、を有することを特徴とする。
【００３７】
前記平板の位置ずれを防止する工程は、前記平板上から垂直に圧力をかける治具を用いることで可能となる。
【００３８】
前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部とを接着固定することによっても良い。
【００３９】
また、前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部又は全部を接着剤により接着固定し、前記フレキシブル基板と前記半導体素子及び前記平板とを接着固定する工程の後に前記接着剤の接着力を消失させる工程によっても可能である。
【００４０】
本願第１０の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有する半導体装置の製造方法において、前記１対の絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブルインターポーザー基板に前記第１電極パッド及び前記第２電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記第１電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面に前記フレキシブルインターポーザー基板の内側の絶縁性樹脂フィルムが接着しない部分を形成する工程と、前記フレキシブルインターポーザー基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子と前記フレキシブルインターポーザー基板との接着領域を除く領域に整合する位置に配置されるように前記フレキシブルインターポーザー基板と前記半導体素子とを接着固定する工程と、を有することを特徴とする。
【００４１】
前記半導体素子の回路面の反対側の面に前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムが接着しない部分を形成する工程は、離形剤又は非粘着剤を前記半導体素子裏面又は前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムの所望の位置に塗布する工程が好適である。
【００４２】
前記前記半導体素子裏面に前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムが接着しない部分を形成する工程は、前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムの所望の位置をプラズマに曝し表面改質処理することによっても可能である。
【００４３】
本願第１１の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面にこの面に非接着で配置された平板と、を有する半導体装置の製造方法において、前記絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブルインターポーザー基板に前記第１電極パッド及び前記第２電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極パッドと前記第１電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面側に平板を配置する工程と、前記平板の位置ずれを防止する工程と、前記フレキシブルインターポーザー基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子における接着領域を除く領域に整合する位置に配置されるように前記フレキシブルインターポーザー基板と前記半導体素子及び前記平板とを接着固定する工程と、を有することを特徴とする。
【００４４】
前記平板の位置ずれを防止する工程は、前記平板上から垂直に圧力をかける治具を用いることによって可能となる。
【００４５】
前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部とを接着固定しても良い。
【００４６】
また、前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部又は全部を接着剤により接着固定し、前記フレキシブルインターポーザー基板と前記半導体素子及び前記平板とを接着固定する工程の後に前記接着剤の接着力を消失させることもできる。
【００５５】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は本発明の第１の実施形態に係る半導体装置を示す断面図であり、図２乃至図５は本実施例に係る半導体装置の製造方法を示す断面図である。また、図６乃至図８は、本実施形態に係る半導体装置の別の製造方法を示す断面図である。本実施形態に係る半導体装置は、図１に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が密着して配置され、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００５６】
次に、図２乃至図５を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施例に係る半導体装置の製造方法においては、先ず、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図２（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。導電体４は、Ａｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎはんだ等で形成されたバンプであり、この導電体４を形成する材料の種類に応じて、約１５０乃至３５０℃の温度範囲において、公知の熱圧着法及びリフロー法等を適用することによって、導電体４と電極パッド５とは、容易にフリップチップ接続させることができる。例えば、導電体４を形成する材料がＡｕバンプである場合においては、加熱最高温度を３００乃至３５０℃とし、導電体４となる夫々のバンプにかかる荷重を１バンプについて４０乃至１００ｇとし、フリップチップボンダーにより電極パッド５上に熱圧着することによって、これらのＡｕバンプからなる導電体４と電極パッド５とを容易にフリップチップ接続することができる。また、このフリップチップ接続のための熱圧着工程によって、熱可塑性樹脂２は導電体４周辺を封止すると共に、半導体チップ１の回路面と接着する。
【００５７】
次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図２（ｂ）に示すように、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置し、半導体チップ１上には平板６を配置する。次に、図３に示すように、平板６が半導体チップ１上からずれないように、テフロン（登録商標）等の耐熱性に優れた材料で作製された材料固定用治具１６で１００乃至５００ｇ程度の荷重を加えて、平板６を半導体チップ１上に固定する。そして、ヒーター１５の温度を１５０℃程度に設定し、フレキシブルインターポーザー基板１１を加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにフレキシブルインターポーザー基板１１を折り曲げる際には、図４に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着することができる。また、材料固定用治具１６は、フレキシブルインターポーザー基板１１と平板６とを接着させるために、平板６側に配置されるフレキシブルインターポーザー基板１１上でローラ１７を動かす際には、このローラ１７の動作を妨げないように上部へ移動させることができるようにすると良い。このようにして、図５（ａ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図５（ｂ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎ等で形成されるはんだボールをリフローし、はんだバンプ８を形成する。なお、このはんだバンプ８を形成する際のリフロー温度は、用いるはんだボールの材料により２００乃至２６０℃程度を最高温度とすると良い。また、この本実施形態に係る半導体装置を、図１に示すように、マザーボード基板９上に２次実装する場合においては、この半導体装置に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせを実施した後、これらをリフロー法により接続すると良い。
【００５８】
なお、上述の製造方法においては、ヒーター１５の温度を１５０℃に設定し、半導体チップ１、平板６及びフレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１及び平板６をフレキシブルインターポーザー基板１１に接着しているが、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。この場合、ヒーター１５を用意する必要がなく、且つ、ローラ１７内部に挿入された抵抗体に与える電流量を変更することによりフレキシブルインターポーザー基板１１を加熱する温度を容易に変更でき好都合である。また、フレキシブルインターポーザー基板１１外側に用いる絶縁性樹脂３を熱可塑性樹脂とする場合、ヒーター１５による加熱においては、絶縁性樹脂３がヒーター１５に付着する可能性を排除するために、ヒーター１５の温度を正確に設定する必要があるが、ローラ１７による加熱ではこのような必要がなく、より簡便にフレキシブルインターポーザー基板１１と半導体チップ１及び平板６とを接着させることができる。
【００５９】
次に、図７乃至図８を参照して、本実施形態に係る半導体装置の別の製造方法を説明する。この別の製造方法においては、上述の製造方法と同様に、先ず、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図７（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。また、このフリップチップ接続のための熱圧着工程によって、熱可塑性樹脂２は導電体４周辺を封止すると共に、半導体チップ１の回路面と接着する。次に、半導体チップ１裏面に仮接着剤１４を塗布し、平板６を半導体チップ１裏面に接着固定する。なお、この仮接着剤１４には、例えば、エチレン酢酸ビニル共重合樹脂（EVA）、ポリアミド、ポリエステル若しくはアタクチックポリプロピレン等のホットメルト接着剤又はフェノール樹脂系接着剤、ユリア樹脂系接着剤、メラミン樹脂系接着剤、レゾルシン系接着剤、α−オレフィン樹脂接着剤、酢酸ビニル樹脂系接着剤若しくはシアノアクリレート系接着剤等を用いると、１５０乃至２５０℃程度の高温領域に曝す工程を経ることにより接着力を消失させることができ好適である。
【００６０】
次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図７（ｂ）に示すように、ヒーター１５上に設置し、フレキシブルインターポーザー基板１１を加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにフレキシブルインターポーザー基板１１を折り曲げる際には、図８（ａ）に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着し、図８（ｂ）に示すように、本実施形態に係る半導体装置を完成する。なお、ヒーター１５の温度は１５０℃程度に設定し、フレキシブルインターポーザー基板１１を半導体チップ１側面と平板６とに接着した後に、仮接着剤１４の接着力が消失する程度の高温領域、例えば２００℃程度にヒーター温度を上げることによって、半導体チップ１の裏面と平板６とを接着させないような構造を実現することができる。また、半導体チップ１の裏面と平板６とを接着させないような構造を実現するために、エタノール、イソプロピルアルコール又はメチルエチルケトン等の有機溶剤で洗浄することにより仮接着剤１４を除去しても良いし、後工程のはんだバンプ８形成工程において実施される２００℃以上の加熱工程を利用しても良い。更にまた、仮接着剤１４にポリビニルアルコール（PVA）等の水溶性接着剤を用いる場合、半導体装置の組み立て工程終了後に、水又はエタノール等の溶剤で洗浄することにより仮接着剤１４を容易に除去することができるため、ヒーター１５の温度を途中で高温領域に変更する必要がない。このようにして、図８（ｂ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図８（ｃ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎ等で形成されるはんだボールをリフローし、はんだバンプ８を形成する。
【００６１】
なお、この製造方法においても、ヒーター１５により加熱する方法を用いずに、ローラ１７内部に抵抗体を挿入し、このローラ１７でフレキシブルインターポーザー基板１１を外側から加熱しながら、フレキシブルインターポーザー基板１１と半導体チップ１及び平板６とを接着する方法を用いても同じ効果が得られる。
【００６２】
本実施形態においては、半導体チップ１の裏面に平板６を固定せずに接して配置することによって、温度変化のある環境下において、半導体チップ１及びマザーボード基板９が異なる線膨張率を有することに起因して発生する熱応力を緩和させることができる。一般に、半導体チップ１は、線膨張率が３乃至４ｐｐｍである半導体基板から製造される。一方、このような半導体チップ１を２次実装するマザーボード基板９等のような外部基板は、線膨張率が１５ｐｐｍ程度であるエポキシ樹脂等の材料で製造される。このため、半導体チップ１をＣＳＰ等のような小型半導体装置として１次実装し、これをマザーボード基板９に２次実装するような場合、この半導体チップ１の駆動時における発熱及びこの半導体装置を使用する環境条件によって、半導体チップ１とマザーボード基板９とが異なる線膨張率の基に熱膨張及び冷却収縮を繰返すことになる。このような熱膨張及び冷却収縮によって、半導体チップ１を搭載した半導体装置とマザーボード基板９との接点であるはんだバンプ８には熱応力が繰返し加わるため、はんだバンプ８は疲労し寿命が短くなる。本実施形態においては、マザーボード基板９による熱膨張及び冷却収縮を平板６が緩和する。平板６と半導体チップ１とは接着固定されていないため、温度変化によりマザーボード基板９が熱膨張又は冷却収縮し、従来の半導体装置においては半導体チップ１との間に発生したような熱応力を平板６が吸収する。このため、本実施形態に係る半導体装置をマザーボード基板９上に２次実装する場合においても、従来技術においては必要とされたアンダーフィル樹脂は必要ない。よって、本実施形態に係る半導体装置は製造工程が少ないため、製造期間が短く、製造コストも抑制できる。また、アンダーフィル樹脂によるはんだバンプ８の封止がないため、後の検査工程において不具合が検出されるような場合においても、容易にリペアすることができる。更にまた、熱応力によるはんだバンプ８の疲労そのものが排除されるため、半導体装置とマザーボード基板９とのフリップチップ接続の信頼性そのものを著しく向上させることができる。
【００６３】
なお、本実施形態においては、平板６を形成する材料を特に限定するものではないが、平板６はマザーボード基板９の熱膨張及び冷却収縮を吸収及び緩和することができるように、マザーボード基板９と同程度の線膨張率を有することが望ましい。例えば、半導体チップ１の線膨張率が３乃至４程度であり、マザーボード基板９の線膨張率が１５ｐｐｍ程度である場合においては、平板６は、セラミックス、ガラスエポキシ及びビスマレイミドトリアジン（ＢＴ）レジン等のような線膨張率が９乃至１５ｐｐｍ程度の材料で形成されると好適である。
【００６４】
次に、本発明の第２の実施形態に係る半導体装置について説明する。図９は、本発明の第２の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、第１の実施形態と同様に、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が固定されずに接して配置され、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００６５】
本実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法と同様であって、半導体チップ１周側面にフレキシブルインターポーザー基板１１を接着する工程を実施する前に、半導体チップ１側面に、四フッ化エチレン樹脂（PTFE）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（PFA）、四フッ化エチレン・六フッ化プロピレン共重合体樹脂（FEP）等のようなフッ素樹脂等からなる非粘着剤１８を塗布する。この後、第１の実施形態の製造方法と同様の方法によって、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着し、フレキシブルインターポーザー基板１１上の電極パッド５上にはんだバンプ８を実装する。
【００６６】
なお、本実施形態においては、非粘着剤１８を半導体チップ１側面に塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１との接着面積を少なくしているが、第１の実施形態で詳述したような仮接着剤１４を非粘着剤１８の代わりに半導体チップ１側面に塗布し、この半導体装置を完成した後に過熱することによって、この仮接着剤１４の接着力を消失させる方法によっても同じ効果が得られる。
【００６７】
この第２の実施形態においては、半導体チップ１の側面に非粘着剤１８を塗布することによって、半導体チップ１は、この裏面だけではなく側面もフレキシブルインターポーザー基板１１と接着固定されていない。このため、フレキシブルインターポーザー基板１１と半導体チップ１との接着面積がより少ない構成となっている。よって、本実施形態に係る半導体装置は、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、第１の実施形態よりも信頼性の高い２次実装を実現することができる。
【００６８】
次に、本発明の第３の実施形態に係る半導体装置について説明する。図１０は、本発明の第３の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１よりも平面視での外形が小さい平板６が固定されずに接して配置されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。また、本実施形態に係る半導体装置は、半導体チップ１よりも平面視での外形が小さい平板６を用いて、第１の実施形態と同様の方法により製造される。
【００６９】
この第３の実施形態においては、半導体チップ１裏面に固定されずに接しており、フレキシブルインターポーザー基板１１とは接着されている平板６の平面視での外形が、第１の実施形態における平板６のサイズよりも小さい。このため、フレキシブルインターポーザー基板１１は、平板６の温度変化に基づく熱膨張及び冷却収縮による影響を受け難く、マザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することが、より容易となる。よって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、第１の実施形態よりも信頼性の高い２次実装を実現することができる。
【００７０】
次に、本発明の第４の実施形態に係る半導体装置について説明する。図１１は、本発明の第４の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１よりも平面視での外形が小さい平板６が固定されずに接して配置され、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態に係る半導体装置の製造方法は、第２の実施形態に係る半導体装置の製造方法と同様であって、且つ、第３の実施形態に係る半導体装置と同様に、半導体チップ１よりも小さなサイズの平板６を用いる。
【００７１】
この第４の実施形態においては、第２の実施形態及び第３の実施形態の効果を併せ持つ半導体装置を製造することができる。よって、本実施形態に係る半導体装置は、より接続信頼性の高い２次実装を実現することができる。
【００７２】
次に、本発明の第５の実施形態に係る半導体装置及びその製造方法について説明する。図１２は本発明の第５の実施形態に係る半導体装置を示す断面図であり、図１３乃至図１６は本実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置は、図１２に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が接着剤１２により極めて小さな面積で接着固定されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００７３】
次に、図１３乃至図１６を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施例に係る半導体装置の製造方法においては、第１の実施形態と同様に、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図１３（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。
【００７４】
次に、、図１３（ｂ）に示すように、半導体チップ１裏面側の中央部の極めて狭い面積に接着剤１２を塗布する。そして、図１３（ｃ）に示すように、この半導体チップ１裏面上に平板６を載せ、この平板６を接着剤１２を介して半導体チップ１に固定する。
【００７５】
次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図１４に示すように、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置する。次に、図１５に示すように、フレキシブルインターポーザー基板１１を，ヒーター１５上で加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにして、図１６（ａ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図１６（ｂ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上にはんだバンプ８を形成する。また、この本実施形態に係る半導体装置を、図１２に示すように、マザーボード基板９上に２次実装する場合においては、この半導体装置に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせを実施した後、これらをリフロー法により接続すると良い。
【００７６】
なお、上述の製造方法においては、平板６及びフレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１及び平板６をフレキシブルインターポーザー基板１１に接着しているが、第１の実施形態と同様に、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。
【００７７】
なお、接着剤１２には、エポキシ樹脂系接着剤及びシリコン系接着剤等のような、フレキシブルインターポーザー基板１１を接着する際の加熱温度である１５０℃程度においても接着力が低下しないような材料からなる接着剤を用いると良い。また、この接着剤１２の塗布方法は、平板６の中央部分に接着剤１２を予め塗布し、この接着剤１２が塗布された面を半導体チップ１裏面に接するようにして、平板６を半導体チップ１上に載せる方法によっても、上述の製造方法と同じ効果が得られる。
【００７８】
本実施形態においては、半導体チップ１裏面の極一部に接着剤１２を塗布し、半導体チップ１と平板６とを接着固定することによって、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができる。このため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することがで切る。また、第１の実施形態の製造方法のように、フレキシブルインターポーザー基板１１を半導体チップ１及び平板６に接着する際に、材料固定用治具１６を用いて平板６を半導体チップ１の裏面に固定する必要がなくなり、より容易な製造方法を実現することもできる。
【００７９】
次に、本発明の第６の実施形態に係る半導体装置について説明する。図１７は、本発明の第６の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が接着剤１２により極めて狭い面積で接着固定されており、半導体チップ１の側面には非粘着剤１８が塗布されている。また、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８０】
本実施形態の製造方法は第１の実施形態の製造方法と同様である。また、第５の実施形態の製造方法と同様にして、半導体チップ１の裏面と平板６との間に接着剤１２を塗布する工程が設けられ、また、第２の実施形態と同様に、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着する工程の前に、半導体チップ１側面に非粘着剤１８を塗布する工程が設けられる。
【００８１】
本実施形態においては、第２の実施形態と第５の実施形態の有する効果を併せて実現することができる。即ち、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。
【００８２】
次に、本発明に係る第７の実施形態について説明する。本実施形態に係る半導体装置は、図１８に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１より平面視での外形が小さい平板６が接着剤１２により極めて小さな面積で接着固定されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８３】
本実施形態においては、第２の実施形態と第５の実施形態の有する効果を併せて実現することができる。即ち、平板６の外形サイズが半導体チップ１よりも小さいため、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。
【００８４】
次に、本発明の第８の実施形態に係る半導体装置について説明する。図１９は、本発明の第８の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１より平面視での外形が小さい平板６が接着剤１２により極めて狭い面積で接着固定されており、半導体チップ１の側面には非粘着剤１８が塗布されている。また、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８５】
本実施形態の製造方法は第１の実施形態の製造方法と同様である。また、第５の実施形態の製造方法と同様にして、半導体チップ１の裏面と平板６との間に接着剤１２を塗布する工程が設けられ、また、第２の実施形態と同様に、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着する工程の前に、半導体チップ１側面に非粘着剤１８を塗布する工程が設けられる。
【００８６】
本実施形態においては、第５の実施形態と第７の実施形態の有する効果を併せて実現することができる。即ち、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性が極めて高い半導体装置を実現することができる。
【００８７】
次に、本発明の第９の実施形態に係る半導体装置及びその製造方法について説明する。図２０は本発明の第９の実施形態に係る半導体装置を示す断面図であり、図２１乃至図２４は本実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置は、図２０に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１中央部の極めて狭い面積を残して非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８８】
次に、図２１乃至図２４を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施形態に係る半導体装置の製造方法においては、第１の実施形態と同様に、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図２１（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。
【００８９】
次に、図２１（ｂ）に示すように、半導体チップ１の裏面上に、半導体チップ１裏面側の中央部の極めて狭い面積を残して非粘着剤１８を塗布する。そして導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置し、真空吸着により固定する。次に、図２２に示すように、フレキシブルインターポーザー基板１１を，ヒーター１５上で加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げ、図２３（ａ）に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着する。このようにして、図２３（ｂ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図２３（ｃ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上にはんだバンプ８を形成する。
【００９０】
なお、上述の製造方法においては、フレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１をフレキシブルインターポーザー基板１１に接着しているが、第１の実施形態と同様に、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。
【００９１】
なお、半導体チップ１の裏面に非粘着剤１８を塗布する方法としては、図２４（ａ）に示すように、フレキシブルインターポーザー基板１１の半導体チップ１裏面側に形成される熱可塑性樹脂２の表面において、半導体チップ１と接着させない所望の部分に、非粘着剤１８を塗布しておく方法によっても同じ効果が得られる。また、図２４（ｂ）に示すように、フレキシブルインターポーザー基板１１の半導体チップ１裏面側に形成される熱可塑性樹脂２の表面において、半導体チップ１と接着させる所望の部分を金属平板等からなるマスク材１９により覆って保護した後、半導体チップ１と接着させない所望の部分を公知のプラズマエッチング法等によりプラズマ２０に曝すことによって、半導体チップ１と接着させない部分の熱可塑性樹脂２の接着力を消失させる方法によっても同じ効果が得られる。
【００９２】
本実施形態においては、半導体チップ１の裏面の極めて狭い面積とフレキシブルインターポーザー基板１１とを接着固定することによって、他の第１乃至第８の実施形態で用いた平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。このため、他の実施形態と同様に、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができる。
【００９３】
次に、本発明の第１０の実施形態に係る半導体装置について説明する。図２５は、本発明の第１０の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、図２５に示すように、この半導体チップ１裏面中央部分の極めて狭い面積を残した裏面全面及び半導体チップ１側面に、非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態に係る半導体装置は、第９の実施形態と同様の方法により製造することができる。
【００９４】
本実施形態においては、半導体チップ１裏面中央部分の極めて狭い面積を除く裏面全面及び半導体チップ１側面に非粘着材１８を塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない構成を実現している。このため、本実施形態に係る半導体装置は、第９の実施形態と同様に、平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。更に、半導体チップ１の側面とフレキシブルインターポーザー基板１１とが接着されていないため、本実施形態に係る半導体装置は、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止する効果が、より大きい。
【００９５】
次に、本発明の第１１の実施形態に係る半導体装置について説明する。図２６は、本発明の第１１の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、図２６に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１周縁部分の極めて狭い面積を残して非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態は、第９の実施形態と同様にして製造することができる。
【００９６】
本実施形態においては、半導体チップ１裏面周縁部分の極めて狭い面積を除く裏面全面及び半導体チップ１側面に非粘着材１８を塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない構成を実現している。このため、本実施形態に係る半導体装置は、第９の実施形態と同様に、平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。このため、本実施形態に係る半導体装置においては、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止する効果を得ることができる。
【００９７】
なお、第９の実施形態においては、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない部分は、半導体チップ１裏面中央部分の極めて狭い面積であり、第１１の実施形態においては、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない部分は、半導体チップ１裏面周縁部分の極めて狭い面積である。この半導体チップ１とフレキシブルインターポーザー基板１１との接着部は、特に限定されるものではなく、フレキシブルインターポーザー基板１１の自由度が大きくなりすぎず、後のマザーボード基板９への２次実装工程において、このフレキシブルインターポーザー基板１１上に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせに支障がでない程度に半導体チップ１とフレキシブルインターポーザー基板１１とが固定される位置及び面積であり、フレキシブルインターポーザー基板１１が、２次実装工程における接続信頼性を維持できる程度に平坦性を維持できるような接着部及び接着面積であれば良い。
【００９８】
次に、本発明の第１２の実施形態に係る半導体装置について説明する。図２７は、本発明の第１２の実施形態に係る半導体装置を示す断面図である。本実施形態においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、本発明の第４の実施形態に係る半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の実施形態に係る半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。
【００９９】
この第１２の実施形態においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、本発明の第４の実施形態に係る半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、本実施形態においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。
【０１００】
次に、本発明の第１３の実施形態に係る半導体装置について説明する。図２８は、本発明の第１３の実施形態に係る半導体装置を示す断面図である。本実施形態においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、本発明の第６の実施形態に係る半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の実施形態に係る半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。
【０１０１】
この第１３の実施形態においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、本発明の第６の実施形態に係る半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、本実施形態においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。
【０１０２】
次に、本発明の第１４の実施形態に係る半導体装置について説明する。図２９は、本発明の第１４の実施形態に係る半導体装置を示す断面図である。本実施形態においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、本発明の第１０の実施形態に係る半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の実施形態に係る半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。
【０１０３】
この第１４の実施形態においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、本発明の第１０の実施形態に係る半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、本実施形態においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。
【０１０４】
なお、第１２乃至第１４の実施形態においては、マザーボード基板９にはんだバンプ８を介して直接接続される最下段の半導体装置以外の上段に配置される半導体装置は、マザーボード基板９との線膨張率の差に起因する熱応力の影響をほとんど受けないため、第２の従来技術による半導体装置を用いて３次元半導体装置を構成しているが、この３次元半導体装置を構成する半導体装置の種類は特に限定されるものではなく、最下段に配置される半導体装置が本発明に係る半導体装置でありマザーボード基板９からの温度変化による膨張及び収縮運動を吸収及び緩和することができる半導体装置であれば、この最下段に配置される半導体装置以外の上段に配置される半導体装置は、どのような半導体装置であっても同じ効果を得ることができる。例えば、３次元半導体装置を構成する全ての半導体装置を本発明に係る半導体装置で構成することもできる。このとき、この３次元半導体装置を構成する夫々の半導体装置が同じ種類の半導体装置である必要はなく、全て異なる種類であっても良い。また、３次元半導体装置において、最下段及び下段から２段目を構成する半導体装置を本発明に係る半導体装置とし、他の上段を構成する半導体装置を従来技術による半導体装置としても良い。
【０１０５】
本発明に係る半導体装置及び３次元積層型半導体装置は、この用途を特に限定されるものではないが、特に機器の小型化及び軽量化の要求が最近高まりつつある携帯電話、携帯情報端末、ノート型パーソナルコンピュータ及びデジタルカメラ等の電子機器等に搭載するのに好適である。また、本発明に係る半導体装置及び３次元積層型半導体装置は、上述のような電子機器等の内部に搭載されるプリント基板、ビルドアップ基板及び多層基板等の外部基板に高密度に２次実装されるのに好適である。
【０１０６】
次に、本発明の半導体装置を製造する製造装置について説明する。図３０はこの第１の半導体製造装置を示す模式的斜視図である。第１の半導体装置の製造装置は、主に銅、アルミニウム若しくはこれらの合金又はステンレス鋼等の材料を使用して加工された加熱可能なヒータステージ２０３と、ヒータステージ２０３の表面を加圧しながら移動できるローラ２０５とで構成されている。ローラ２０５は、４個配置されており、夫々、その回転軸がヒータステージ２０３の矩形をなす表面の各辺に平行且つ水平になるように、配置されている。ヒータステージ２０３のうち、半導体装置２０４が載置される部分には、半導体装置２０４を固定するための真空吸着用の微小孔２０６が設けられている。ヒータステージ２０３と真空ポンプとを小径の金属製パイプ等により連結することによって、微小孔２０６から半導体装置２０４を吸引して半導体装置２０４をヒータステージ２０３に固定するようになっている。この吸着強度は、真空ポンプの排気能力又は微小孔２０６の大きさを調整することにより制御することができる。
【０１０７】
組み立てる半導体装置２０４に用いられているインターポーザー基板２０２を構成する絶縁材料が、例えばシリコーン変性のポリイミドと可撓性エポキシ樹脂とを複合させた材料のような熱可塑性樹脂である場合は、ヒータステージ２０３の表面に、半導体装置２０４とヒータステージ２０３とが接着しないように、ヒータステージの表面に、予め四フッ化エチレン樹脂（ＰＴＦＥ）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（ＰＦＡ）、又は四フッ化エチレン・六フッ化プロピレン共重合体樹脂（ＦＥＰ）等のフッ素樹脂加工又はシリコン樹脂加工等、非粘着性を付加する加工を施すことが望ましい。インターポーザー基板２０２を構成する絶縁材料に熱可塑性樹脂を使用することは、半導体チップ２０１にクラックを発生させずにインターポーザー基板２０２を折り曲げやすくすることに効果的である。加熱することによって熱可塑性樹脂の弾性係数（ヤング率）が小さくなるため、インターポーザー基板２０２の折り曲げ工程で半導体チップ２０１に無理な応力をかけずに済む。
【０１０８】
また、ローラ２０５の材料はシリコンゴム又はフッ素ゴム等の弾性を持った高耐熱性材料であることが好ましい。半導体装置２０４に使用しているインターポーザー基板２０２を構成する絶縁材料が例えばシリコーン変性のポリイミドと可撓性エポキシ樹脂とを複合させた材料である場合は、本実施形態の製造装置を使用してインターポーザー基板２０２と半導体チップ２０１の裏面とを１５０℃〜２５０℃に加熱しながら接着させる必要があるため、ローラ２０５の構成材料は、高温に耐えられる材料である必要がある。それに加えて、シリコンゴム及びフッ素ゴム等の弾性を持った材料とすることにより、ローラの表面形状が半導体装置２０４の微小な凹凸形状に対しても柔軟に変形できるため、インターポーザー基板２０２と半導体チップ２０１の裏面との間の密着不良を防止することができる。
【０１０９】
ローラ２０５は図３１に示すように、耐熱性のある弾性体２０８、発熱体２０７、及びアーム２０９で主に構成されている。ローラ２０５は加熱を可能にするために高耐熱性を有するシリコンゴムチューブ又はフッ素ゴムチューブ等の弾性体２０８の中に発熱体２０７を通してある。発熱体２０７は、例えばステンレス鋼、銅などの金属管の中に絶縁体を介してニクロム線などの抵抗線が通っているものである。
【０１１０】
また、ローラの加圧装置は、図３２に示すように支持体２１１に一端を支持されたアーム２０９が弾性バネ２１０によって斜め下方に向けて引っ張られている構造となっており、電動シリンダー２１２によってステージ装置２０３が上下することによって、半導体装置２０４の側面及び裏面を加圧しながら移動できるようになっている。例えば、バネの設置角度を地面に対して４５°とすることで、加圧強度をバネ強度の約０．７倍に制御することができる。バネ強度を変えることによって、加圧強度を制御できる。
【０１１１】
この方法よりも更に容易に加圧強度を可変にするためには、図３３に示すように、弾性バネ２１０と、伸縮可能な直動型電動アクチュエータ、連動型電動アクチュエータ、又は電動油圧式アクチュエータ等の電動式アクチュエータ２１３とを連結することが望ましい。電動式アクチュエータ２１３によってバネ２１０の伸縮をあらかじめ調整することにより、バネ２１０の強度を自由にコントロールできる。
【０１１２】
ヒータステージ２０３の温度調節器、ヒータステージの電動シリンダー２１２、ローラ２０５の電動式アクチュエータ２１３をパーソナルコンピューターで制御するシステムを構築することにより、半導体装置２０４の製造プロセス中に半導体チップ２０１、インターポーザー基板２０２に接触するローラ２０５の動作速度、動作パターン、加圧強度、加熱温度、ヒータの加熱温度を予めプログラミングして可変に制御することが可能となり、半導体装置２０４の開発装置及び量産製造装置として有効なものとなる。
【０１１３】
次に、図３４を参照して、第２の半導体装置の製造装置について説明する。この第２の半導体装置の製造装置は、図３０の半導体装置の製造装置とほぼ同じ構造であるが、ヒータステージ２０３の表面の構造のみが異なる。即ち、本実施形態においては、ヒータステージ表面の材料及びステージ材料に、例えば主成分に三フッ化塩化エチレン樹脂等のフッ素樹脂を使用した多孔質材料、又は多孔質セラミックス材料等の多孔質材料２１４を使用している。多孔質材料２１４は、材料全体に微小な孔２０６が開いているため、後から真空吸着用の孔を開ける加工をしなくても半導体装置２０４を吸着させることができるという利点がある。このように、表面に多孔質材料２１４を使用していること以外は、図３０に示す製造装置と構成が同一である。
【０１１４】
図３５は、第３の半導体装置の製造装置を示す図である。この第３の製造装置は、図３０に示す半導体装置の製造装置とほぼ同じ構造であるが、組み立て前の半導体装置に、はんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なる。
【０１１５】
具体的には、図３５に示すように本実施形態のヒータステージ２０３の表面に設けられている微小な孔２０６が真空吸着の役割だけでなく、はんだボール２１６とステージ表面とを接触させないための逃げ用の孔としての役割も果たしている。はんだボール２１６が配置される位置に対応するステージ表面の微小孔２０６は、はんだボール２１６の直径より大きくなるように、予め設計されて加工されている。
【０１１６】
本第３の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面に設けられた微小孔２０６が、はんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６の直径よりも大きくなるように加工されているところ以外は、図３０に示す第１５実施形態の製造装置と同じ構造を有する。
【０１１７】
図３６は、本発明の第４の半導体装置の製造装置を示す図である。本第４の半導体装置は、図３４に示す本発明の第２の半導体装置の製造装置とほぼ同じ構造であるが、組み立て前の半導体装置にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。
【０１１８】
具体的には、図３６に示すように、ヒータステージ２０３の表面に使用されている多孔質材料２１４と半導体装置２０４に実装されているはんだボール２１６とが接触しないように、多孔質材料２１４の表面には、はんだボール２１６の直径よりも大きい孔が設けられている。
【０１１９】
この第４の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面に予めはんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６の直径よりも大きい孔が設けられている点以外は、図３４に示す第２の製造装置と同じ構造である。
【０１２０】
多孔質材料２１４がステージの側面にまである場合は、側面の孔が半導体装置２０４の吸着には不要であり、且つ吸着力を弱める原因となるので、側面には、例えば、耐熱性のあるシリコン樹脂、フッ素樹脂などを主成分とするシール又はカバー２１８が設けられていることが好ましい。
【０１２１】
図３７は、第５の半導体装置の製造装置を示す図である。本第５の半導体装置の製造装置は、図３０に示す第１の製造装置と類似しているが、第１の製造装置と異なり、ステージ装置２０３の真上から半導体装置２０４を加圧できる装置２１９を備えている。また、この加圧装置２１９が設けられているので、第１５実施形態のようにステージ表面に半導体装置２０４を固定するための真空吸着用微小孔２０６が設けられていない。加圧装置２１９は、上下自由に動くことが可能となっており、ローラ２０５が半導体装置２０４が載置されているステージ２０３の表面上を移動する際に、ローラ２０５の動きを妨げないように、上方向へ逃げるようになっている。
【０１２２】
加圧装置２１９は、半導体装置２０４を固定する機能だけでなく、半導体装置２０４をローラで組み立てた後、半導体チップ２０１とインターポーザー基板２０２との間の密着不良を改善するためにも有効的な手段となる。そのため、図３８（ａ）に示すように、加圧装置２１９の材料自体、又は図３８（ｂ）に示すように、加圧装置２１９の表面を構成する材料には、シリコンゴム又はフッ素ゴム等の弾性を持った耐熱材料２０８を使用することが好ましい。
【０１２３】
図３９は、第６の半導体装置の製造装置を示す図である。本第６の半導体装置の製造装置は、図３７に示す本発明の第５の製造装置とほぼ同じ構造であるが、この第５の製造装置と異なり、ステージ２０３の表面に半導体装置２０４を真空吸着で固定するための微小孔２０６が設けられている点のみが異なっている。半導体装置２０４に使用される半導体チップ２０１が極薄（厚さ１００μｍ以下）になった場合、半導体チップ２０１の反りの影響で加圧装置２１９だけでは半導体装置２０４を十分に固定できず、組み立て途中でステージから離れてしまい、それが原因で半導体チップ２０１の外周部にクラックが入り易くなるという不具合がある。これを防止するためにステージ表面に真空吸着用の微小孔２０６を設けることは効果的である。
【０１２４】
図４０は、第７の半導体装置の製造装置を示す図である。本第７の半導体装置の製造装置は、図３７に示す本発明の第５の製造装置とほぼほぼ同じ構造であるが、この第５の製造装置と異なり、ステージ２０３の表面の材料又はステージ２０３自体の材料に、例えば主成分に三フッ化塩化エチレン樹脂等のフッ素樹脂を使用した多孔質材料、又は多孔質セラミックス材料等の多孔質材料２１４を使用している。この多孔質材料２１４を用いることにより、図３９に示す第６の製造装置と同様な効果が得られる。しかし、第６の製造装置と異なり、ステージ装置２０３の表面全体に微小な孔２０６が開いているため、ステージ表面に後から真空吸着用の孔を開ける加工をしなくても半導体装置２０４を真空吸着させる強度を補強することができるという利点がある。
【０１２５】
図４１は、第８の半導体装置の製造装置を示す図である。本第８の半導体装置の製造装置は、図３９に示す第６の半導体装置の製造装置とほぼ同様な構造であるが、組み立て前の半導体装置２０４にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。
【０１２６】
具体的には、図４１に示すように、ヒータステージ２０３の表面に設けられている微小な孔２０６が真空吸着の役割だけでなく、はんだボール２１６とステージ表面とを接触させないための逃げとしての役割も果たしている。はんだボール２１６が配置される位置に対応するステージ表面の微小孔２０６に関しては、はんだボール２１６の直径よりは大きくなるように、つまりはんだボール２１６の逃げ用の孔２１７となるように予め設計されて孔加工されている。
【０１２７】
この第８の製造装置を用いることにより、はんだボール２１６が実装されている半導体装置２０４の組み立ても可能となる。ステージ表面に設けられた微小孔２０６に関して、はんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６が逃げられる孔２１７となっている点以外は、図３９に示す第６の製造装置と同じ構造である。
図４２は、第９の半導体装置の製造装置を示す図である。本第９の半導体装置の製造装置は、図４０に示す第７の半導体装置の製造装置とほぼ同様な構造であるが、組み立て前の半導体装置２０４にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。
【０１２８】
具体的には、図４２に示すように、ヒータステージ装置２０３の表面に用いられている多孔質材料２１４と、半導体装置２０４に実装されているはんだボール２１６とが接触しないように、はんだボール２１６の直径よりも大きい孔２１７が設けられている。
【０１２９】
この第９の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面におけるはんだボール２１６が配置される位置に対応する部分に、はんだボール２１６の直径よりも大きい孔が設けられている点以外は、図４０に示す本発明の第７の製造装置と同じ構造である。
【０１３０】
図４３は、第１０の半導体装置の製造装置におけるステージ装置表面の形状を示す図である。組み立て途中の半導体装置２０４は、例えば半導体チップ２０１とインターポーザー基板２０２とを導体バンプ２２１で接続した構造を有する。導体バンプ２２１がフェースダウンの形でステージ表面側を向いているので、ローラが半導体チップ２０１の裏面上を移動する際に、導体バンプ２２１がインターポーザー基板２０２又はステージ２０３の表面から応力を受けて、導体バンプ２２１と半導体チップ２０１の電極パッドとの接続箇所にクラックを生じさせてしまったり、電極パッドにクラックを生じさせるという不具合が発生する場合がある。これを防止するために、図４３に示す第１０の製造装置のステージ表面における導体バンプが位置する場所には、溝２２０が設けられている。半導体チップ２０１の電極パッドのレイアウトがセンターパッド配置ならば、溝２２０はステージの中心に、外周パッド配置ならば、ステージの外周部に溝２２０が設けられている。溝２２０があることで、半導体装置２０４を組み立てる際に、導体バンプが外力を受けることによる不具合を防止することができる。
【０１３１】
図４４は、第１１の半導体装置の製造装置におけるステージ装置の表面状態を示す図である。ステージ表面の形状は薄い銅若しくはアルミニウム又はその合金又はステンレス鋼等の金属薄板、又はテフロン（登録商標）等の弾性のある耐熱材料２２２を使用して、予め数μｍ〜１０μｍ程の凸形状に加工されており、インターポーザー基板２０２上をローラ２０５が移動する際に、上からローラによって半導体装置２０４を加圧することにより、ステージ２０３の表面形状が平坦に変化するようになっている。このように表面形状を変化させることは、元々半導体チップ２０１とインターポーザー基板２０２との間に密着不良箇所があるときに、密着不良箇所に存在する微小な空気を外部に押し出して、密着不良を改善させるのに効果的である。
【０１３２】
図４５は、第１２の半導体装置の製造装置におけるステージ装置の他の表面状態を示す図である。ステージ表面を構成する材料には、Ｃｒ−Ｎｉ−Ｔｉ合金、Ｃｏ−Ｎｉ−Ａｌ合金、Ｎｉ−Ｍｎ−Ｇａ合金、Ｎｉ−Ｍｎ−Ａｌ合金等の形状記憶材料を使用しており、常温での形状を予め数μｍ〜１０μｍ程の凸形状としておき、インターポーザー基板２０２上をローラ２０５が加熱しながら移動する際に、ローラ２０５による加熱によって形状記憶材料２２３が加熱され、予め記憶されていた平坦の形状に戻るようになっている。
【０１３３】
このように表面形状を変化させることは、本発明の第２５実施形態と同様で、元々半導体チップ２０１とインターポーザー基板２０２との間に密着不良箇所があるときに、密着不良箇所に存在していた微小な空気を外部に押し出して、密着不良を改善させるのに効果的である。
【０１３４】
図４６は、第１３の半導体装置の製造装置を示す図である。本第１３の半導体装置の製造装置は、第１乃至１２の製造装置とほぼ同じ構造であるが、半導体装置２０４を加熱する装置として、ヒータステージ及びローラの他に、赤外線ヒーター２２４を備えている点が異なっている。赤外線ヒーター２２４は、半導体装置２０４の組み立て途中において、特にインターポーザー基板２０２をローラ２０５と接触する前に予め加熱しておくことができるという効果がある。赤外線ヒーター２２４によって、予めインターポーザー基板２０２を十分に加熱しておくことで、インターポーザー基板２０２と半導体チップ２０１との密着力を高め、密着不良を解消することができるという効果がある。
【０１３５】
【発明の効果】
以上詳述したように、本発明においては、異なる線膨張率の材料で製造されて熱応力によるはんだバンプの疲労破壊に起因する接続不良の原因となる半導体チップとマザーボード基板との間に、この熱応力を緩和させる平板を半導体チップに接着固定せずに挿入することによって、アンダーフィル樹脂によるはんだバンプの封止を排除することができる。また、本発明においては、半導体チップとこれを搭載するＣＳＰとの間に接着されない部分を形成することによっても、アンダーフィル樹脂によるはんだバンプの封止を排除することができる。このため、本発明に係る半導体装置は、製造工程が少ないため、製造期間が短く、製造コストも抑制できる。また後の検査工程において不具合が検出されるような場合においても、容易にリペアすることができる。更にまた、熱応力によるはんだバンプの疲労そのものが排除されるため、半導体装置とマザーボード基板とのフリップチップ接続の信頼性そのものを著しく向上させることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す断面図である。
【図２】 （ａ）、（ｂ）は本発明の第１の実施形態の製造工程を示す断面図である。
【図３】 図２に続く製造工程を示す断面図である。
【図４】 図３に続く製造工程を示す断面図である。
【図５】 （ａ）、（ｂ）は図４に続く製造工程を示す断面図である。
【図６】 （ａ）、（ｂ）は本発明の第１の実施形態の別の製造工程を示す断面図である。
【図７】 （ａ）、（ｂ）は図６に続く製造工程を示す断面図である。
【図８】 （ａ）乃至（ｃ）は図７に続く製造工程を示す断面図である。
【図９】 本発明の第２の実施形態を示す断面図である。
【図１０】 本発明の第３の実施形態を示す断面図である。
【図１１】 本発明の第４の実施形態を示す断面図である。
【図１２】 本発明の第５の実施形態を示す断面図である。
【図１３】 （ａ）乃至（ｃ）は本発明の第５の実施形態の製造工程を示す断面図である。
【図１４】 図１３に続く製造工程を示す断面図である。
【図１５】 図１４に続く製造工程を示す断面図である。
【図１６】 （ａ）、（ｂ）は図１５に続く製造工程を示す断面図である。
【図１７】 本発明の第６の実施形態を示す断面図である。
【図１８】 本発明の第７の実施形態を示す断面図である。
【図１９】 本発明の第８の実施形態を示す断面図である。
【図２０】 （ａ）、（ｂ）は本発明の第９の実施形態を示す断面図である。
【図２１】 本発明の第９の実施形態の製造工程を示す断面図である。
【図２２】 図２１に続く製造工程を示す断面図である。
【図２３】 （ａ）乃至（ｃ）は図２２に続く製造工程を示す断面図である。
【図２４】 （ａ）、（ｂ）は本発明の第９の実施形態の別の製造工程を示す断面図である。
【図２５】 本発明の第１０の実施形態を示す断面図である。
【図２６】 本発明の第１１の実施形態を示す断面図である。
【図２７】 本発明の第１２の実施形態の製造工程を示す断面図である。
【図２８】 本発明の第１３の実施形態を示す断面図である。
【図２９】 本発明の第１４の実施形態を示す断面図である。
【図３０】 第１の半導体装置の製造装置を示す図である。
【図３１】 第１の半導体装置の製造装置におけるローラを説明する図である。
【図３２】 第１の半導体装置の製造装置におけるローラの加圧装置を説明する図である。
【図３３】 第１の半導体装置の製造装置におけるローラの加圧装置を説明する図である。
【図３４】 第２の半導体装置の製造装置を示す図である。
【図３５】 （ａ）、（ｂ）は第３の半導体装置の製造装置を示す図である。
【図３６】 （ａ）、（ｂ）は第４の半導体装置の製造装置を示す図である。
【図３７】 第５の半導体装置の製造装置を示す図である。
【図３８】 （ａ）、（ｂ）は加圧装置を構成する材料について説明する図である。
【図３９】 第６の半導体装置の製造装置を示す図である。
【図４０】 第７の半導体装置の製造装置を示す図である。
【図４１】 （ａ）、（ｂ）は第８の半導体装置の製造装置を示す図である。
【図４２】 （ａ）、（ｂ）は第９の半導体装置の製造装置を示す図である。
【図４３】 （ａ）、（ｂ）は第１０の半導体装置の製造装置におけるステージ装置の表面形状を示す図である。
【図４４】 （ａ）、（ｂ）は第１１の半導体装置の製造装置におけるステージ装置の表面状態を示す図である。
【図４５】 （ａ）、（ｂ）は第１２の半導体装置の製造装置におけるステージ装置の他の表面状態を示す図である。
【図４６】 第１３の半導体装置の製造装置を示す図である。
【図４７】 第１の従来技術による半導体装置を示す断面図である。
【図４８】 第１の従来技術による３次元半導体装置を示す断面図である。
【図４９】 第１の従来技術による３次元半導体装置の２次実装工程を示す断面図である。
【図５０】 図４９に続く実装工程を示す断面図である。
【図５１】 第２の従来技術による半導体装置を示す断面図である。
【図５２】 第２の従来技術による３次元半導体装置を示す断面図である。
【図５３】 第２の従来技術による３次元半導体装置の２次実装工程を示す断面図である。
【図５４】 図５３に続く実装工程を示す断面図である。
【符号の説明】
１，１０１；半導体チップ
２；熱可塑性樹脂
３，１０９；絶縁性樹脂
４，１０３；導電体
５，１０４；電極パッド
６；平板
８，１０７；はんだバンプ
９，１１１；マザーボード基板
１０，１０５；配線パターン
１１；フレキシブルインターポーザー基板
１２；接着剤
１３；接着部
１４；仮接着剤
１５；ヒーター
１６；材料固定用治具
１７；ローラ
１８；非粘着剤
１９；マスク
２０；プラズマ
１０２；インターポーザー基板
１０６；フレキシブルインターポーザー基板
１０８；アンダーフィル樹脂
１１０；絶縁フィルム
１１２；熱可塑性絶縁樹脂
２０１；半導体チップ
２０２；インターポーザー基板
２０３；ヒータステージ
２０４；半導体装置
２０５；ローラ
２０６；微細孔
２０７；発熱体
２０８；高耐熱弾性材料
２０９；アーム
２１０；ばね
２１１；支持体
２１２；電動シリンダー
２１３；アクチュエータ
２１４；多孔質材料
２１５；真空引き
２１６；はんだボール
２１７；はんだボールの逃げ孔
２１８；多孔質孔ふさぎ用カバー
２１９；加圧装置
２２０；溝
２２１；導体バンプ
２２２；凸形状の金属薄板、または弾性のある耐熱材料
２２３；形状記憶材料
２２４；赤外線ヒーター
２２５；赤外線
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関し、特にベアチップを当該ベアチップと略同サイズにパッケージしたチップサイズパッケージ（Chip Size Package；ＣＳＰ）及びその製造方法、このＣＳＰを複数個積層させて形成される３次元半導体装置及びその製造方法と、回路基板、電子機器並びに半導体装置の製造装置に関する。
【０００２】
【従来の技術】
従来の半導体用パッケージ技術と比較して、パッケージの小型化及び軽量化が容易で高密度実装を実現でき、製造コストも抑制できるＣＳＰ技術の開発が急速に進められている。特に、小型の半導体装置を垂直に積層して構成される３次元積層型の半導体装置は、最近、小型軽量化の要求が高まっている携帯電話、携帯情報端末、ノート型パーソナルコンピュータ及びデジタルカメラ等の機器を小型軽量化する技術として必須である。例えば、特開平８−３３５６６３号公報（特許公報１）には、実装されるベアチップの特性及び動作状態を高い信頼性で検査することができ、キャリアの種類が異なる半導体チップを搭載する場合においてもショート破壊する危険性がなく積層することができ、３次元半導体装置として高密度に実装することができるＣＳＰ技術が開示されている。図４７は、この従来のＣＳＰ技術による半導体装置を示す断面図であり、図４８は、同じ従来技術による３次元半導体装置を示す断面図である。また、図４９及び図５０は、この従来技術による３次元半導体装置をマザーボード基板に２次実装する工程を示す断面図である。この第１の従来技術による半導体装置１００は、図４７に示すように、半導体チップ１０１の回路面及び側面上に接着層である絶縁性樹脂１０９が配置されと共に、この半導体チップ１０１の周側面を１周に亘って取り囲むように、配線パターン１０５の両面に絶縁フィルム１１０を接着して形成されるインターポーザー基板１０２が形成されて構成されている。配線パターン１０５と半導体チップ１０１表面の回路とは、導電体１０３を介して接続されている。半導体チップ１０１の回路面と反対側の面である裏面においては、この半導体チップ１０１とインターポーザー基板１０２とを接着するための絶縁性樹脂１０９が塗布形成されている。また、半導体チップ１０１の回路面側及び裏面側に形成されたインターポーザー基板１０２には、外部と接続するための複数個の電極パッド１０４が形成されており、半導体チップ１０１の回路面側に形成された電極パッド１０４上には、夫々はんだバンプ１０７が形成されている。このようにして、この従来のＣＳＰ技術においては、べアチップと略同サイズの小型半導体装置１００が構成されている。
【０００３】
このようにして形成される従来の半導体装置１００は、図４８に示すように、電極パッド１０４及びはんだバンプ１０７を介して複数個を積層実装することによって、ベアチップと略同サイズの小型３次元半導体装置を形成することができる。
【０００４】
このようにして形成されるベアチップと略同サイズの小型３次元半導体装置は、図４９に示すように、最下段に配置される半導体装置１００の回路面側に形成されるはんだバンプ１０７を介して、マザーボード基板１１１上に２次実装される。そして、このマザーボード基板１１１と３次元半導体装置の最下段の半導体装置１００との間には、図５０に示すように、熱硬化性樹脂からなるアンダーフィル樹脂１０８が挿入される。これによって、最下段の半導体装置１００のはんだバンプ１０７は封止されるため、温度変化が加わる環境下において、半導体チップ１０１とマザーボード基板１１１との間の線膨張率差に起因し、はんだバンプ１０７に熱応力が加わることにより発生するはんだバンプ１０７の疲労寿命が改善され、はんだバンプ１０７にクラックが入り断線するようなことがなくなるような構成となっている。
【０００５】
一方、特開２００１−１９６５０４号公報には、第１の従来技術による半導体装置の製造方法を、より容易にするような別のＣＳＰ技術が開示されている。図５１は、この第２の従来技術による半導体装置２００を示す断面図であり、図５２は、同じ第２の従来技術による３次元半導体装置を示す断面図である。また、図５３及び図５４は、この３次元半導体装置をマザーボード基板に２次実装する工程を示す断面図である。この第２の従来技術による半導体装置２００は、図５１に示すように、半導体チップ１０１の周側面を１周に亘って取り囲むように、配線パターン１０５の両面に熱可塑性絶縁樹脂１１２を接着して形成されるフレキシブルインターポーザー基板１０６が形成されて構成されている。配線パターン１０５と半導体チップ１０１表面の回路とは、導電体１０３及び電極パッド１０４を介して接続されている。半導体チップ１０１の回路面側及び裏面側を覆うフレキシブルインターポーザー基板１０６には、外部と接続するために，複数個の電極パッド１０４が形成されており、半導体チップ１０１の裏面側に形成された電極パッド１０４上には、夫々はんだバンプ１０７が形成されている。この第２の従来技術においては、フレキシブルインターポーザー基板１０６を形成するために、熱可塑性絶縁樹脂１１２を採用している。このため、フレキシブルインターポーザー基板１０６と半導体チップ１０１とを導電体１０３を介して接続した後、このフレキシブルインターポーザー基板１０６を、半導体チップ１０１周側面に加熱しながら密着させることによって、フレキシブルインターポーザー１０６と半導体チップ１０１とを容易に接着させることができる。また、熱可塑性絶縁樹脂１１２は加熱により弾性係数が小さくなること、また、この素材自身が加熱による接着性を有していることから、フレキシブルインターポーザー基板１０６を半導体チップ１０１周側面に沿って折り曲げて接着させる工程は、第１の従来技術と比較して極めて容易となる。また、第１の従来技術において、インターポーザー基板１０２と半導体チップ１０１との接着層として挿入されている絶縁性樹脂１０９は必要ない。よって、この第２の従来技術による半導体装置１０２においては、製造工程を短縮化することができ、製造コストも抑制することができる。
【０００６】
このようにして形成される第２の従来技術による半導体装置２００においても、第１の従来技術による半導体装置１００と同様にして、図５２に示すように、電極パッド１０４及びはんだバンプ１０７を介して複数個を垂直に積層実装することによって、ベアチップと略同サイズの小型３次元半導体装置を形成することができる。
【０００７】
このようにして形成されるベアチップと略同サイズの小型３次元半導体装置は、第１の従来技術による３次元半導体装置と同様に、図５３に示すように、最下段に配置される半導体装置２００の回路面側に形成されるはんだバンプ１０７を介して、マザーボード基板１１１上に２次実装される。そして、このマザーボード基板１１１と３次元半導体装置の最下段の半導体装置２００との間には、図５４に示すように、熱硬化性樹脂からなるアンダーフィル樹脂１０８が挿入される。これによって、第１の従来技術と同様に、最下段の半導体装置２００のはんだバンプ１０７は封止されるため、温度変化が加わる環境下において、半導体チップ１０１とマザーボード基板１１１との間の線膨張率差に起因し、はんだバンプ１０７へ熱応力が加わることにより発生するはんだバンプ１０７の疲労寿命が改善され、はんだバンプ１０７にクラックが入り断線するようなことがなくなるような構成となっている。
【０００８】
【特許文献１】
特開平８−３３５６６３号公報
【特許文献２】
特開２００１−１９６５０４号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、このような熱硬化性樹脂からなるアンダーフィル樹脂１０８を、半導体装置２００とマザーボード基板１１１との間に充填してしまうと、半導体装置２００のマザーボード基板１１１への２次実装後に実施される半導体チップ１０１に対する特性評価のためのテスト及びこの半導体装置２００の品質評価のためのテスト等において不具合が検出されるような場合にリペアができない。また、半導体装置とマザーボード基板との間に熱硬化性樹脂からなるアンダーフィル樹脂を挿入し加熱して熱硬化させる工程は、半導体製造装置の製造コストを高くする要因ともなっている。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、マザーボード基板とのフリップチップ実装の際に、熱硬化性樹脂からなるアンダーフィル樹脂によるはんだバンプの封止工程が必要なく、マザーボード基板との接続信頼性が高く、安価で、且つ、不具合が発生した場合においても極めて容易にリペアすることができるＣＳＰ技術によるベアチップと略同サイズの小型半導体装置及び前記半導体装置を複数個積層して構成される３次元半導体装置並びにその製造方法と、回路基板、電子機器並びに半導体装置の製造装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本願第１の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、を有し、前記半導体素子の回路面の反対側の面についてその一部である半導体素子裏面中央部分のみが前記フレキシブル基板に接着固定されており、外部端子が前記半導体素子と前記フレキシブル基板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００１４】
前記半導体素子と前記フレキシブル基板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることが望ましい。
【００１５】
本願第２の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に非接着で配置された平板と、を有し、前記平板は前記半導体素子の反対側の面が前記フレキシブル基板に接着固定されており、外部端子が前記平板に整合する位置に配置されていることを特徴とする。
【００１６】
本願第３の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に配置された平板と、を有し、前記平板は前記半導体素子側の面の一部のみが前記半導体素子に接着固定され、前記半導体素子の反対側の面が前記フレキシブル基板に接着固定されており、外部端子が前記半導体素子と前記平板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００１７】
前記フレキシブル基板を形成する絶縁性樹脂フィルムのうち少なくとも前記半導体素子の回路面と対面する側に位置する絶縁性樹脂フィルムが熱可塑性樹脂であることが望ましい。
【００１８】
本願第４の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有し、前記半導体素子の回路面の反対側の面についてその一部のみが前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記半導体素子と前記フレキシブルインターポーザー基板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００１９】
前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される部分は、前記半導体素子裏面中央部分であることが好適である。
【００２０】
前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される部分は、前記半導体素子裏面周縁部の一部であっても良い。
【００２１】
前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることが望ましい。
【００２２】
本願第５の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に非接着で配置された平板と、を有し、前記平板は前記半導体素子の反対側の面が前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記平板に整合する位置に配置されていることを特徴とする。
【００２３】
本願第６の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に配置された平板と、を有し、前記平板は前記半導体素子側の面の一部のみが前記半導体素子に接着固定され、前記半導体素子の反対側の面が前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記半導体素子と前記平板との接着領域を除く領域に整合する位置に配置されていることを特徴とする。
【００２４】
前記半導体素子と前記平板とが接着固定される部分は、前記半導体素子裏面中央部分であることが好適である。
【００２５】
前記半導体素子と前記平板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることが望ましい。
【００２６】
前記平板は、この平面視での外形が前記半導体素子と同じか又は前記半導体素子よりも小さくすることができる。
【００２７】
前記平板の線膨張率は、前記半導体装置の線膨張率と前記半導体装置が搭載される外部基板の線膨張率との間の大きさ又は前記外部基板の線膨張率と同じ大きさを有することが望ましい。
【００２８】
前記フレキシブルインターポーザー基板の少なくとも内面側の絶縁性樹脂フィルムは熱可塑性樹脂で形成することができる。
【００２９】
本願第７の発明に係る半導体装置は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有する半導体装置が複数個積層され、前記第２電極パッド同士が第２の導電体を介して接続された３次元積層型半導体装置において、最下段に配置され外部基板に２次実装される前記半導体装置は本願第１乃至第６の発明に係る半導体装置であることを特徴とする。
【００３０】
前記３次元積層型半導体装置の最下段に配置された半導体装置以外の半導体装置は、その少なくとも前記半導体素子に接する側の前記絶縁性樹脂フィルムは熱可塑性樹脂であることが望ましい。
【００３１】
また、本発明においては、本願第１乃至第７の発明に係る半導体装置のいずれかを回路基板に搭載することができる。
【００３２】
更にまた、本発明においては、本願第１乃至第７の発明に係る半導体装置のいずれかを電子機器に組み込むことができる。
【００３３】
本願第８の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、を有する半導体装置の製造方法において、絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブル基板に前記電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程と、前記フレキシブル基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子と前記フレキシブル基板との接着領域を除く領域に整合する位置に配置されるように前記フレキシブル基板と前記半導体素子とを接着固定する工程と、を有することを特徴とする。
【００３４】
前記半導体素子の回路面の反対側の面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程は、離形剤又は非粘着剤を前記半導体素子裏面又は前記フレキシブル基板の絶縁性樹脂フィルムの所望の位置に塗布する工程とすることができる。
【００３５】
前記前記半導体素子裏面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程は、前記フレキシブル基板内側の絶縁性樹脂フィルムの所望の位置をプラズマに曝し表面改質処理によっても良い。
【００３６】
本願第９の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面にこの面に非接着で配置された平板と、を有する半導体装置の製造方法において、前記絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブル基板に前記電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面側に平板を配置する工程と、前記平板の位置ずれを防止する工程と、前記フレキシブル基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子における接着領域を除く領域に整合する位置に配置されるように前記フレキシブル基板と前記半導体素子及び前記平板とを接着固定する工程と、を有することを特徴とする。
【００３７】
前記平板の位置ずれを防止する工程は、前記平板上から垂直に圧力をかける治具を用いることで可能となる。
【００３８】
前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部とを接着固定することによっても良い。
【００３９】
また、前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部又は全部を接着剤により接着固定し、前記フレキシブル基板と前記半導体素子及び前記平板とを接着固定する工程の後に前記接着剤の接着力を消失させる工程によっても可能である。
【００４０】
本願第１０の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有する半導体装置の製造方法において、前記１対の絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブルインターポーザー基板に前記第１電極パッド及び前記第２電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記第１電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面に前記フレキシブルインターポーザー基板の内側の絶縁性樹脂フィルムが接着しない部分を形成する工程と、前記フレキシブルインターポーザー基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子と前記フレキシブルインターポーザー基板との接着領域を除く領域に整合する位置に配置されるように前記フレキシブルインターポーザー基板と前記半導体素子とを接着固定する工程と、を有することを特徴とする。
【００４１】
前記半導体素子の回路面の反対側の面に前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムが接着しない部分を形成する工程は、離形剤又は非粘着剤を前記半導体素子裏面又は前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムの所望の位置に塗布する工程が好適である。
【００４２】
前記前記半導体素子裏面に前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムが接着しない部分を形成する工程は、前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムの所望の位置をプラズマに曝し表面改質処理することによっても可能である。
【００４３】
本願第１１の発明に係る半導体装置の製造方法は、回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面にこの面に非接着で配置された平板と、を有する半導体装置の製造方法において、前記絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブルインターポーザー基板に前記第１電極パッド及び前記第２電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極パッドと前記第１電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面側に平板を配置する工程と、前記平板の位置ずれを防止する工程と、前記フレキシブルインターポーザー基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子における接着領域を除く領域に整合する位置に配置されるように前記フレキシブルインターポーザー基板と前記半導体素子及び前記平板とを接着固定する工程と、を有することを特徴とする。
【００４４】
前記平板の位置ずれを防止する工程は、前記平板上から垂直に圧力をかける治具を用いることによって可能となる。
【００４５】
前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部とを接着固定しても良い。
【００４６】
また、前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部又は全部を接着剤により接着固定し、前記フレキシブルインターポーザー基板と前記半導体素子及び前記平板とを接着固定する工程の後に前記接着剤の接着力を消失させることもできる。
【００５５】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１は本発明の第１の実施形態に係る半導体装置を示す断面図であり、図２乃至図５は本実施例に係る半導体装置の製造方法を示す断面図である。また、図６乃至図８は、本実施形態に係る半導体装置の別の製造方法を示す断面図である。本実施形態に係る半導体装置は、図１に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が密着して配置され、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００５６】
次に、図２乃至図５を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施例に係る半導体装置の製造方法においては、先ず、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図２（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。導電体４は、Ａｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎはんだ等で形成されたバンプであり、この導電体４を形成する材料の種類に応じて、約１５０乃至３５０℃の温度範囲において、公知の熱圧着法及びリフロー法等を適用することによって、導電体４と電極パッド５とは、容易にフリップチップ接続させることができる。例えば、導電体４を形成する材料がＡｕバンプである場合においては、加熱最高温度を３００乃至３５０℃とし、導電体４となる夫々のバンプにかかる荷重を１バンプについて４０乃至１００ｇとし、フリップチップボンダーにより電極パッド５上に熱圧着することによって、これらのＡｕバンプからなる導電体４と電極パッド５とを容易にフリップチップ接続することができる。また、このフリップチップ接続のための熱圧着工程によって、熱可塑性樹脂２は導電体４周辺を封止すると共に、半導体チップ１の回路面と接着する。
【００５７】
次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図２（ｂ）に示すように、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置し、半導体チップ１上には平板６を配置する。次に、図３に示すように、平板６が半導体チップ１上からずれないように、テフロン（登録商標）等の耐熱性に優れた材料で作製された材料固定用治具１６で１００乃至５００ｇ程度の荷重を加えて、平板６を半導体チップ１上に固定する。そして、ヒーター１５の温度を１５０℃程度に設定し、フレキシブルインターポーザー基板１１を加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにフレキシブルインターポーザー基板１１を折り曲げる際には、図４に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着することができる。また、材料固定用治具１６は、フレキシブルインターポーザー基板１１と平板６とを接着させるために、平板６側に配置されるフレキシブルインターポーザー基板１１上でローラ１７を動かす際には、このローラ１７の動作を妨げないように上部へ移動させることができるようにすると良い。このようにして、図５（ａ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図５（ｂ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎ等で形成されるはんだボールをリフローし、はんだバンプ８を形成する。なお、このはんだバンプ８を形成する際のリフロー温度は、用いるはんだボールの材料により２００乃至２６０℃程度を最高温度とすると良い。また、この本実施形態に係る半導体装置を、図１に示すように、マザーボード基板９上に２次実装する場合においては、この半導体装置に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせを実施した後、これらをリフロー法により接続すると良い。
【００５８】
なお、上述の製造方法においては、ヒーター１５の温度を１５０℃に設定し、半導体チップ１、平板６及びフレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１及び平板６をフレキシブルインターポーザー基板１１に接着しているが、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。この場合、ヒーター１５を用意する必要がなく、且つ、ローラ１７内部に挿入された抵抗体に与える電流量を変更することによりフレキシブルインターポーザー基板１１を加熱する温度を容易に変更でき好都合である。また、フレキシブルインターポーザー基板１１外側に用いる絶縁性樹脂３を熱可塑性樹脂とする場合、ヒーター１５による加熱においては、絶縁性樹脂３がヒーター１５に付着する可能性を排除するために、ヒーター１５の温度を正確に設定する必要があるが、ローラ１７による加熱ではこのような必要がなく、より簡便にフレキシブルインターポーザー基板１１と半導体チップ１及び平板６とを接着させることができる。
【００５９】
次に、図７乃至図８を参照して、本実施形態に係る半導体装置の別の製造方法を説明する。この別の製造方法においては、上述の製造方法と同様に、先ず、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図７（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。また、このフリップチップ接続のための熱圧着工程によって、熱可塑性樹脂２は導電体４周辺を封止すると共に、半導体チップ１の回路面と接着する。次に、半導体チップ１裏面に仮接着剤１４を塗布し、平板６を半導体チップ１裏面に接着固定する。なお、この仮接着剤１４には、例えば、エチレン酢酸ビニル共重合樹脂（EVA）、ポリアミド、ポリエステル若しくはアタクチックポリプロピレン等のホットメルト接着剤又はフェノール樹脂系接着剤、ユリア樹脂系接着剤、メラミン樹脂系接着剤、レゾルシン系接着剤、α−オレフィン樹脂接着剤、酢酸ビニル樹脂系接着剤若しくはシアノアクリレート系接着剤等を用いると、１５０乃至２５０℃程度の高温領域に曝す工程を経ることにより接着力を消失させることができ好適である。
【００６０】
次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図７（ｂ）に示すように、ヒーター１５上に設置し、フレキシブルインターポーザー基板１１を加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにフレキシブルインターポーザー基板１１を折り曲げる際には、図８（ａ）に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着し、図８（ｂ）に示すように、本実施形態に係る半導体装置を完成する。なお、ヒーター１５の温度は１５０℃程度に設定し、フレキシブルインターポーザー基板１１を半導体チップ１側面と平板６とに接着した後に、仮接着剤１４の接着力が消失する程度の高温領域、例えば２００℃程度にヒーター温度を上げることによって、半導体チップ１の裏面と平板６とを接着させないような構造を実現することができる。また、半導体チップ１の裏面と平板６とを接着させないような構造を実現するために、エタノール、イソプロピルアルコール又はメチルエチルケトン等の有機溶剤で洗浄することにより仮接着剤１４を除去しても良いし、後工程のはんだバンプ８形成工程において実施される２００℃以上の加熱工程を利用しても良い。更にまた、仮接着剤１４にポリビニルアルコール（PVA）等の水溶性接着剤を用いる場合、半導体装置の組み立て工程終了後に、水又はエタノール等の溶剤で洗浄することにより仮接着剤１４を容易に除去することができるため、ヒーター１５の温度を途中で高温領域に変更する必要がない。このようにして、図８（ｂ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図８（ｃ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎ等で形成されるはんだボールをリフローし、はんだバンプ８を形成する。
【００６１】
なお、この製造方法においても、ヒーター１５により加熱する方法を用いずに、ローラ１７内部に抵抗体を挿入し、このローラ１７でフレキシブルインターポーザー基板１１を外側から加熱しながら、フレキシブルインターポーザー基板１１と半導体チップ１及び平板６とを接着する方法を用いても同じ効果が得られる。
【００６２】
本実施形態においては、半導体チップ１の裏面に平板６を固定せずに接して配置することによって、温度変化のある環境下において、半導体チップ１及びマザーボード基板９が異なる線膨張率を有することに起因して発生する熱応力を緩和させることができる。一般に、半導体チップ１は、線膨張率が３乃至４ｐｐｍである半導体基板から製造される。一方、このような半導体チップ１を２次実装するマザーボード基板９等のような外部基板は、線膨張率が１５ｐｐｍ程度であるエポキシ樹脂等の材料で製造される。このため、半導体チップ１をＣＳＰ等のような小型半導体装置として１次実装し、これをマザーボード基板９に２次実装するような場合、この半導体チップ１の駆動時における発熱及びこの半導体装置を使用する環境条件によって、半導体チップ１とマザーボード基板９とが異なる線膨張率の基に熱膨張及び冷却収縮を繰返すことになる。このような熱膨張及び冷却収縮によって、半導体チップ１を搭載した半導体装置とマザーボード基板９との接点であるはんだバンプ８には熱応力が繰返し加わるため、はんだバンプ８は疲労し寿命が短くなる。本実施形態においては、マザーボード基板９による熱膨張及び冷却収縮を平板６が緩和する。平板６と半導体チップ１とは接着固定されていないため、温度変化によりマザーボード基板９が熱膨張又は冷却収縮し、従来の半導体装置においては半導体チップ１との間に発生したような熱応力を平板６が吸収する。このため、本実施形態に係る半導体装置をマザーボード基板９上に２次実装する場合においても、従来技術においては必要とされたアンダーフィル樹脂は必要ない。よって、本実施形態に係る半導体装置は製造工程が少ないため、製造期間が短く、製造コストも抑制できる。また、アンダーフィル樹脂によるはんだバンプ８の封止がないため、後の検査工程において不具合が検出されるような場合においても、容易にリペアすることができる。更にまた、熱応力によるはんだバンプ８の疲労そのものが排除されるため、半導体装置とマザーボード基板９とのフリップチップ接続の信頼性そのものを著しく向上させることができる。
【００６３】
なお、本実施形態においては、平板６を形成する材料を特に限定するものではないが、平板６はマザーボード基板９の熱膨張及び冷却収縮を吸収及び緩和することができるように、マザーボード基板９と同程度の線膨張率を有することが望ましい。例えば、半導体チップ１の線膨張率が３乃至４程度であり、マザーボード基板９の線膨張率が１５ｐｐｍ程度である場合においては、平板６は、セラミックス、ガラスエポキシ及びビスマレイミドトリアジン（ＢＴ）レジン等のような線膨張率が９乃至１５ｐｐｍ程度の材料で形成されると好適である。
【００６４】
次に、本発明の第２の実施形態に係る半導体装置について説明する。図９は、本発明の第２の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、第１の実施形態と同様に、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が固定されずに接して配置され、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００６５】
本実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法と同様であって、半導体チップ１周側面にフレキシブルインターポーザー基板１１を接着する工程を実施する前に、半導体チップ１側面に、四フッ化エチレン樹脂（PTFE）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（PFA）、四フッ化エチレン・六フッ化プロピレン共重合体樹脂（FEP）等のようなフッ素樹脂等からなる非粘着剤１８を塗布する。この後、第１の実施形態の製造方法と同様の方法によって、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着し、フレキシブルインターポーザー基板１１上の電極パッド５上にはんだバンプ８を実装する。
【００６６】
なお、本実施形態においては、非粘着剤１８を半導体チップ１側面に塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１との接着面積を少なくしているが、第１の実施形態で詳述したような仮接着剤１４を非粘着剤１８の代わりに半導体チップ１側面に塗布し、この半導体装置を完成した後に過熱することによって、この仮接着剤１４の接着力を消失させる方法によっても同じ効果が得られる。
【００６７】
この第２の実施形態においては、半導体チップ１の側面に非粘着剤１８を塗布することによって、半導体チップ１は、この裏面だけではなく側面もフレキシブルインターポーザー基板１１と接着固定されていない。このため、フレキシブルインターポーザー基板１１と半導体チップ１との接着面積がより少ない構成となっている。よって、本実施形態に係る半導体装置は、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、第１の実施形態よりも信頼性の高い２次実装を実現することができる。
【００６８】
次に、本発明の第３の実施形態に係る半導体装置について説明する。図１０は、本発明の第３の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１よりも平面視での外形が小さい平板６が固定されずに接して配置されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。また、本実施形態に係る半導体装置は、半導体チップ１よりも平面視での外形が小さい平板６を用いて、第１の実施形態と同様の方法により製造される。
【００６９】
この第３の実施形態においては、半導体チップ１裏面に固定されずに接しており、フレキシブルインターポーザー基板１１とは接着されている平板６の平面視での外形が、第１の実施形態における平板６のサイズよりも小さい。このため、フレキシブルインターポーザー基板１１は、平板６の温度変化に基づく熱膨張及び冷却収縮による影響を受け難く、マザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することが、より容易となる。よって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、第１の実施形態よりも信頼性の高い２次実装を実現することができる。
【００７０】
次に、本発明の第４の実施形態に係る半導体装置について説明する。図１１は、本発明の第４の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１よりも平面視での外形が小さい平板６が固定されずに接して配置され、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態に係る半導体装置の製造方法は、第２の実施形態に係る半導体装置の製造方法と同様であって、且つ、第３の実施形態に係る半導体装置と同様に、半導体チップ１よりも小さなサイズの平板６を用いる。
【００７１】
この第４の実施形態においては、第２の実施形態及び第３の実施形態の効果を併せ持つ半導体装置を製造することができる。よって、本実施形態に係る半導体装置は、より接続信頼性の高い２次実装を実現することができる。
【００７２】
次に、本発明の第５の実施形態に係る半導体装置及びその製造方法について説明する。図１２は本発明の第５の実施形態に係る半導体装置を示す断面図であり、図１３乃至図１６は本実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置は、図１２に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が接着剤１２により極めて小さな面積で接着固定されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００７３】
次に、図１３乃至図１６を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施例に係る半導体装置の製造方法においては、第１の実施形態と同様に、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図１３（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。
【００７４】
次に、、図１３（ｂ）に示すように、半導体チップ１裏面側の中央部の極めて狭い面積に接着剤１２を塗布する。そして、図１３（ｃ）に示すように、この半導体チップ１裏面上に平板６を載せ、この平板６を接着剤１２を介して半導体チップ１に固定する。
【００７５】
次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図１４に示すように、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置する。次に、図１５に示すように、フレキシブルインターポーザー基板１１を，ヒーター１５上で加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにして、図１６（ａ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図１６（ｂ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上にはんだバンプ８を形成する。また、この本実施形態に係る半導体装置を、図１２に示すように、マザーボード基板９上に２次実装する場合においては、この半導体装置に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせを実施した後、これらをリフロー法により接続すると良い。
【００７６】
なお、上述の製造方法においては、平板６及びフレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１及び平板６をフレキシブルインターポーザー基板１１に接着しているが、第１の実施形態と同様に、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。
【００７７】
なお、接着剤１２には、エポキシ樹脂系接着剤及びシリコン系接着剤等のような、フレキシブルインターポーザー基板１１を接着する際の加熱温度である１５０℃程度においても接着力が低下しないような材料からなる接着剤を用いると良い。また、この接着剤１２の塗布方法は、平板６の中央部分に接着剤１２を予め塗布し、この接着剤１２が塗布された面を半導体チップ１裏面に接するようにして、平板６を半導体チップ１上に載せる方法によっても、上述の製造方法と同じ効果が得られる。
【００７８】
本実施形態においては、半導体チップ１裏面の極一部に接着剤１２を塗布し、半導体チップ１と平板６とを接着固定することによって、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができる。このため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することがで切る。また、第１の実施形態の製造方法のように、フレキシブルインターポーザー基板１１を半導体チップ１及び平板６に接着する際に、材料固定用治具１６を用いて平板６を半導体チップ１の裏面に固定する必要がなくなり、より容易な製造方法を実現することもできる。
【００７９】
次に、本発明の第６の実施形態に係る半導体装置について説明する。図１７は、本発明の第６の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が接着剤１２により極めて狭い面積で接着固定されており、半導体チップ１の側面には非粘着剤１８が塗布されている。また、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８０】
本実施形態の製造方法は第１の実施形態の製造方法と同様である。また、第５の実施形態の製造方法と同様にして、半導体チップ１の裏面と平板６との間に接着剤１２を塗布する工程が設けられ、また、第２の実施形態と同様に、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着する工程の前に、半導体チップ１側面に非粘着剤１８を塗布する工程が設けられる。
【００８１】
本実施形態においては、第２の実施形態と第５の実施形態の有する効果を併せて実現することができる。即ち、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。
【００８２】
次に、本発明に係る第７の実施形態について説明する。本実施形態に係る半導体装置は、図１８に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１より平面視での外形が小さい平板６が接着剤１２により極めて小さな面積で接着固定されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８３】
本実施形態においては、第２の実施形態と第５の実施形態の有する効果を併せて実現することができる。即ち、平板６の外形サイズが半導体チップ１よりも小さいため、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。
【００８４】
次に、本発明の第８の実施形態に係る半導体装置について説明する。図１９は、本発明の第８の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１より平面視での外形が小さい平板６が接着剤１２により極めて狭い面積で接着固定されており、半導体チップ１の側面には非粘着剤１８が塗布されている。また、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８５】
本実施形態の製造方法は第１の実施形態の製造方法と同様である。また、第５の実施形態の製造方法と同様にして、半導体チップ１の裏面と平板６との間に接着剤１２を塗布する工程が設けられ、また、第２の実施形態と同様に、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着する工程の前に、半導体チップ１側面に非粘着剤１８を塗布する工程が設けられる。
【００８６】
本実施形態においては、第５の実施形態と第７の実施形態の有する効果を併せて実現することができる。即ち、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性が極めて高い半導体装置を実現することができる。
【００８７】
次に、本発明の第９の実施形態に係る半導体装置及びその製造方法について説明する。図２０は本発明の第９の実施形態に係る半導体装置を示す断面図であり、図２１乃至図２４は本実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置は、図２０に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１中央部の極めて狭い面積を残して非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。
【００８８】
次に、図２１乃至図２４を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施形態に係る半導体装置の製造方法においては、第１の実施形態と同様に、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図２１（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。
【００８９】
次に、図２１（ｂ）に示すように、半導体チップ１の裏面上に、半導体チップ１裏面側の中央部の極めて狭い面積を残して非粘着剤１８を塗布する。そして導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置し、真空吸着により固定する。次に、図２２に示すように、フレキシブルインターポーザー基板１１を，ヒーター１５上で加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げ、図２３（ａ）に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着する。このようにして、図２３（ｂ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図２３（ｃ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上にはんだバンプ８を形成する。
【００９０】
なお、上述の製造方法においては、フレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１をフレキシブルインターポーザー基板１１に接着しているが、第１の実施形態と同様に、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。
【００９１】
なお、半導体チップ１の裏面に非粘着剤１８を塗布する方法としては、図２４（ａ）に示すように、フレキシブルインターポーザー基板１１の半導体チップ１裏面側に形成される熱可塑性樹脂２の表面において、半導体チップ１と接着させない所望の部分に、非粘着剤１８を塗布しておく方法によっても同じ効果が得られる。また、図２４（ｂ）に示すように、フレキシブルインターポーザー基板１１の半導体チップ１裏面側に形成される熱可塑性樹脂２の表面において、半導体チップ１と接着させる所望の部分を金属平板等からなるマスク材１９により覆って保護した後、半導体チップ１と接着させない所望の部分を公知のプラズマエッチング法等によりプラズマ２０に曝すことによって、半導体チップ１と接着させない部分の熱可塑性樹脂２の接着力を消失させる方法によっても同じ効果が得られる。
【００９２】
本実施形態においては、半導体チップ１の裏面の極めて狭い面積とフレキシブルインターポーザー基板１１とを接着固定することによって、他の第１乃至第８の実施形態で用いた平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。このため、他の実施形態と同様に、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができる。
【００９３】
次に、本発明の第１０の実施形態に係る半導体装置について説明する。図２５は、本発明の第１０の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、図２５に示すように、この半導体チップ１裏面中央部分の極めて狭い面積を残した裏面全面及び半導体チップ１側面に、非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態に係る半導体装置は、第９の実施形態と同様の方法により製造することができる。
【００９４】
本実施形態においては、半導体チップ１裏面中央部分の極めて狭い面積を除く裏面全面及び半導体チップ１側面に非粘着材１８を塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない構成を実現している。このため、本実施形態に係る半導体装置は、第９の実施形態と同様に、平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。更に、半導体チップ１の側面とフレキシブルインターポーザー基板１１とが接着されていないため、本実施形態に係る半導体装置は、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止する効果が、より大きい。
【００９５】
次に、本発明の第１１の実施形態に係る半導体装置について説明する。図２６は、本発明の第１１の実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置は、図２６に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１周縁部分の極めて狭い面積を残して非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態は、第９の実施形態と同様にして製造することができる。
【００９６】
本実施形態においては、半導体チップ１裏面周縁部分の極めて狭い面積を除く裏面全面及び半導体チップ１側面に非粘着材１８を塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない構成を実現している。このため、本実施形態に係る半導体装置は、第９の実施形態と同様に、平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。このため、本実施形態に係る半導体装置においては、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止する効果を得ることができる。
【００９７】
なお、第９の実施形態においては、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない部分は、半導体チップ１裏面中央部分の極めて狭い面積であり、第１１の実施形態においては、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない部分は、半導体チップ１裏面周縁部分の極めて狭い面積である。この半導体チップ１とフレキシブルインターポーザー基板１１との接着部は、特に限定されるものではなく、フレキシブルインターポーザー基板１１の自由度が大きくなりすぎず、後のマザーボード基板９への２次実装工程において、このフレキシブルインターポーザー基板１１上に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせに支障がでない程度に半導体チップ１とフレキシブルインターポーザー基板１１とが固定される位置及び面積であり、フレキシブルインターポーザー基板１１が、２次実装工程における接続信頼性を維持できる程度に平坦性を維持できるような接着部及び接着面積であれば良い。
【００９８】
次に、本発明の第１２の実施形態に係る半導体装置について説明する。図２７は、本発明の第１２の実施形態に係る半導体装置を示す断面図である。本実施形態においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、本発明の第４の実施形態に係る半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の実施形態に係る半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。
【００９９】
この第１２の実施形態においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、本発明の第４の実施形態に係る半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、本実施形態においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。
【０１００】
次に、本発明の第１３の実施形態に係る半導体装置について説明する。図２８は、本発明の第１３の実施形態に係る半導体装置を示す断面図である。本実施形態においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、本発明の第６の実施形態に係る半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の実施形態に係る半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。
【０１０１】
この第１３の実施形態においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、本発明の第６の実施形態に係る半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、本実施形態においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。
【０１０２】
次に、本発明の第１４の実施形態に係る半導体装置について説明する。図２９は、本発明の第１４の実施形態に係る半導体装置を示す断面図である。本実施形態においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、本発明の第１０の実施形態に係る半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の実施形態に係る半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。
【０１０３】
この第１４の実施形態においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、本発明の第１０の実施形態に係る半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、本実施形態においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。
【０１０４】
なお、第１２乃至第１４の実施形態においては、マザーボード基板９にはんだバンプ８を介して直接接続される最下段の半導体装置以外の上段に配置される半導体装置は、マザーボード基板９との線膨張率の差に起因する熱応力の影響をほとんど受けないため、第２の従来技術による半導体装置を用いて３次元半導体装置を構成しているが、この３次元半導体装置を構成する半導体装置の種類は特に限定されるものではなく、最下段に配置される半導体装置が本発明に係る半導体装置でありマザーボード基板９からの温度変化による膨張及び収縮運動を吸収及び緩和することができる半導体装置であれば、この最下段に配置される半導体装置以外の上段に配置される半導体装置は、どのような半導体装置であっても同じ効果を得ることができる。例えば、３次元半導体装置を構成する全ての半導体装置を本発明に係る半導体装置で構成することもできる。このとき、この３次元半導体装置を構成する夫々の半導体装置が同じ種類の半導体装置である必要はなく、全て異なる種類であっても良い。また、３次元半導体装置において、最下段及び下段から２段目を構成する半導体装置を本発明に係る半導体装置とし、他の上段を構成する半導体装置を従来技術による半導体装置としても良い。
【０１０５】
本発明に係る半導体装置及び３次元積層型半導体装置は、この用途を特に限定されるものではないが、特に機器の小型化及び軽量化の要求が最近高まりつつある携帯電話、携帯情報端末、ノート型パーソナルコンピュータ及びデジタルカメラ等の電子機器等に搭載するのに好適である。また、本発明に係る半導体装置及び３次元積層型半導体装置は、上述のような電子機器等の内部に搭載されるプリント基板、ビルドアップ基板及び多層基板等の外部基板に高密度に２次実装されるのに好適である。
【０１０６】
次に、本発明の半導体装置を製造する製造装置について説明する。図３０はこの第１の半導体製造装置を示す模式的斜視図である。第１の半導体装置の製造装置は、主に銅、アルミニウム若しくはこれらの合金又はステンレス鋼等の材料を使用して加工された加熱可能なヒータステージ２０３と、ヒータステージ２０３の表面を加圧しながら移動できるローラ２０５とで構成されている。ローラ２０５は、４個配置されており、夫々、その回転軸がヒータステージ２０３の矩形をなす表面の各辺に平行且つ水平になるように、配置されている。ヒータステージ２０３のうち、半導体装置２０４が載置される部分には、半導体装置２０４を固定するための真空吸着用の微小孔２０６が設けられている。ヒータステージ２０３と真空ポンプとを小径の金属製パイプ等により連結することによって、微小孔２０６から半導体装置２０４を吸引して半導体装置２０４をヒータステージ２０３に固定するようになっている。この吸着強度は、真空ポンプの排気能力又は微小孔２０６の大きさを調整することにより制御することができる。
【０１０７】
組み立てる半導体装置２０４に用いられているインターポーザー基板２０２を構成する絶縁材料が、例えばシリコーン変性のポリイミドと可撓性エポキシ樹脂とを複合させた材料のような熱可塑性樹脂である場合は、ヒータステージ２０３の表面に、半導体装置２０４とヒータステージ２０３とが接着しないように、ヒータステージの表面に、予め四フッ化エチレン樹脂（ＰＴＦＥ）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（ＰＦＡ）、又は四フッ化エチレン・六フッ化プロピレン共重合体樹脂（ＦＥＰ）等のフッ素樹脂加工又はシリコン樹脂加工等、非粘着性を付加する加工を施すことが望ましい。インターポーザー基板２０２を構成する絶縁材料に熱可塑性樹脂を使用することは、半導体チップ２０１にクラックを発生させずにインターポーザー基板２０２を折り曲げやすくすることに効果的である。加熱することによって熱可塑性樹脂の弾性係数（ヤング率）が小さくなるため、インターポーザー基板２０２の折り曲げ工程で半導体チップ２０１に無理な応力をかけずに済む。
【０１０８】
また、ローラ２０５の材料はシリコンゴム又はフッ素ゴム等の弾性を持った高耐熱性材料であることが好ましい。半導体装置２０４に使用しているインターポーザー基板２０２を構成する絶縁材料が例えばシリコーン変性のポリイミドと可撓性エポキシ樹脂とを複合させた材料である場合は、本実施形態の製造装置を使用してインターポーザー基板２０２と半導体チップ２０１の裏面とを１５０℃〜２５０℃に加熱しながら接着させる必要があるため、ローラ２０５の構成材料は、高温に耐えられる材料である必要がある。それに加えて、シリコンゴム及びフッ素ゴム等の弾性を持った材料とすることにより、ローラの表面形状が半導体装置２０４の微小な凹凸形状に対しても柔軟に変形できるため、インターポーザー基板２０２と半導体チップ２０１の裏面との間の密着不良を防止することができる。
【０１０９】
ローラ２０５は図３１に示すように、耐熱性のある弾性体２０８、発熱体２０７、及びアーム２０９で主に構成されている。ローラ２０５は加熱を可能にするために高耐熱性を有するシリコンゴムチューブ又はフッ素ゴムチューブ等の弾性体２０８の中に発熱体２０７を通してある。発熱体２０７は、例えばステンレス鋼、銅などの金属管の中に絶縁体を介してニクロム線などの抵抗線が通っているものである。
【０１１０】
また、ローラの加圧装置は、図３２に示すように支持体２１１に一端を支持されたアーム２０９が弾性バネ２１０によって斜め下方に向けて引っ張られている構造となっており、電動シリンダー２１２によってステージ装置２０３が上下することによって、半導体装置２０４の側面及び裏面を加圧しながら移動できるようになっている。例えば、バネの設置角度を地面に対して４５°とすることで、加圧強度をバネ強度の約０．７倍に制御することができる。バネ強度を変えることによって、加圧強度を制御できる。
【０１１１】
この方法よりも更に容易に加圧強度を可変にするためには、図３３に示すように、弾性バネ２１０と、伸縮可能な直動型電動アクチュエータ、連動型電動アクチュエータ、又は電動油圧式アクチュエータ等の電動式アクチュエータ２１３とを連結することが望ましい。電動式アクチュエータ２１３によってバネ２１０の伸縮をあらかじめ調整することにより、バネ２１０の強度を自由にコントロールできる。
【０１１２】
ヒータステージ２０３の温度調節器、ヒータステージの電動シリンダー２１２、ローラ２０５の電動式アクチュエータ２１３をパーソナルコンピューターで制御するシステムを構築することにより、半導体装置２０４の製造プロセス中に半導体チップ２０１、インターポーザー基板２０２に接触するローラ２０５の動作速度、動作パターン、加圧強度、加熱温度、ヒータの加熱温度を予めプログラミングして可変に制御することが可能となり、半導体装置２０４の開発装置及び量産製造装置として有効なものとなる。
【０１１３】
次に、図３４を参照して、第２の半導体装置の製造装置について説明する。この第２の半導体装置の製造装置は、図３０の半導体装置の製造装置とほぼ同じ構造であるが、ヒータステージ２０３の表面の構造のみが異なる。即ち、本実施形態においては、ヒータステージ表面の材料及びステージ材料に、例えば主成分に三フッ化塩化エチレン樹脂等のフッ素樹脂を使用した多孔質材料、又は多孔質セラミックス材料等の多孔質材料２１４を使用している。多孔質材料２１４は、材料全体に微小な孔２０６が開いているため、後から真空吸着用の孔を開ける加工をしなくても半導体装置２０４を吸着させることができるという利点がある。このように、表面に多孔質材料２１４を使用していること以外は、図３０に示す製造装置と構成が同一である。
【０１１４】
図３５は、第３の半導体装置の製造装置を示す図である。この第３の製造装置は、図３０に示す半導体装置の製造装置とほぼ同じ構造であるが、組み立て前の半導体装置に、はんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なる。
【０１１５】
具体的には、図３５に示すように本実施形態のヒータステージ２０３の表面に設けられている微小な孔２０６が真空吸着の役割だけでなく、はんだボール２１６とステージ表面とを接触させないための逃げ用の孔としての役割も果たしている。はんだボール２１６が配置される位置に対応するステージ表面の微小孔２０６は、はんだボール２１６の直径より大きくなるように、予め設計されて加工されている。
【０１１６】
本第３の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面に設けられた微小孔２０６が、はんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６の直径よりも大きくなるように加工されているところ以外は、図３０に示す第１５実施形態の製造装置と同じ構造を有する。
【０１１７】
図３６は、本発明の第４の半導体装置の製造装置を示す図である。本第４の半導体装置は、図３４に示す本発明の第２の半導体装置の製造装置とほぼ同じ構造であるが、組み立て前の半導体装置にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。
【０１１８】
具体的には、図３６に示すように、ヒータステージ２０３の表面に使用されている多孔質材料２１４と半導体装置２０４に実装されているはんだボール２１６とが接触しないように、多孔質材料２１４の表面には、はんだボール２１６の直径よりも大きい孔が設けられている。
【０１１９】
この第４の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面に予めはんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６の直径よりも大きい孔が設けられている点以外は、図３４に示す第２の製造装置と同じ構造である。
【０１２０】
多孔質材料２１４がステージの側面にまである場合は、側面の孔が半導体装置２０４の吸着には不要であり、且つ吸着力を弱める原因となるので、側面には、例えば、耐熱性のあるシリコン樹脂、フッ素樹脂などを主成分とするシール又はカバー２１８が設けられていることが好ましい。
【０１２１】
図３７は、第５の半導体装置の製造装置を示す図である。本第５の半導体装置の製造装置は、図３０に示す第１の製造装置と類似しているが、第１の製造装置と異なり、ステージ装置２０３の真上から半導体装置２０４を加圧できる装置２１９を備えている。また、この加圧装置２１９が設けられているので、第１５実施形態のようにステージ表面に半導体装置２０４を固定するための真空吸着用微小孔２０６が設けられていない。加圧装置２１９は、上下自由に動くことが可能となっており、ローラ２０５が半導体装置２０４が載置されているステージ２０３の表面上を移動する際に、ローラ２０５の動きを妨げないように、上方向へ逃げるようになっている。
【０１２２】
加圧装置２１９は、半導体装置２０４を固定する機能だけでなく、半導体装置２０４をローラで組み立てた後、半導体チップ２０１とインターポーザー基板２０２との間の密着不良を改善するためにも有効的な手段となる。そのため、図３８（ａ）に示すように、加圧装置２１９の材料自体、又は図３８（ｂ）に示すように、加圧装置２１９の表面を構成する材料には、シリコンゴム又はフッ素ゴム等の弾性を持った耐熱材料２０８を使用することが好ましい。
【０１２３】
図３９は、第６の半導体装置の製造装置を示す図である。本第６の半導体装置の製造装置は、図３７に示す本発明の第５の製造装置とほぼ同じ構造であるが、この第５の製造装置と異なり、ステージ２０３の表面に半導体装置２０４を真空吸着で固定するための微小孔２０６が設けられている点のみが異なっている。半導体装置２０４に使用される半導体チップ２０１が極薄（厚さ１００μｍ以下）になった場合、半導体チップ２０１の反りの影響で加圧装置２１９だけでは半導体装置２０４を十分に固定できず、組み立て途中でステージから離れてしまい、それが原因で半導体チップ２０１の外周部にクラックが入り易くなるという不具合がある。これを防止するためにステージ表面に真空吸着用の微小孔２０６を設けることは効果的である。
【０１２４】
図４０は、第７の半導体装置の製造装置を示す図である。本第７の半導体装置の製造装置は、図３７に示す本発明の第５の製造装置とほぼほぼ同じ構造であるが、この第５の製造装置と異なり、ステージ２０３の表面の材料又はステージ２０３自体の材料に、例えば主成分に三フッ化塩化エチレン樹脂等のフッ素樹脂を使用した多孔質材料、又は多孔質セラミックス材料等の多孔質材料２１４を使用している。この多孔質材料２１４を用いることにより、図３９に示す第６の製造装置と同様な効果が得られる。しかし、第６の製造装置と異なり、ステージ装置２０３の表面全体に微小な孔２０６が開いているため、ステージ表面に後から真空吸着用の孔を開ける加工をしなくても半導体装置２０４を真空吸着させる強度を補強することができるという利点がある。
【０１２５】
図４１は、第８の半導体装置の製造装置を示す図である。本第８の半導体装置の製造装置は、図３９に示す第６の半導体装置の製造装置とほぼ同様な構造であるが、組み立て前の半導体装置２０４にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。
【０１２６】
具体的には、図４１に示すように、ヒータステージ２０３の表面に設けられている微小な孔２０６が真空吸着の役割だけでなく、はんだボール２１６とステージ表面とを接触させないための逃げとしての役割も果たしている。はんだボール２１６が配置される位置に対応するステージ表面の微小孔２０６に関しては、はんだボール２１６の直径よりは大きくなるように、つまりはんだボール２１６の逃げ用の孔２１７となるように予め設計されて孔加工されている。
【０１２７】
この第８の製造装置を用いることにより、はんだボール２１６が実装されている半導体装置２０４の組み立ても可能となる。ステージ表面に設けられた微小孔２０６に関して、はんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６が逃げられる孔２１７となっている点以外は、図３９に示す第６の製造装置と同じ構造である。
図４２は、第９の半導体装置の製造装置を示す図である。本第９の半導体装置の製造装置は、図４０に示す第７の半導体装置の製造装置とほぼ同様な構造であるが、組み立て前の半導体装置２０４にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。
【０１２８】
具体的には、図４２に示すように、ヒータステージ装置２０３の表面に用いられている多孔質材料２１４と、半導体装置２０４に実装されているはんだボール２１６とが接触しないように、はんだボール２１６の直径よりも大きい孔２１７が設けられている。
【０１２９】
この第９の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面におけるはんだボール２１６が配置される位置に対応する部分に、はんだボール２１６の直径よりも大きい孔が設けられている点以外は、図４０に示す本発明の第７の製造装置と同じ構造である。
【０１３０】
図４３は、第１０の半導体装置の製造装置におけるステージ装置表面の形状を示す図である。組み立て途中の半導体装置２０４は、例えば半導体チップ２０１とインターポーザー基板２０２とを導体バンプ２２１で接続した構造を有する。導体バンプ２２１がフェースダウンの形でステージ表面側を向いているので、ローラが半導体チップ２０１の裏面上を移動する際に、導体バンプ２２１がインターポーザー基板２０２又はステージ２０３の表面から応力を受けて、導体バンプ２２１と半導体チップ２０１の電極パッドとの接続箇所にクラックを生じさせてしまったり、電極パッドにクラックを生じさせるという不具合が発生する場合がある。これを防止するために、図４３に示す第１０の製造装置のステージ表面における導体バンプが位置する場所には、溝２２０が設けられている。半導体チップ２０１の電極パッドのレイアウトがセンターパッド配置ならば、溝２２０はステージの中心に、外周パッド配置ならば、ステージの外周部に溝２２０が設けられている。溝２２０があることで、半導体装置２０４を組み立てる際に、導体バンプが外力を受けることによる不具合を防止することができる。
【０１３１】
図４４は、第１１の半導体装置の製造装置におけるステージ装置の表面状態を示す図である。ステージ表面の形状は薄い銅若しくはアルミニウム又はその合金又はステンレス鋼等の金属薄板、又はテフロン（登録商標）等の弾性のある耐熱材料２２２を使用して、予め数μｍ〜１０μｍ程の凸形状に加工されており、インターポーザー基板２０２上をローラ２０５が移動する際に、上からローラによって半導体装置２０４を加圧することにより、ステージ２０３の表面形状が平坦に変化するようになっている。このように表面形状を変化させることは、元々半導体チップ２０１とインターポーザー基板２０２との間に密着不良箇所があるときに、密着不良箇所に存在する微小な空気を外部に押し出して、密着不良を改善させるのに効果的である。
【０１３２】
図４５は、第１２の半導体装置の製造装置におけるステージ装置の他の表面状態を示す図である。ステージ表面を構成する材料には、Ｃｒ−Ｎｉ−Ｔｉ合金、Ｃｏ−Ｎｉ−Ａｌ合金、Ｎｉ−Ｍｎ−Ｇａ合金、Ｎｉ−Ｍｎ−Ａｌ合金等の形状記憶材料を使用しており、常温での形状を予め数μｍ〜１０μｍ程の凸形状としておき、インターポーザー基板２０２上をローラ２０５が加熱しながら移動する際に、ローラ２０５による加熱によって形状記憶材料２２３が加熱され、予め記憶されていた平坦の形状に戻るようになっている。
【０１３３】
このように表面形状を変化させることは、本発明の第２５実施形態と同様で、元々半導体チップ２０１とインターポーザー基板２０２との間に密着不良箇所があるときに、密着不良箇所に存在していた微小な空気を外部に押し出して、密着不良を改善させるのに効果的である。
【０１３４】
図４６は、第１３の半導体装置の製造装置を示す図である。本第１３の半導体装置の製造装置は、第１乃至１２の製造装置とほぼ同じ構造であるが、半導体装置２０４を加熱する装置として、ヒータステージ及びローラの他に、赤外線ヒーター２２４を備えている点が異なっている。赤外線ヒーター２２４は、半導体装置２０４の組み立て途中において、特にインターポーザー基板２０２をローラ２０５と接触する前に予め加熱しておくことができるという効果がある。赤外線ヒーター２２４によって、予めインターポーザー基板２０２を十分に加熱しておくことで、インターポーザー基板２０２と半導体チップ２０１との密着力を高め、密着不良を解消することができるという効果がある。
【０１３５】
【発明の効果】
以上詳述したように、本発明においては、異なる線膨張率の材料で製造されて熱応力によるはんだバンプの疲労破壊に起因する接続不良の原因となる半導体チップとマザーボード基板との間に、この熱応力を緩和させる平板を半導体チップに接着固定せずに挿入することによって、アンダーフィル樹脂によるはんだバンプの封止を排除することができる。また、本発明においては、半導体チップとこれを搭載するＣＳＰとの間に接着されない部分を形成することによっても、アンダーフィル樹脂によるはんだバンプの封止を排除することができる。このため、本発明に係る半導体装置は、製造工程が少ないため、製造期間が短く、製造コストも抑制できる。また後の検査工程において不具合が検出されるような場合においても、容易にリペアすることができる。更にまた、熱応力によるはんだバンプの疲労そのものが排除されるため、半導体装置とマザーボード基板とのフリップチップ接続の信頼性そのものを著しく向上させることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す断面図である。
【図２】 （ａ）、（ｂ）は本発明の第１の実施形態の製造工程を示す断面図である。
【図３】 図２に続く製造工程を示す断面図である。
【図４】 図３に続く製造工程を示す断面図である。
【図５】 （ａ）、（ｂ）は図４に続く製造工程を示す断面図である。
【図６】 （ａ）、（ｂ）は本発明の第１の実施形態の別の製造工程を示す断面図である。
【図７】 （ａ）、（ｂ）は図６に続く製造工程を示す断面図である。
【図８】 （ａ）乃至（ｃ）は図７に続く製造工程を示す断面図である。
【図９】 本発明の第２の実施形態を示す断面図である。
【図１０】 本発明の第３の実施形態を示す断面図である。
【図１１】 本発明の第４の実施形態を示す断面図である。
【図１２】 本発明の第５の実施形態を示す断面図である。
【図１３】 （ａ）乃至（ｃ）は本発明の第５の実施形態の製造工程を示す断面図である。
【図１４】 図１３に続く製造工程を示す断面図である。
【図１５】 図１４に続く製造工程を示す断面図である。
【図１６】 （ａ）、（ｂ）は図１５に続く製造工程を示す断面図である。
【図１７】 本発明の第６の実施形態を示す断面図である。
【図１８】 本発明の第７の実施形態を示す断面図である。
【図１９】 本発明の第８の実施形態を示す断面図である。
【図２０】 （ａ）、（ｂ）は本発明の第９の実施形態を示す断面図である。
【図２１】 本発明の第９の実施形態の製造工程を示す断面図である。
【図２２】 図２１に続く製造工程を示す断面図である。
【図２３】 （ａ）乃至（ｃ）は図２２に続く製造工程を示す断面図である。
【図２４】 （ａ）、（ｂ）は本発明の第９の実施形態の別の製造工程を示す断面図である。
【図２５】 本発明の第１０の実施形態を示す断面図である。
【図２６】 本発明の第１１の実施形態を示す断面図である。
【図２７】 本発明の第１２の実施形態の製造工程を示す断面図である。
【図２８】 本発明の第１３の実施形態を示す断面図である。
【図２９】 本発明の第１４の実施形態を示す断面図である。
【図３０】 第１の半導体装置の製造装置を示す図である。
【図３１】 第１の半導体装置の製造装置におけるローラを説明する図である。
【図３２】 第１の半導体装置の製造装置におけるローラの加圧装置を説明する図である。
【図３３】 第１の半導体装置の製造装置におけるローラの加圧装置を説明する図である。
【図３４】 第２の半導体装置の製造装置を示す図である。
【図３５】 （ａ）、（ｂ）は第３の半導体装置の製造装置を示す図である。
【図３６】 （ａ）、（ｂ）は第４の半導体装置の製造装置を示す図である。
【図３７】 第５の半導体装置の製造装置を示す図である。
【図３８】 （ａ）、（ｂ）は加圧装置を構成する材料について説明する図である。
【図３９】 第６の半導体装置の製造装置を示す図である。
【図４０】 第７の半導体装置の製造装置を示す図である。
【図４１】 （ａ）、（ｂ）は第８の半導体装置の製造装置を示す図である。
【図４２】 （ａ）、（ｂ）は第９の半導体装置の製造装置を示す図である。
【図４３】 （ａ）、（ｂ）は第１０の半導体装置の製造装置におけるステージ装置の表面形状を示す図である。
【図４４】 （ａ）、（ｂ）は第１１の半導体装置の製造装置におけるステージ装置の表面状態を示す図である。
【図４５】 （ａ）、（ｂ）は第１２の半導体装置の製造装置におけるステージ装置の他の表面状態を示す図である。
【図４６】 第１３の半導体装置の製造装置を示す図である。
【図４７】 第１の従来技術による半導体装置を示す断面図である。
【図４８】 第１の従来技術による３次元半導体装置を示す断面図である。
【図４９】 第１の従来技術による３次元半導体装置の２次実装工程を示す断面図である。
【図５０】 図４９に続く実装工程を示す断面図である。
【図５１】 第２の従来技術による半導体装置を示す断面図である。
【図５２】 第２の従来技術による３次元半導体装置を示す断面図である。
【図５３】 第２の従来技術による３次元半導体装置の２次実装工程を示す断面図である。
【図５４】 図５３に続く実装工程を示す断面図である。
【符号の説明】
１，１０１；半導体チップ
２；熱可塑性樹脂
３，１０９；絶縁性樹脂
４，１０３；導電体
５，１０４；電極パッド
６；平板
８，１０７；はんだバンプ
９，１１１；マザーボード基板
１０，１０５；配線パターン
１１；フレキシブルインターポーザー基板
１２；接着剤
１３；接着部
１４；仮接着剤
１５；ヒーター
１６；材料固定用治具
１７；ローラ
１８；非粘着剤
１９；マスク
２０；プラズマ
１０２；インターポーザー基板
１０６；フレキシブルインターポーザー基板
１０８；アンダーフィル樹脂
１１０；絶縁フィルム
１１２；熱可塑性絶縁樹脂
２０１；半導体チップ
２０２；インターポーザー基板
２０３；ヒータステージ
２０４；半導体装置
２０５；ローラ
２０６；微細孔
２０７；発熱体
２０８；高耐熱弾性材料
２０９；アーム
２１０；ばね
２１１；支持体
２１２；電動シリンダー
２１３；アクチュエータ
２１４；多孔質材料
２１５；真空引き
２１６；はんだボール
２１７；はんだボールの逃げ孔
２１８；多孔質孔ふさぎ用カバー
２１９；加圧装置
２２０；溝
２２１；導体バンプ
２２２；凸形状の金属薄板、または弾性のある耐熱材料
２２３；形状記憶材料
２２４；赤外線ヒーター
２２５；赤外線
Claims (34)
- 回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、を有し、前記半導体素子の回路面の反対側の面についてその一部である半導体素子裏面中央部分のみが前記フレキシブル基板に接着固定されており、外部端子が前記半導体素子と前記フレキシブル基板との接着領域を除く領域に整合する位置に配置されていることを特徴とする半導体装置。
- 前記半導体素子と前記フレキシブル基板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることを特徴とする請求項１に記載の半導体装置。
- 回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に非接着で配置された平板と、を有し、前記平板は前記半導体素子の反対側の面が前記フレキシブル基板に接着固定されており、外部端子が前記平板に整合する位置に配置されていることを特徴とする半導体装置。
- 回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に配置された平板と、を有し、前記平板は前記半導体素子側の面の一部のみが前記半導体素子に接着固定され、前記半導体素子の反対側の面が前記フレキシブル基板に接着固定されており、外部端子が前記半導体素子と前記平板との接着領域を除く領域に整合する位置に配置されていることを特徴とする半導体装置。
- 前記フレキシブル基板を形成する絶縁性樹脂フィルムのうち少なくとも前記半導体素子の回路面と対面する側に位置する絶縁性樹脂フィルムが熱可塑性樹脂であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
- 回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有し、前記半導体素子の回路面の反対側の面についてその一部のみが前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記半導体素子と前記フレキシブルインターポーザー基板との接着領域を除く領域に整合する位置に配置されていることを特徴とする半導体装置。
- 前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される部分は、前記半導体素子裏面中央部分であることを特徴とする請求項６に記載の半導体装置。
- 前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される部分は、前記半導体素子裏面周縁部の一部であることを特徴とする請求項６に記載の半導体装置。
- 前記半導体素子と前記フレキシブルインターポーザー基板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置。
- 回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に非接着で配置された平板と、を有し、前記平板は前記半導体素子の反対側の面が前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記平板に整合する位置に配置されていることを特徴とする半導体装置。
- 回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面に配置された平板と、を有し、前記平板は前記半導体素子側の面の一部のみが前記半導体素子に接着固定され、前記半導体素子の反対側の面が前記フレキシブルインターポーザー基板に接着固定されており、外部端子が前記半導体素子と前記平板との接着領域を除く領域に整合する位置に配置されていることを特徴とする半導体装置。
- 前記半導体素子と前記平板とが接着固定される部分は、前記半導体素子裏面中央部分であることを特徴とする請求項１１に記載の半導体装置。
- 前記半導体素子と前記平板とが接着固定される面積は、前記半導体素子裏面の全面積の半分以下であることを特徴とする請求項１１又は１２に記載の半導体装置。
- 前記平板は、この平面視での外形が前記半導体素子と同じか又は前記半導体素子よりも小さいことを特徴とする請求項１０乃至１３のいずれか１項に記載の半導体装置。
- 前記平板の線膨張率は、前記半導体装置の線膨張率と前記半導体装置が搭載される外部基板の線膨張率との間の大きさ又は前記外部基板の線膨張率と同じ大きさを有することを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体装置。
- 前記フレキシブルインターポーザー基板の少なくとも内面側の絶縁性樹脂フィルムは熱可塑性樹脂であることを特徴とする請求項６乃至１５のいずれか１項に記載の半導体装置。
- 回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有する半導体装置が複数個積層され、前記第２電極パッド同士が第２の導電体を介して接続された３次元積層型半導体装置において、最下段に配置され外部基板に２次実装される前記半導体装置は請求項１乃至１６のいずれか１項に記載の半導体装置であることを特徴とする半導体装置。
- 前記３次元積層型半導体装置の最下段に配置された半導体装置以外の半導体装置は、その少なくとも前記半導体素子に接する側の前記絶縁性樹脂フィルムが熱可塑性樹脂であることを特徴とする請求項１７に記載の半導体装置。
- 請求項１乃至１８のいずれか１項に記載の半導体装置が搭載されていることを特徴とする回路基板。
- 請求項１乃至１８のいずれか１項に記載の半導体装置が組み込まれていることを特徴とする電子機器。
- 回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、を有する半導体装置の製造方法において、絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブル基板に前記電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程と、前記フレキシブル基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子と前記フレキシブル基板との接着領域を除く領域に整合する位置に配置されるように前記フレキシブル基板と前記半導体素子とを接着固定する工程と、を有することを特徴とする半導体装置の製造方法。
- 前記半導体素子の回路面の反対側の面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程は、離形剤又は非粘着剤を前記半導体素子裏面又は前記フレキシブル基板の絶縁性樹脂フィルムの所望の位置に塗布することを特徴とする請求項２１に記載の半導体装置の製造方法。
- 前記半導体素子裏面に前記フレキシブル基板の絶縁性樹脂フィルムが接着しない部分を形成する工程は、前記フレキシブル基板内側の絶縁性樹脂フィルムの所望の位置をプラズマに曝し表面改質処理をすることを特徴とする請求項２１に記載の半導体装置の製造方法。
- 回路面上に１又は複数の電極が形成された半導体素子と、前記半導体素子を取り囲むように設けられ前記半導体素子の電極に接続するための電極パッドが設けられたフレキシブル基板と、前記半導体素子上の電極と前記電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面にこの面に非接着で配置された平板と、を有する半導体装置の製造方法において、前記絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブル基板に前記電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面側に平板を配置する工程と、前記平板の位置ずれを防止する工程と、前記フレキシブル基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子における接着領域を除く領域に整合する位置に配置されるように前記フレキシブル基板と前記半導体素子及び前記平板とを接着固定する工程と、を有することを特徴とする半導体装置の製造方法
- 前記平板の位置ずれを防止する工程は、前記平板上から垂直に圧力をかける治具を用いることを特徴とする請求項２４に記載の半導体装置の製造方法。
- 前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部とを接着固定することを特徴とする請求項２４に記載の半導体装置の製造方法。
- 前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部又は全部を接着剤により接着固定し、前記フレキシブル基板と前記半導体素子及び前記平板とを接着固定する工程の後に前記接着剤の接着力を消失させることを特徴とする請求項２４に記載の半導体装置の製造方法。
- 回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、を有する半導体装置の製造方法において、前記１対の絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブルインターポーザー基板に前記第１電極パッド及び前記第２電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極と前記第１電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面に前記フレキシブルインターポーザー基板の内側の絶縁性樹脂フィルムが接着しない部分を形成する工程と、前記フレキシブルインターポーザー基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子と前記フレキシブルインターポーザー基板との接着領域を除く領域に整合する位置に配置されるように前記フレキシブルインターポーザー基板と前記半導体素子とを接着固定する工程と、を有することを特徴とする半導体装置の製造方法。
- 前記半導体素子の回路面の反対側の面に前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムが接着しない部分を形成する工程は、離形剤又は非粘着剤を前記半導体素子裏面又は前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムの所望の位置に塗布することを特徴とする請求項２８に記載の半導体装置の製造方法。
- 前記半導体素子裏面に前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムが接着しない部分を形成する工程は、前記フレキシブルインターポーザー基板内側の絶縁性樹脂フィルムの所望の位置をプラズマに曝し表面改質処理をすることを特徴とする請求項２８に記載の半導体装置の製造方法。
- 回路面上に１又は複数の電極が形成された半導体素子と、２層の絶縁性樹脂フィルムの間に配線パターンを構成する中間層を挟む３層構造からなり前記半導体素子を取り囲むように設けられ内面側に前記電極に接続される１又は複数の第１電極パッドが設けられ外面側に外部接続用の１又は複数の第２電極パッドが設けられたフレキシブルインターポーザー基板と、前記半導体素子上の電極と前記第１電極パッドとを接続する導電体と、前記半導体素子の回路面の反対側の面にこの面に非接着で配置された平板と、を有する半導体装置の製造方法において、前記絶縁性樹脂フィルムに前記電極パッド形成用の孔を形成する工程と、前記フレキシブルインターポーザー基板に前記第１電極パッド及び前記第２電極パッドを形成する工程と、前記半導体素子の回路面に形成された電極パッドと前記第１電極パッドとを前記導電体を介して接続する工程と、前記半導体素子の回路面の反対側の面側に平板を配置する工程と、前記平板の位置ずれを防止する工程と、前記フレキシブルインターポーザー基板を前記半導体素子周側面に沿って折り曲げる工程と、外部端子が前記半導体素子における接着領域を除く領域に整合する位置に配置されるように前記フレキシブルインターポーザー基板と前記半導体素子及び前記平板とを接着固定する工程と、を有することを特徴とする半導体装置の製造方法。
- 前記平板の位置ずれを防止する工程は、前記平板上から垂直に圧力をかける治具を用いることを特徴とする請求項３１に記載の半導体装置の製造方法。
- 前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部とを接着固定することを特徴とする請求項３１に記載の半導体装置の製造方法。
- 前記平板の位置ずれを防止する工程は、前記半導体素子裏面と前記平板の一部又は全部を接着剤により接着固定し、前記フレキシブルインターポーザー基板と前記半導体素子及び前記平板とを接着固定する工程の後に前記接着剤の接着力を消失させることを特徴とする請求項３１に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002331411A JP4085788B2 (ja) | 2002-08-30 | 2002-11-14 | 半導体装置及びその製造方法、回路基板、電子機器 |
| US10/644,952 US6998704B2 (en) | 2002-08-30 | 2003-08-21 | Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus |
| CNB031557325A CN100364087C (zh) | 2002-08-30 | 2003-09-01 | 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置 |
| CN2006101091588A CN1917142B (zh) | 2002-08-30 | 2003-09-01 | 半导体器件制造装置 |
| US11/267,328 US7594644B2 (en) | 2002-08-30 | 2005-11-07 | Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255530 | 2002-08-30 | ||
| JP2002331411A JP4085788B2 (ja) | 2002-08-30 | 2002-11-14 | 半導体装置及びその製造方法、回路基板、電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006246088A Division JP4710768B2 (ja) | 2002-08-30 | 2006-09-11 | 半導体装置の製造装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146751A JP2004146751A (ja) | 2004-05-20 |
| JP4085788B2 true JP4085788B2 (ja) | 2008-05-14 |
Family
ID=32472891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002331411A Expired - Fee Related JP4085788B2 (ja) | 2002-08-30 | 2002-11-14 | 半導体装置及びその製造方法、回路基板、電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6998704B2 (ja) |
| JP (1) | JP4085788B2 (ja) |
| CN (2) | CN100364087C (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502222B1 (ko) * | 1999-01-29 | 2005-07-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 전자부품의 실장방법 및 그 장치 |
| US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
| US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US20040195666A1 (en) * | 2001-10-26 | 2004-10-07 | Julian Partridge | Stacked module systems and methods |
| DE10238581B4 (de) * | 2002-08-22 | 2008-11-27 | Qimonda Ag | Halbleiterbauelement |
| JP4208840B2 (ja) * | 2002-12-17 | 2009-01-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| US20040156177A1 (en) * | 2003-02-12 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| US6995465B2 (en) * | 2003-06-04 | 2006-02-07 | Intel Corporation | Silicon building block architecture with flex tape |
| US6991961B2 (en) * | 2003-06-18 | 2006-01-31 | Medtronic, Inc. | Method of forming a high-voltage/high-power die package |
| WO2005022965A2 (en) * | 2003-08-29 | 2005-03-10 | Thermalworks, Inc. | Expansion constrained die stack |
| JP2005109068A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
| US7202563B2 (en) * | 2004-03-25 | 2007-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device package having a semiconductor element with resin |
| US20050230821A1 (en) * | 2004-04-15 | 2005-10-20 | Kheng Lee T | Semiconductor packages, and methods of forming semiconductor packages |
| CN1998077B (zh) * | 2004-05-20 | 2010-06-16 | 斯班逊有限公司 | 半导体装置的制造方法及半导体装置 |
| US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
| US8072058B2 (en) * | 2004-10-25 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor package having a plurality input/output members |
| DE102005004160B4 (de) * | 2005-01-28 | 2010-12-16 | Infineon Technologies Ag | CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins |
| WO2006088270A1 (en) * | 2005-02-15 | 2006-08-24 | Unisemicon Co., Ltd. | Stacked package and method of fabricating the same |
| US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| JP4036872B2 (ja) * | 2005-05-18 | 2008-01-23 | アルプス電気株式会社 | 半導体装置の製造方法 |
| US7202552B2 (en) * | 2005-07-15 | 2007-04-10 | Silicon Matrix Pte. Ltd. | MEMS package using flexible substrates, and method thereof |
| US7847389B2 (en) * | 2005-11-15 | 2010-12-07 | Nec Corporation | Semiconductor package, electronic part and electronic device |
| WO2007102358A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 電子デバイスパッケージ、モジュール、および電子機器 |
| KR100691632B1 (ko) * | 2006-05-16 | 2007-03-12 | 삼성전기주식회사 | 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지 |
| JP5098220B2 (ja) * | 2006-05-23 | 2012-12-12 | 日本電気株式会社 | インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ |
| KR20090018852A (ko) | 2006-06-06 | 2009-02-23 | 닛본 덴끼 가부시끼가이샤 | 반도체 패키지, 그 제조 방법, 반도체 장치 및 전자 기기 |
| DE102006031844B4 (de) | 2006-07-07 | 2013-04-11 | Technische Universität Braunschweig Carolo-Wilhelmina | Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung |
| KR100817054B1 (ko) * | 2006-07-13 | 2008-03-26 | 삼성전자주식회사 | 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드 |
| US7417310B2 (en) * | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| KR100829614B1 (ko) * | 2006-12-29 | 2008-05-14 | 삼성전자주식회사 | 반도체 스택 패키지 및 그의 제조 방법 |
| KR100843718B1 (ko) * | 2007-01-25 | 2008-07-04 | 삼성전자주식회사 | 접착 물질에 기인된 보이드에 면역력을 가지는 반도체패키지들 및 그 형성방법들 |
| CN101569008B (zh) * | 2007-09-19 | 2012-05-02 | 日本电气株式会社 | 半导体装置及其制造方法 |
| TWI352412B (en) * | 2008-03-03 | 2011-11-11 | Advanced Semiconductor Eng | Multi-chip package structure and method of fabrica |
| JP5012612B2 (ja) | 2008-03-26 | 2012-08-29 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
| JP5115269B2 (ja) | 2008-03-26 | 2013-01-09 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
| KR100996914B1 (ko) * | 2008-06-19 | 2010-11-26 | 삼성전기주식회사 | 칩 내장 인쇄회로기판 및 그 제조방법 |
| US8670588B2 (en) * | 2009-09-08 | 2014-03-11 | Apple Inc. | Handheld device assembly |
| US20110133337A1 (en) * | 2009-10-19 | 2011-06-09 | Jeng-Jye Shau | Area reduction for surface mount package chips |
| US8710645B2 (en) * | 2009-10-19 | 2014-04-29 | Jeng-Jye Shau | Area reduction for surface mount package chips |
| KR20110101410A (ko) * | 2010-03-08 | 2011-09-16 | 삼성전자주식회사 | 패키지 온 패키지 |
| US10310686B2 (en) | 2016-07-11 | 2019-06-04 | Apple Inc. | Rigid trackpad for an electronic device |
| KR102657124B1 (ko) * | 2016-10-20 | 2024-04-16 | 삼성디스플레이 주식회사 | 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법 |
| TWI664881B (zh) * | 2017-01-13 | 2019-07-01 | 日商村田製作所股份有限公司 | 零件模組 |
| US10582631B2 (en) | 2017-07-20 | 2020-03-03 | Apple Inc. | Housings formed from three-dimensional circuits |
| JP6906228B2 (ja) * | 2017-08-18 | 2021-07-21 | ナミックス株式会社 | 半導体装置 |
| KR20190125888A (ko) * | 2018-04-30 | 2019-11-07 | 에스케이하이닉스 주식회사 | 반도체 다이들을 스택하는 방법 |
| US11195809B2 (en) | 2018-12-28 | 2021-12-07 | Stmicroelectronics Ltd | Semiconductor package having a sidewall connection |
| DE102020125813A1 (de) * | 2020-10-02 | 2022-04-07 | Infineon Technologies Ag | Verfahren zum herstellen eines chipgehäuses und chipgehäuse |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135557A (en) * | 1977-10-31 | 1979-01-23 | National Semiconductor Corporation | Header lead roller |
| JPH05291361A (ja) | 1992-04-14 | 1993-11-05 | Nippon Steel Corp | 半導体装置のリード構造 |
| US5201452A (en) * | 1992-07-24 | 1993-04-13 | Matsushita Electric Industrial Co., Ltd. | Screen printing apparatus |
| JPH06268051A (ja) * | 1993-03-10 | 1994-09-22 | Mitsubishi Electric Corp | ウエハ剥し装置 |
| JPH0831868A (ja) | 1994-07-21 | 1996-02-02 | Hitachi Cable Ltd | Ｂｇａ型半導体装置 |
| JPH08335663A (ja) | 1995-06-08 | 1996-12-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| KR100189970B1 (ko) * | 1995-08-07 | 1999-06-01 | 윤종용 | 웨이퍼 연마장치 |
| JPH10112475A (ja) * | 1996-10-08 | 1998-04-28 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| TW449844B (en) * | 1997-05-17 | 2001-08-11 | Hyundai Electronics Ind | Ball grid array package having an integrated circuit chip |
| JPH11354577A (ja) * | 1998-06-05 | 1999-12-24 | Chu Nin Ma | 開口型球状格子配列パッケージ技術の製造法 |
| JP3760645B2 (ja) * | 1998-11-11 | 2006-03-29 | コニカミノルタホールディングス株式会社 | 液晶光変調デバイスの製造方法 |
| KR100338983B1 (ko) * | 1998-11-30 | 2002-07-18 | 윤종용 | 웨이퍼분리도구및이를이용하는웨이퍼분리방법 |
| US6376769B1 (en) * | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
| JP2001168072A (ja) * | 1999-12-06 | 2001-06-22 | Mitsubishi Electric Corp | 半導体基板ウエハの研磨方法及び研磨装置 |
| JP3360669B2 (ja) | 2000-01-07 | 2002-12-24 | 日本電気株式会社 | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 |
| US6474476B1 (en) * | 2000-08-30 | 2002-11-05 | Advanced Micro Devices, Inc. | Universal carrier tray |
| JP2002264209A (ja) * | 2001-03-07 | 2002-09-18 | Nippon Columbia Co Ltd | 導光板製造装置 |
-
2002
- 2002-11-14 JP JP2002331411A patent/JP4085788B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-21 US US10/644,952 patent/US6998704B2/en not_active Expired - Lifetime
- 2003-09-01 CN CNB031557325A patent/CN100364087C/zh not_active Expired - Fee Related
- 2003-09-01 CN CN2006101091588A patent/CN1917142B/zh not_active Expired - Fee Related
-
2005
- 2005-11-07 US US11/267,328 patent/US7594644B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1494143A (zh) | 2004-05-05 |
| US7594644B2 (en) | 2009-09-29 |
| CN100364087C (zh) | 2008-01-23 |
| JP2004146751A (ja) | 2004-05-20 |
| US6998704B2 (en) | 2006-02-14 |
| US20040115920A1 (en) | 2004-06-17 |
| CN1917142A (zh) | 2007-02-21 |
| CN1917142B (zh) | 2010-06-16 |
| US20060055053A1 (en) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4085788B2 (ja) | 半導体装置及びその製造方法、回路基板、電子機器 | |
| TWI400774B (zh) | 半導體裝置及其製造方法 | |
| JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
| JP5208205B2 (ja) | フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート | |
| JP4450113B2 (ja) | 半導体装置及びその製造方法 | |
| US8053284B2 (en) | Method and package for circuit chip packaging | |
| JP5186741B2 (ja) | 回路基板及び半導体装置 | |
| EP1448745B1 (en) | Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices | |
| TWI447882B (zh) | 包括混合框架面板的互連構造 | |
| JP3835556B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP4710768B2 (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
| JP4465891B2 (ja) | 半導体装置 | |
| US6797530B2 (en) | Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS6114798A (ja) | はんだ相互接続を形成する方法 | |
| JP2001274197A (ja) | 半導体装置及びその製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| JP2011187699A (ja) | 半導体装置およびその製造方法 | |
| JP2003037210A (ja) | 半導体装置およびその製造方法 | |
| JP2006179589A (ja) | 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法 | |
| JPH11145345A (ja) | 半導体装置およびその製造方法 | |
| JP4442426B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011071267A (ja) | 電子デバイスパッケージ及びその製造方法、並びに電子機器 | |
| JP2004055937A (ja) | 半導体装置およびその製造方法 | |
| JP4927145B2 (ja) | 電子部品実装構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |