JPH10112475A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH10112475A
JPH10112475A JP8266836A JP26683696A JPH10112475A JP H10112475 A JPH10112475 A JP H10112475A JP 8266836 A JP8266836 A JP 8266836A JP 26683696 A JP26683696 A JP 26683696A JP H10112475 A JPH10112475 A JP H10112475A
Authority
JP
Japan
Prior art keywords
adhesive film
substrate
semiconductor chip
conductive pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8266836A
Other languages
English (en)
Inventor
Masayuki Yasuda
誠之 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8266836A priority Critical patent/JPH10112475A/ja
Publication of JPH10112475A publication Critical patent/JPH10112475A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Abstract

(57)【要約】 【課題】 フェースダウンボンディングによって基板上
に接着フィルムを介して半導体チップをフリップチップ
実装してなる半導体装置では、接着フィルムの接着端部
に集中する熱応力によって導電性パターンが破損する。 【解決手段】 導電性パターン11aが設けられた基板
11と、導電性パターン11aに重なる状態で基板11
上に接着フィルム10を介してフリップチップ実装され
た半導体チップ13とからなり、接着フィルム10の周
縁部10cが半導体チップ13の側周にはみ出してなる
半導体装置1において、接着フィルム10は、基板11
と半導体チップ13とに挟まれた部分の膜厚よりも、周
縁部10cの膜厚が薄く成形されたものである。これに
よって、基板11と半導体チップ13との熱膨張係数の
違いによって接着フィルム10に熱ストレスが掛かった
場合に、接着フィルム10と基板11との接着端部Aに
生じる熱応力を低く抑える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特には基板上に半導体チッ
プをフリップチップ実装してなる半導体装置及びその製
造方法に関する。
【0002】
【従来の技術】基板上に半導体チップを実装してなる半
導体装置では、半導体チップをモールド樹脂で封止した
パッケージを基板上に実装していた。しかし、基板への
半導体チップの実装高密を高めるために、基板上に半導
体チップを直接実装するベアチップ実装が提案された。
その中でも、基板表面に設けられた導電性パターンと半
導体チップ表面に設けられたバンプとを、ワイヤーを用
いることなく直接接続するフェースダウンボンディング
は、より高密度実装が可能な手法として注目されてい
る。図5(1)には、上記フェースダウンボンディング
によって基板11上に接着フィルム12を介して半導体
チップ13を実装してなる半導体装置5の斜視図を示
し、図5(2)にはその断面図を示す。
【0003】以下、図6を用いて、上記半導体装置の構
成をその製造手順にしたがって説明する。先ず、図6
(1)に示すように、基板11の表面上に接着フィルム
12を介して半導体チップ13を載置する。上記基板1
1は、表面に導電性パターン11aが設けられたもので
ある。また、上記接着フィルム12は異方性導電フィル
ムであり、半導体チップ13よりも広い接着面12aと
当該接着面12aに対して略垂直に切断された側端面1
2bとを有している。また、接着フィルム12の膜厚
は、半導体チップ13の表面側に設けられたバンプ13
aの高さよりも十分大きくかつ十分な接着性が得られる
厚さであることとする。そして、半導体チップ13は、
その表面に形成された複数のバンプ13aを各導電性パ
ターン11aに対向させかつ周囲に接着フィルム12の
周縁部12cを露出させる状態で基板11上に載置され
る。
【0004】次に、図6(2)に示すように、加熱した
基板11に対して半導体チップ13を押し圧してバンプ
13aと導電性パターン11aとを接続し、かつ接着フ
ィルム12を介して半導体チップ13と基板11とを接
着する。
【0005】以上によって、ワイヤーボンディングを行
うことなく、基板11上に接着フィルム12を介して半
導体チップ13を実装してなる半導体装置5が得られ
る。
【0006】
【発明が解決しようとする課題】しかし、上記フェース
ダウンボンディングによって半導体チップをフリップチ
ップ実装してなる半導体装置には、以下のような課題が
あった。すなわち、半導体チップは単結晶シリコンのよ
うな半導体材料からなるものであり、その熱膨張係数は
3ppm程度である。これに対して、基板はガラスエポ
キシのような樹脂を主成分としたものであり、その熱膨
張係数は15ppmにもなる。しかも、上記半導体装置
では、動作状態のON/OFFにともない温度変化が生
じる。このため、図5に示すように、半導体チップ13
及び基板11がそれぞれの熱膨張係数に対応する大きさ
で伸縮し、半導体チップ13と基板11との間の接着フ
ィルム12に熱ストレスが加わり、接着フィルム12と
基板11及び接着フィルム12と半導体チップ13との
間に熱応力が生じる。この熱応力は、接着フィルム12
の周辺方向程大きくその側端面12bで最大になる。こ
のため、側端面12b直下の接着端部Aには上記熱応力
が集中する。
【0007】ところが、上記半導体装置5では、バンプ
13aと導電性パターン11aとを接続させるために、
導電性パターン11aと半導体チップ13とを重ねる必
要がある。このような状態においては、基板11と半導
体チップ13との間に挟み込まれた接着フィルム12も
導電性パターン11a上に重ねられる。このため、接着
フィルム12の接着端部Aの熱ストレスが導電性パター
ン11aに伝わり、これによって導電性パターン11a
に亀裂のような破損Bが生じて導電性パターン11aが
導通不良となる場合がある。
【0008】以上のように、フェースダウンボンディン
グによって半導体チップをフリップチップ実装してなる
半導体装置5では、接着フィルム12の接着端部Aに生
じる熱ストレスが、半導体装置5の信頼性を低下させる
要因になっている。
【0009】
【課題を解決するための手段】本発明は上記課題を解決
するために成された半導体装置及び半導体装置の製造方
法である。すなわち、本発明の半導体装置は、導電性パ
ターンが設けられた基板と、この導電性パターンに重な
る状態で基板上に接着フィルムを介してフリップチップ
実装された半導体チップとからなり、半導体チップの周
囲に上記接着フィルムの周縁部がはみ出してなる半導体
装置において、上記接着フィルムの周縁部の膜厚は、当
該接着フィルムにおいて前記基板と前記半導体チップと
の間に挟まれた部分の膜厚よりも薄いことを特徴として
いる。
【0010】上記半導体装置では、接着フィルムの周縁
部の膜厚が、当該接着フィルムの基板と半導体チップと
の間における膜厚よりも薄いことから、接着端部の上方
における接着フィルム端に生じる熱応力(基板と半導体
チップとの熱膨張係数違いによって生じるストレス)
は、膜厚の減少分だけ小さくなる。このため、この接着
端部と基板及び基板上の導電性パターンとの間に生じる
熱応力が小さく抑えられる。
【0011】そして、本発明の第1の半導体装置の製造
方法は、導電性パターンが設けられた基板の表面上に接
着フィルムを載置し、接着フィルムの周縁部を当該接着
フィルムの周縁部を側周方向にはみ出させかつ上記導電
性パターンに重ねる状態で当該接着フィルム上に半導体
チップを載置する。その後、上記半導体チップを上記基
板に対して押し圧することで接着フィルムを介して半導
体チップと基板とを接着すると共に、上記接着フィルム
の上記周縁部を押し圧して当該接着フィルムにおける当
該周縁部の膜厚を上記半導体チップと上記基板との間に
挟まれた部分の膜厚よりも薄く成形する。
【0012】また、本発明の第2の半導体装置の製造方
法は、導電性パターンが設けられた基板の表面上に当該
導電性パターンに重ねる状態で接着フィルムを載置し、
当該接着フィルムの周縁部を上記基板に対して押し圧し
て当該接着フィルムを当該基板に仮接着すると共に当該
接着フィルムにおける当該周縁部の膜厚をその他の部分
の膜厚よりも薄く成形する。その後、上記接着フィルム
の周縁部を側周方向にはみ出させる状態で当該接着フィ
ルム上に半導体チップを載置し、当該半導体チップを上
記基板に対して押し圧して半導体チップと基板とを接着
する。
【0013】さらに、本発明の第3の半導体装置の製造
方法は、導電性パターンが設けられた基板の表面上に、
当該導電性パターンに重ねる状態で周縁部の膜厚が他の
部分の膜厚よりも薄く成形された接着フィルムを載置
し、当該接着フィルムの周縁部をはみ出させる状態で当
該接着フィルム上に半導体チップを載置する。その後、
上記半導体チップを上記基板に対して押し圧して半導体
チップと基板とを接着する。
【0014】上記各方法によれば、導電性パターンが設
けられた基板と、この導電性パターンに重なる状態で接
着フィルムを介して基板上にフリップチップ実装された
半導体チップとからなる半導体装置が形成される。この
半導体装置においては、接着フィルムの周縁部が半導体
チップからはみ出した状態になり、しかも、接着フィル
ムにおける上記周縁部の膜厚は基板−半導体チップ間に
挟まれた部分の膜厚よりも薄くなる。
【0015】
【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法の実施の形態を、図面に基づいて説明する。
尚、以下の実施形態においては、従来の技術と同様の構
成要素には同一の符号を用いて説明する。
【0016】(第1実施形態)図1は、フェースダウン
ボンディングによって基板に半導体チップをフリップチ
ップ実装してなる半導体装置に本発明の半導体装置を適
用した場合の一例を示す図であり、図1(1)は上記半
導体装置の斜視図であり、図1(2)は断面図である。
以下に、この図を用いて半導体装置1の構成を説明す
る。
【0017】この半導体装置1は、基板11と、この基
板11上に設けられた接着フィルム10と、当該接着フ
ィルム10を介して基板11上にフリプチップ実装され
た半導体チップ13とからなるものである。そして、半
導体チップ13は、素子が形成されているその表面側を
基板11の表面に対向させた状態で当該基板11上に実
装されている。
【0018】上記基板11は、ガラスエポキシ材のよう
な樹脂を主成分としてなる板材の表面に導電性パターン
11aを設けてなるプリント基板からなるものである。
この導電性パターン11aは、半導体チップ13が実装
される基板11部分にも配置されている。
【0019】また、上記接着フィルム10は、例えば主
成分となるエポキシ樹脂中に導電性材料からなる粒子を
分散させてなる異方性導電材料からなる。この接着フィ
ルム10は、半導体チップ13の表面よりも広い接着面
10aを有している。そして、接着フィルム10の周縁
部10cは、平面視的に半導体チップ13の側周にはみ
出した状態になっている。また、この接着フィルム10
は、半導体チップ13が実装される基板11部分の上部
に配置された導電性パターン11aを埋め込む状態にな
っている。
【0020】さらに、接着フィルム10の周縁部10c
の成形形状は、接着フィルム10の接着端部Aの膜厚が
最も小さく、接着フィルム10の接着端部Aから中心方
向に向かって徐々に膜厚が大きくなるような成形形状を
有している。具体的な成形形状としては、接着フィルム
10の接着端部10cから中心方向に向かって、膜厚の
上昇率が一定かまたは増大し、平均で45°以下の角度
で徐々に膜厚が大きくなるような形状であることとす
る。ただし、半導体チップ13の側端面近傍における接
着フィルム10の膜厚は、基板11と半導体チップ13
とに挟まれた部分における接着フィルム10の膜厚と比
較して厚くても薄くてもまた同程度でも良い。
【0021】そして、半導体チップ13は、素子が形成
されたその表面側に電極となる複数のバンプ13aが設
けられたものであり、この表面側を基板11の表面に対
向させる状態で当該基板11上に実装されている。しか
も、基板11上に実装された状態においては、ワイヤー
を用いることなく、各バンプ13aが各導電性パターン
11aに対して直接かまたは接着フィルムのみを介して
接続された状態になっている。尚、上記バンプ13a
は、スタッド方式によって形成された金スタッドや、メ
ッキ法によって形成された金メッキまたははんだメッキ
であることとする。
【0022】上記構成の半導体装置1では、接着フィル
ム10の周縁部10cの成形形状が、接着フィルム10
の接着端部A上でその膜厚が最も小さく、接着フィルム
10の接着端部Aから中心方向に向かって徐々に膜厚が
大きくなるように成形されている。このため、基板10
と半導体チップ13との熱膨張係数の違いによって接着
フィルム10の側端面部分に生じる熱ストレスは、接着
フィルム10の周縁部10cの形状に沿って平面方向に
分散する。このため、上記熱ストレスによって基板11
及び導電性パターン11aと接着フィルム10のとの間
に生じる熱応力のうち、接着フィルム10の接着端部A
に集中する熱応力は、当該接着端部A上の接着フィルム
10の膜厚に対応して小さい値になる。
【0023】したがって、半導体装置1の動作のON/
OFFに伴って、熱膨張係数の異なる基板11と半導体
チップ13とが伸縮して接着フィルム10に熱ストレス
が加わった場合に、接着フィルム10の接着端部A下の
導電性パターン11aに加わる熱応力が小さく抑えら
れ、当該熱応力によって導電性パターン11aが破損す
ることを防止できる。
【0024】次に、本発明の半導体装置の製造方法を、
上記半導体装置の製造方法に適用した場合の実施形態を
説明する。
【0025】(第2実施形態)先ず、図2(1)に示す
ように、導電性パターン11aが形成された基板11の
表面上に、導電性パターン11aに重ねる状態で接着フ
ィルム12を載置する。この際、上記接着フィルム12
は、従来の接着フィルムと同様のものであり、半導体チ
ップ13よりも広い接着面12aを有する状態に予め切
断されており、接着面12a対して略垂直に切断された
側端面12bを有している。また、接着フィルム12の
膜厚は、半導体チップ13の表面に設けられたバンプ1
3aの高さよりも大きく、かつ接着面12aおいて十分
な接着力が得られる程度の均一な厚さであることとす
る。
【0026】次に、表面側にバンプ13aが形成された
半導体チップ13を、接着フィルム12上に載置する。
この際、半導体チップ13は、その表面側に形成された
バンプ13aを基板11の表面側に形成された各導電性
パターン11aに対向させ、かつ当該半導体チップ13
の側周側に接着フィルム12の周縁部12cをはみ出さ
せる状態で、接着フィルム12上に載置される。
【0027】次の図2(2)に示す工程が、本実施形態
において特徴的な工程になる。すなわちここでは、基板
11に対して半導体チップ13を押し圧することによっ
て、バンプ13aと導電性パターン11aとを接続し、
かつ接着フィルム12を介して半導体チップ13と基板
11とを接着する。これと共に、半導体チップ13の周
囲にはみ出している接着フィルム12の周縁部12cを
押し圧し、これによって、接着フィルム12における当
該周縁部12cの膜厚を他の部分よりも薄く成形する。
これによって、この接着フィルム12を、周縁部の膜厚
が半導体チップ13−基板11間に挟まれた部分の膜厚
よりも薄く成形された接着フィルム10にする。この
際、導電性パターン11aとバンプ13aとが接続さ
れ、かつ接着フィルム12が硬化して基板11と半導体
チップ13とを接着させるのに十分な温度にまで基板1
1を加熱する。
【0028】ここで、上記周縁部12cにおける接着フ
ィルム12の成形形状は、上記第1実施形態で説明した
接着フィルム10の周縁部10cの成形形状と同様であ
ることとする。
【0029】上記工程を行うに際しては、例えば図示し
たような成形金型2を用いる。この成形金型2は、平面
形状の押し圧面21と、この押し圧面21の周囲に当該
押し圧面21から突出する状態で設けられた成形部22
とを有している。押し圧面21は、半導体チップ13の
裏面と同一形状かこれより多少広めに形成されている。
また、成形部22は、接着フィルム12の接着端部Aが
この成形部22の最も高い部分とほぼ一致するか僅かに
内側になる程度に、その内側面22aが押し圧面21か
ら外側に向かって広げられた形状になっている。
【0030】すなわち、この内側面22aは、第1実施
形態で説明した上記接着フィルム10の周縁部10aの
成形形状に対応する形状に成形されている。そして、成
形部22の高さは、少なくとも半導体チップ13の高さ
よりも高く、半導体チップ13とバンプ13aとを合わ
せた高さ以下であることとする。ここでは、一例とし
て、成形部22の高さを、半導体チップ13とバンプ1
3aとを合わせた高さと同程度にする。
【0031】上記のように構成された成形金型2は、以
下のようにして用いる。すなわち、接着フィルム12上
に載置された半導体チップ13の裏面上に、当該裏面に
一致させた状態で成形金型2の押し圧面21を配置し、
成形金型2を基板11に対して押し圧する。
【0032】これによって、半導体チップ13が接着フ
ィルム12を介して基板11に押し圧されると共に、半
導体チップ13の側周側にはみ出した接着フィルム12
の周縁部12cが成形金型2の成形部22における内側
面22aによって押し圧される。この際、基板11を上
述のように加熱することによって、接着フィルム12を
介して半導体チップ13と基板11とが接着され、接着
フィルム12における周縁部12aの膜厚が半導体チッ
プ13と基板11とに挟まれた部分の膜厚よりも薄く成
形される。
【0033】上記製造方法によれば、基板11表面の導
電性パターン11aと半導体チップ13表面のバンプ1
3aとがワイヤーを用いることなく直接または接着フィ
ルム12を介して接続された状態で、当該基板11上に
接着フィルム12を介して半導体チップ13がフリップ
チップ実装される。そして、基板11と半導体チップ1
3との間の接着フィルム12は、導電性パターン11a
上にも重ねられた状態になる。しかも、この接着フィル
ム12は、半導体チップ13−基板11間に挟まれた部
分の膜厚よりも半導体チップ13の側周側にはみ出した
周縁部12aの膜厚が薄く成形された形状を有するも
の、すなわち、図1で説明したと同様の接着フィルム1
0になる。
【0034】したがって、上記製造方法によって、上記
第1実施形態で説明したと同様の半導体装置1が製造さ
れる。
【0035】(第3実施形態)図3は、上記図1で示し
た半導体装置の他の製造方法を示す図であり、以下にこ
の図を用いて上記半導体装置の製造方法を説明する。
【0036】先ず、図3(1)に示すように、上記第2
実施形態と同様の基板11の表面上に、上記第2実施形
態と同様の接着フィルム12を載置する。接着フィルム
12の載置状態は、上記第2実施形態と同様とする。こ
こでは、上記第2実施形態と同様の基板11の表面上
に、未切断の接着フィルム102を載置しても良い。
【0037】次に、接着フィルム12の周縁部12cを
基板11に対して押し圧して、接着フィルム12を基板
11に仮接着させると共に接着フィルム12の周縁部1
2cの膜厚をその他の部分の膜厚よりも薄く成形する。
この際、接着フィルム12が基板11に対して仮接着さ
れる程度の温度にまで基板11を加熱する。
【0038】また、未切断の接着フィルム102を用い
た場合には、次に基板11上に載置する半導体チップ1
3の外周になる部分に対応する当該接着フィルム102
部分を基板11に対して押し圧して、接着フィルム10
2を基板11に仮接着させると共に接着フィルム102
部分の厚さをその他の部分よりも薄く成形する。さら
に、仮接着された接着フィルム102部分よりも外側の
接着フィルムを除去する。これによって、接着フィルム
102は、所定の接着面積に切断された接着フィルム1
2になる。
【0039】ここで、接着フィルム12の周縁部12c
は、上記第1実施形態で説明した接着フィルム(10)
の周縁部(10a)の成形形状と同様に成形されること
とする。
【0040】上記工程を行うに際しては、例えば図示し
たような成形金型3を用いる。この成形金型3は、接着
フィルム12の周縁部12cに対応する成形部31を有
している。この成形部31は、接着フィルム12の接着
端部Aがこの成形部31の最も高い先端部分とほぼ一致
するか僅かに内側になる程度に、その内側面31aが外
側に向かって広げられた形状になっている。すなわち、
この内側面31aは、第1実施形態で説明した上記接着
フィルム(10)の周縁部(10c)の成形形状に対応
する形状に成形されている。そして、未切断の接着フィ
ルム102を用いる場合には、上記成形部31の先端部
分を僅かに尖った形状にすることで、当該接着フィルム
102が切断され易くなっている。
【0041】上記のように構成された成形金型3は、以
下のようにして用いる。すなわち、接着フィルム12の
周縁部12cと成形金型3の成形部31とを一致させる
状態で上記周縁部12c上に成形金型3の成形部31を
配置し、成形金型3を基板11に対して押し圧する。
【0042】これによって、接着フィルム12の周縁部
12cが成形金型3の成形部31における内側面31a
によって押し圧される。そして、上述のように、接着フ
ィルム12が基板11に仮接着されると共に接着フィル
ム12の周縁部12cの膜厚が他の部分の膜厚よりも薄
く成形される。
【0043】また、未切断の接着フィルム102を用い
た場合には、上記のように成形金型3を基板11に対し
て押し圧することによって、接着フィルム102が切断
されて所定の接着面積を有する接着フィルム12が形成
される。これと共に、上記と同様に接着フィルム12が
基板11に仮接着され、さらに接着フィルム12の周縁
部12aの膜厚がその他の部分の膜厚よりも薄く成形さ
れる。
【0044】次に、図3(2)に示すように、成形され
た接着フィルム12上に、半導体チップ13を載置す
る。ここでは、上記第2実施形態と同様に、接着フィル
ム12の周縁部12cを半導体チップ13の側周側には
み出させる状態で、半導体チップ13を載置する。
【0045】その後、基板11に対して半導体チップ1
3を押し圧することによって、バンプ13aと導電性パ
ターン11aとを接続し、かつ接着フィルム12を介し
て半導体チップ13と基板11とを接着する。この際、
導電性パターン11aとバンプ13aとが接続され、か
つ接着フィルム12が硬化して基板11と半導体チップ
13とを接着させるのに十分な温度にまで基板11を加
熱する。
【0046】以上によって、接着フィルム12が、導電
性パターン11a上に重ねられた状態になり、しかも、
この接着フィルム12は、半導体チップ13と基板11
とに挟まれた部分の膜厚よりも半導体チップ13の側周
側にはみ出した周縁部12cの膜厚が薄く成形された形
状を有するもの、すなわち、図1で説明したと同様の接
着フィルム10になる。
【0047】したがって、上記製造方法によれば、図1
で説明したと同様の半導体装置1を得ることができる。
【0048】(第4実施形態)図4は、上記図1で示し
た半導体装置のさらに他の製造方法を示す図であり、以
下にこの図を用いて上記半導体装置の製造方法を説明す
る。先ず、図4(1)に示すように、上記第1実施形態
と同様の基板11の表面上に、接着フィルム40を載置
する。ただし、この接着フィルム40は、予めその周縁
部40cの膜厚が他の部分の膜厚よりも薄く成形された
接着フィルム40を載置する。この工程が、本実施形態
の特徴的な工程になる。この接着フィルム40の接着面
40aは、半導体チップの面積よりも大きく、周縁部4
0cの成形形状は、上記第1実施形態における接着フィ
ルム(10)の周縁部(10c)の成形形状と同様であ
ることとする。
【0049】次に、接着フィルム40上に、上記第2実
施形態と同様の半導体チップ13を上記第2実施形態と
同様に載置する。
【0050】その後、図4(2)に示すように、基板1
1に対して半導体チップ13を押し圧することによっ
て、バンプ13aと導電性パターン11aとを接続し、
かつ接着フィルム40を介して半導体チップ13と基板
11とを接着する。この際、導電性パターン11aとバ
ンプ13aとが接続され、かつ接着フィルム40が硬化
して基板11と半導体チップ13とを接着させるのに十
分な温度にまで基板11を加熱する。
【0051】以上によって、接着フィルム40が、導電
性パターン11a上に重ねられた状態になり、しかも、
この接着フィルム40は、半導体チップ13と基板11
とに挟まれた部分の間の膜厚よりも、半導体チップ13
の側周側にはみ出している周縁部40cの膜厚が薄く成
形された形状を有するもの、すなわち、図1で説明した
と同様の接着フィルム10になる。
【0052】したがって、上記製造方法によれば、図1
で説明したと同様の半導体装置1を得ることができる。
【0053】
【発明の効果】以上説明したように本発明の半導体装置
によれば、フェ−スダウンボンディングによって接着フ
ィルムを介して半導体チップを基板上にフリップチップ
実装してなる半導体装置において、接着フィルムの膜厚
を基板と半導体チップとに挟まれた部分よりも半導体チ
ップからはみ出している周縁部において薄くしたことに
よって、接着フィルムと基板との接着端部に生じる熱応
力を低く抑えることが可能になる。このため、接着端部
に基板上の導電性パターンが位置する場合に、この熱応
力によって当該導電性パターンが破損することを防止で
き、半導体装置の信頼性を向上させることが可能にな
る。
【0054】また、本発明の半導体装置の製造方法によ
れば、フェ−スダウンボンディングによって半導体チッ
プをフリップチップ実装してなる半導体装置を製造する
際、半導体チップの側周側にはみ出させた接着フィルム
の周縁部を押し圧するか、または予め周縁部を他の部分
よりも薄く成形してなる接着フィルムを用いて半導体チ
ップと基板とを接着させることによって、上記半導体装
置を得ることが可能になる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一例を示す図である。
【図2】本発明の半導体装置の製造方法の一例を示す図
である。
【図3】本発明の半導体装置の製造方法の他の例を示す
図である。
【図4】本発明の半導体装置の製造方法のさらに他の例
を示す図である。
【図5】従来の半導体装置を示す図である。
【図6】従来の半導体装置の製造方法を示す図である。
【符号の説明】
1 半導体装置 10,12,40 接着フィルム 10c,12c,40c 周縁部 11 基板 1
1a 導電性パターン 13 半導体チップ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 導電性パターンが設けられた基板と、前
    記導電性パターンに重なる状態で前記基板上に接着フィ
    ルムを介してフリップチップ実装された半導体チップと
    からなり、前記半導体チップの側周に前記接着フィルム
    の周縁部がはみ出してなる半導体装置において、 前記接着フィルムの周縁部の膜厚は、当該接着フィルム
    において前記基板と前記半導体チップとの間に挟まれた
    部分の膜厚よりも薄いこと、 を特徴とする半導体装置。
  2. 【請求項2】 導電性パターンが設けられた基板の表面
    上に接着フィルムを載置し、当該接着フィルムの周縁部
    を側周側にはみ出させかつ前記導電性パターンに重ねる
    状態で当該接着フィルム上に半導体チップを載置し、 前記半導体チップを前記基板に対して押し圧することに
    よって前記接着フィルムを介して当該半導体チップと当
    該基板とを接着すると共に、前記接着フィルムの前記周
    縁部を押し圧して当該接着フィルムにおける当該周縁部
    の膜厚を前記半導体チップと前記基板との間に挟まれた
    部分の膜厚よりも薄く成形すること、 を特徴とする半導体装置の製造方法。
  3. 【請求項3】 導電性パターンが設けられた基板の表面
    上に当該導電性パターンに重ねる状態で接着フィルムを
    載置し、当該接着フィルムの周縁部を前記基板に対して
    押し圧して当該接着フィルムを当該基板に仮接着すると
    共に当該接着フィルムにおける当該周縁部の膜厚をその
    他の部分の膜厚よりも薄く成形し、 前記接着フィルムの周縁部を側周側にはみ出させる状態
    で当該接着フィルム上に半導体チップを載置し、当該半
    導体チップを前記基板に対して押し圧することによって
    当該半導体チップと当該基板とを接着すること、 を特徴とする半導体装置の製造方法。
  4. 【請求項4】 導電性パターンが設けられた基板の表面
    上に、当該導電性パターンに重ねる状態で周縁部の膜厚
    が他の部分の膜厚よりも薄く成形された接着フィルムを
    載置し、当該接着フィルムの周縁部を側周側にはみ出さ
    せる状態で当該接着フィルム上に半導体チップを載置
    し、 前記半導体チップを前記基板に対して押し圧することに
    よって前記接着フィルムを介して当該半導体チップと当
    該基板とを接着すること、 を特徴とする半導体装置の製造方法。
JP8266836A 1996-10-08 1996-10-08 半導体装置及び半導体装置の製造方法 Pending JPH10112475A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8266836A JPH10112475A (ja) 1996-10-08 1996-10-08 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8266836A JPH10112475A (ja) 1996-10-08 1996-10-08 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10112475A true JPH10112475A (ja) 1998-04-28

Family

ID=17436341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8266836A Pending JPH10112475A (ja) 1996-10-08 1996-10-08 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10112475A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000026959A1 (en) * 1998-10-30 2000-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2006140525A (ja) * 2006-01-10 2006-06-01 Dainippon Printing Co Ltd 半導体装置の実装体、半導体装置実装体の製造方法
CN100364087C (zh) * 2002-08-30 2008-01-23 日本电气株式会社 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000026959A1 (en) * 1998-10-30 2000-05-11 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board and electronic device
US6853086B1 (en) 1998-10-30 2005-02-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
CN100364087C (zh) * 2002-08-30 2008-01-23 日本电气株式会社 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置
JP2006140525A (ja) * 2006-01-10 2006-06-01 Dainippon Printing Co Ltd 半導体装置の実装体、半導体装置実装体の製造方法
JP4566915B2 (ja) * 2006-01-10 2010-10-20 大日本印刷株式会社 半導体装置の実装体、半導体装置実装体の製造方法

Similar Documents

Publication Publication Date Title
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
TW417232B (en) Semiconductor device and process for producing the same
JPH11121507A (ja) 半導体装置およびその製造方法
JP3180800B2 (ja) 半導体装置及びその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
KR19990082715A (ko) 반도체장치
JP2586344B2 (ja) キャリアフィルム
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3705159B2 (ja) 半導体装置の製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH10112475A (ja) 半導体装置及び半導体装置の製造方法
US9426897B2 (en) Electronic component and method for manufacturing electronic component
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3419398B2 (ja) 半導体装置の製造方法
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPS63143851A (ja) 半導体装置
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2001250843A (ja) 半導体素子及び半導体素子製造方法
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
JPH09139404A (ja) 半導体装置およびその製造方法
JPH05235260A (ja) 半導体装置
JP3915325B2 (ja) 半導体装置の製造方法
JPH05275570A (ja) 半導体装置
JP3434226B2 (ja) 固定リードフレームおよびその製造方法