JPH05235260A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05235260A
JPH05235260A JP27200992A JP27200992A JPH05235260A JP H05235260 A JPH05235260 A JP H05235260A JP 27200992 A JP27200992 A JP 27200992A JP 27200992 A JP27200992 A JP 27200992A JP H05235260 A JPH05235260 A JP H05235260A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
tape
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27200992A
Other languages
English (en)
Inventor
Toshiyuki Yoda
敏幸 誉田
Masaki Waki
政樹 脇
Yukio Gomi
幸雄 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Publication of JPH05235260A publication Critical patent/JPH05235260A/ja
Priority to US08/125,844 priority Critical patent/US5479051A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】複数の半導体チップを有する半導体装置に関
し、樹脂モールド時の半導体チップの変位を防止して半
導体チップとテープリードとが当接してショートするこ
とのない高密度化された半導体装置を得る。 【構成】パッケージ(7)には第1及び第2の半導体チ
ップ(3a,3b)が含まれている。導電部材(5a,
5b,15a,15b)は、第1及び第2の半導体チッ
プ(3a,3b)夫々の所定の位置に電気的に接続され
てパッケージ(7)外部と導通する。絶縁部材(12)
は第1の半導体チップ(3a)と第2の半導体チップ
(3b)との間に介在する。これにより、第1の半導体
チップ(3a)と第2の半導体チップ(3b)とが当接
することなく、かつ、導電部材(5a,5b,15a,
15b)が第1及び第2の半導体チップ(3a,3b)
夫々の所定の位置以外の位置とは当接しない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の半導体チップを
有する半導体装置に関する。
【0002】近年、電子機器等の小型化の要求に伴い、
一つのパッケージ内に複数の半導体チップを搭載して高
密度化されたチップオンチップ構造の半導体装置があ
る。一方、半導体装置を軽量化、小型化するためには、
パッケージの薄型化が要求されている。そのため、パッ
ケージ内部に搭載された半導体チップを変位させずに樹
脂モールドする必要がある。
【0003】
【従来の技術】図12に、従来の半導体装置の構成図を
示す。
【0004】図12において、複数の半導体チップを有
する半導体装置1には、リードフレーム2の中央開口部
分に第1及び第2の半導体チップ3a,3bが、夫々回
路が形成された表面3a′,3b′を上面として配設さ
れている。第1の半導体チップ3aは足曲げ加工された
テープリード5a,5bの一端に、また、第2の半導体
チップ3bはテープリード5c,5dの一端に夫々バン
プ4を介して接続(インナリードボンディング)されて
いる。
【0005】この第1の半導体チップ3aの裏面3
a′′は、第2の半導体チップ3bの回路が形成さた表
面3b′と略平行に対向して離間するようテープリード
5a,5bが折り曲げ加工されている。テープリード5
a,5b,5c,5dの夫々の他端はリードフレーム2
のアウタリード6に熱圧着(アウタリードボンディン
グ)され、モールド樹脂7によりトランスファーモール
ドによりパッケージングされる。例えば、回路基板に表
面実装するためには、アウタリード6はL字形状(J字
形状でも可)に折り曲げ加工される。
【0006】また、第1の半導体チップ3aの裏面3
a′′が上面となるように第1の半導体チップ3aを配
設し、第1及び第2の半導体チップ3a、3bの各表面
3a′、3b′が対向するように構成された半導体装置
もある。
【0007】ここで、図13に、図12の製造方法の要
部を説明するための図を示す。
【0008】図13(A)に示すように、上述の半導体
装置1は、リードフレーム2と半導体チップ3a,3b
とをテープリード5a,5b,5c,5dに夫々接続し
た後、各半導体チップ3a,3b周辺部分を上金型8a
及び下金型8bで形成されるキャビティ9にセットされ
る。そして、ゲート10よりモールド樹脂7を注入して
トランスファーモールドを行うものである。同図に示す
ように、モールド樹脂7の注入初期には半導体チップ3
a,3bがモールド樹脂7の注入圧力により変位するこ
とはない。
【0009】ところで、半導体チップ3aはテープリー
ド5a,5bによりアウタリード6に支持されているの
みであり、またテープリード5a,5bは例えば厚さ1
25μm程度のポリイミドテープに厚さ35μm程度の
銅箔パターンを接着した剛性の低いものであり、図示の
形状に折り曲げ加工されているために、樹脂モールド注
入時にモールド樹脂7の注入圧力によってテープリード
5a,5bが変形し、半導体チップ3aが変位すること
がある。
【0010】また、テープリード5c,5dも同様の構
成とされていて剛性が低いため、半導体チップ3bも若
干は変位することがある。これらの変位を防ぐために、
半導体チップ3a,3bの位置やモールド樹脂7の粘
度、および注入圧力等をコントロールしてゲート10か
ら注入されるモールド樹脂7が半導体チップ3a、3b
を変位させないようにすることが考えられている。
【0011】
【発明が解決しようとする課題】しかるに、上記従来の
半導体装置によれば、モールド樹脂7の注入圧力のバラ
ツキを十分にコントロールしても、各テープリードの製
造精度にバラツキがあると、図13(B)に示すよう
に、モールド樹脂7がある程度注入された時に各テープ
リードが変形して半導体チップ3a,3bが変位するこ
とがある。これにより、図示のとおり半導体チップ3a
の裏面3a′′にテープリード5dが当接したり、半導
体チップ3aの上部エッジ部分にテープリード5aが当
接したりしてショートするという問題が発生することが
ある。
【0012】そこで、本発明は上記の問題に鑑みなされ
たもので、樹脂モールド時の半導体チップの変位を防止
して、半導体チップとテープリードとが当接してショー
トすることなく複数の半導体チップを高密度実装可能な
半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】上記課題は、少なくとも
第1及び第2の半導体チップを含んでなるパッケージ
と、第1及び第2の半導体チップ夫々の所定の位置に電
気的に接続されて該パッケージ外部と導通する導電部材
とを具備した半導体装置において、第1の半導体チップ
と第2の半導体チップとが当接することなく、かつ、導
電部材が第1及び第2の半導体チップ夫々の所定の位置
以外の位置と当接することがないよう第1の半導体チッ
プと第2の半導体チップとの間に介在する絶縁部材を具
備することにより解決される。
【0014】
【作用】上述の絶縁部材を具備することにより、第1の
半導体チップと第2の半導体チップとが当接することな
く、かつ、導電部材が第1及び第2の半導体チップ夫々
の所定の位置以外の位置と当接することがないよう保持
されるため、金型内にセットしてトランスファーモール
ドにより第1の半導体チップと第2の半導体チップとを
封止する場合にも第1の半導体チップと第2の半導体チ
ップは夫々変位することなく保持されるよう作用し、ま
た、導電部材が電気的にショートすることもない。
【0015】
【実施例】図1に、本発明の第1実施例の構成図を示
す。
【0016】図1(A)において、複数の半導体チップ
を有する半導体装置11には、夫々導電部材である金メ
ッキされたテープリード15a,15bと、錫メッキさ
れて折り曲げ加工されたテープリード5a,5bとが熱
圧接され一体成形されており、その中央開口部分に第1
及び第2の半導体チップ3a,3bが、夫々回路が形成
された表面3a′,3b′を上面として配設されてい
る。第1の半導体チップ3aおよび第2の半導体チップ
3bはテープリード5a,5b,15a,15bの一端
に夫々バンプ4を介して接続されている。
【0017】テープリード15a,15bの上面には、
絶縁部材であるサポートリング12が載置されている
(例えば、シリコン樹脂等の絶縁性の接着剤で接着もよ
い)。サポートリング12は、図1(B)に示すとおり
の枠状形状とされており、内部に2つの突出部12aが
形成されている。サポートリング12は、ポリイミド系
の樹脂であるカプトン(商品名)からなる。
【0018】そして、サポートリング12の夫々の突出
部12aの上面に第1の半導体チップ3aの裏面3
a′′が当接し(例えば、シリコン樹脂等の絶縁性の接
着剤で接着もよい)、また、この裏面3a′′が第2の
半導体チップ3bの回路が形成さた表面3b′と略平行
に対向して離間するようテープリード5a,5bが折り
曲げ加工されている。
【0019】テープリード15a,15bの他端は、パ
ッケージとなるモールド樹脂7によりトランスファーモ
ールドされてパッケージングされ、回路基板に表面実装
するために、例えばL字形状(J字形状でも可)に折り
曲げ加工される。
【0020】図2は本発明の第1実施例の一変形例の要
部の構成図であり、サポートリングの変形例を示してい
る。
【0021】すなわち、同様にカプトン(商品名)から
なる絶縁部材であるサポートリング13は、上記のサポ
ートリング12の2つの突出部12aを夫々図中上下よ
り延出して連結させた橋部13aを有している。そし
て、図1(A)と同様に、この橋部13aの上面に第1
の半導体チップ3aの裏面3a′′が当接するよう構成
されるものである。
【0022】これらのサポートリング12、13は、従
来のサポートリングがテープリードの上部に載置されて
各テープリードの先端部がたとえば半導体チップの所定
のボンディングパッドに当接するように各テープリード
の位置を規制していたのに加えて、上記のとおり第1の
半導体チップ3aの裏面3a′′に当接し、これを保持
するよう構成されている。
【0023】図3は、図1および図2に示した半導体装
置の製造方法の概略を説明するための図であり、TAB
(Tape Amounted Bonding)方式によりインナリードボン
ディングする製造方法を示す。
【0024】図3(A)に示すように、テープリード1
5a,15b上面にサポートリング12(13)を載置
して、テープリード15a,15bの先端部をバンプ4
を介して第2の半導体チップ3bの図に現れない所定の
電極に接続する。このとき、サポートリング12の突出
部12aまたはサポートリング13の橋部13aは、テ
ープリード15a,15bの中央開口部の中心に位置し
ている。
【0025】次に、図3(B)に示すように、テープリ
ード5a,5bの先端部をバンプ4を介して第1の半導
体チップ3aの図に現れない所定の電極に接続した後
に、テープリード5a,5bを金型により所定の長さに
打ち抜いて切断した後、図示のとおりに折り曲げ加工す
る。
【0026】しかる後に、図3(C)に示すように、テ
ープリード5a,5bの折り曲げ加工された先端部をテ
ープリード15a,15bに夫々当接させ、以下のとお
りに各テープリード同志を接合させる。
【0027】すなわち、「コ」字に形成されて例えば約
450°Cの高温に加熱された接合治具14の先端部1
4aを、テープリード5a,5bの上部より各テープリ
ードの当接部に圧着して加圧することにより、各テープ
リード同志を接合させる。前述のとおりに、テープリー
ド5a,5bは金メッキ、テープリード15a,15b
は錫メッキされているため各テープリードの接合部が加
熱された後冷却される過程において共晶が生じ易く、安
価な構成で実用上充分に確実な接合が行える。
【0028】また、テープリード5a,5b,15a,
15bを夫々金メッキすればさらに共晶が生じ易く、高
価であるが更に確実な接合が行える。あるいは、レーザ
を用いて各テープリードを接合させてもよい。
【0029】最後に、従来のとおりトランスファーモー
ルドすることによりモールド樹脂7でパッケージングし
た結果、図3(D)に示すとおり、前述した半導体装置
11が得られる。
【0030】上記の第1実施例によれば、第1の半導体
チップ3aはサポートリング12または13により保持
されているため、トランスファモールド工程においてモ
ールド樹脂7の注入圧力により変位することがない。但
し、直線状とされたテープリード15a,15bが僅か
に変形して第2の半導体チップ3bが僅かながら変位す
ることが考えられる。
【0031】しかしながら、第1の半導体チップ3aと
第2の半導体チップ3bとの間にサポートリング12ま
たは13の突出部12aまたは橋部13aが介在するた
めに、テープリード15a,15bが第1の半導体チッ
プ3aの裏面3a′′やエッジ部分に当接して電気的に
ショートすることがない。
【0032】したがって、1つのパッケージ内に2つの
半導体チップを配設して半導体装置を小型化、薄型化す
ることが可能となる。
【0033】図4は本発明の第2実施例の構成図であ
り、同図中、図1と同一構成部分には同一符号を付しそ
の説明は省略する。図4(A)は断面図、図4(B)は
上部より透視した一部の平面図である。
【0034】図4に示す半導体装置21は、第1及び第
2の半導体チップ3a,3bの各回路形成面を対向させ
て配設し、各半導体チップ3a,3b間の絶縁部材とし
てフィルム24を使用したものである。
【0035】すなわち、図4(A)において、回路形成
面を図中下向きに配設された第1の半導体チップ3aの
表面3a′(回路形成面)の所定位置に複数形成された
バンプ4に夫々テープリード23a,23bがインナリ
ードボンディングにより熱圧接されており、第1の半導
体チップ間3aの下方にあるテープリード23a,23
bの一端の図中下面には、夫々フィルム24が固着され
ている。
【0036】フィルム24は、後述するとおり、フィル
ムキャリヤのデバイスホール内に例えばポリイミド系の
樹脂によりロの字状に形成される(図4(B)にその一
部を示した)。このフィルム24に各テープリードの先
端部が固着して形成されることにより、銅箔からなるテ
ープリードが保護されてその取扱いを容易にしている。
【0037】一方、テープリード23a,23bの他端
は、モールド樹脂7より突出して所定形状にフォーミン
グされるリードフレーム25a,25bに熱圧接されて
アウタリードボンディングされ、外部回路基板と電気的
に接続可能とされている。
【0038】また同様に、第1の半導体チップ3aの表
面3a′と回路形成面を図中上向きに対向して配設され
た第2の半導体チップ3bの表面3b′(回路形成面)
の所定位置に複数形成されたバンプ4に夫々テープリー
ド22a,22bの一端が熱圧接されてインナリードボ
ンディングされている。
【0039】ここで、前記フィルム24の下面は、第2
の半導体チップ3bの表面3b′と僅かに離間して配設
されているが、フィルム24は絶縁性を有するポリイミ
ド系の樹脂からなるため、当接しても構わない。また、
テープリード22a,22bの他端は、リードフレーム
25a,25bに熱圧接されてアウタリードボンディン
グされている。
【0040】図5は図4の第2実施例の一変形例の構成
図であり、同図中、図4と同一構成部分には同一符号を
付しその説明は省略する。図5(A)は断面図、図5
(B)は上部より透視した一部の平面図である。
【0041】図5に示す半導体装置26は、図4の半導
体装置21のフィルム24を直線状のフィルム26a及
び26bに替えたものである。フィルム26aはテープ
リード23aの一端の図中下面に、フィルム26bはテ
ープリード23bの一端の図中下面に夫々固着されてい
る。
【0042】次に、図6は本発明の第2実施例の製造工
程図、図7乃至図8は本発明の第2実施例の製造工程を
説明するための図であり、TAB方式によりインナリー
ドボンディングする製造方法を示す。但し、図7(A)
では図4の半導体装置21を製造するために使用するフ
ィルム24が示されているが、その他の図は図4及び図
5の各実施例(半導体装置21及び半導体装置26)に
ついて共通に示してある。以下、図6乃至図8に基づい
て第2実施例の製造方法の概略を説明する。
【0043】まず、図7(A)に示すように、テープリ
ード23a,23bが形成されてその先端部をデバイス
ホール30内の前記したフィルム24に固着されたフィ
ルムキャリア31を用意する。フィルム24は、例えば
破線で示すように金型によりフィルムキャリア31と一
体的に打ち抜き形成され、さらにテープリード23a,
23bが印刷形成された後に図示のロの字形状に打ち抜
き形成される。以下の図7(B)〜(D)は、図7
(A)中X−X′線に沿う断面を示す。
【0044】次に、工程101(図6)において、図7
(C)に示すとおりフィルム24(26a,26b)配
列方向に延在して各フィルムを内包する「コ」字状に形
成された溝32を有し、例えば約450°Cの高温に加
熱された接合治具33の先端部を、テープリード23
a,23bの上部より各テープリードと第1の半導体チ
ップ3aに形成されたバンプ4との当接部に圧着して矢
印方向に加圧することにより、各テープリードと第1の
半導体チップ3aとを接合させる(インナリードボンデ
ィング工程)。
【0045】各テープリードを介してフィルムキャリア
31に第1の半導体チップ3aが接合されると、工程1
02(図6)において、図7(D)に示すとおりフィル
ムキャリア31を裏返してテープリード23a,23b
を金型により所定の寸法に打ち抜いて切断してフィルム
キャリア31より分離する。
【0046】さらに、リードフレーム25a,25bの
各端部上面にテープリード23a,23b夫々を当接さ
せ、第1の半導体チップ3aを内包する溝35が形成さ
れて加熱された接合治具34の先端部を、テープリード
23a,23bの上部より各テープリードとリードフレ
ーム25a,25bとの当接部に圧着して矢印方向に加
圧することにより、各テープリードとリードフレーム2
5a,25bとを接合させる(アウタリードボンディン
グ工程)。
【0047】以上の工程と並行して、図8(A)に示す
ように、先端部がデバイスホール36内に突出して形成
されたテープリード22a,22bを有するフィルムキ
ャリア37を用意する。これは、例えば前述のデバイス
ホール内のフィルムと共にテープリードの先端部をを金
型により打ち抜いて切断、除去したものである。以下の
図8(B)〜(D)は、図8(A)中Y−Y′線に沿う
断面を示す。
【0048】次に、工程103(図6)において、図8
(C)に示すとおり加熱された接合治具38の平坦面と
された先端部を、テープリード22a,22bの上部よ
り各テープリードと第2の半導体チップ3bに形成され
たバンプ4との当接部に圧着して矢印方向に加圧するこ
とにより、各テープリードと第2の半導体チップ3bと
を接合させる(インナリードボンディング工程)。
【0049】各テープリードを介してフィルムキャリア
37に第2の半導体チップ3bが接合されると、工程1
04(図6)において、図8(D)に示すとおりフィル
ムキャリア37を裏返してテープリード22a,22b
を所定の寸法に金型により打ち抜いて切断し、フィルム
キャリア37より分離する。
【0050】さらに、図7(D)で説明したとおり第1
の半導体チップ3aがテープリード23a,23bを介
して接合されたリードフレーム25a,25bを再び裏
返し、その各端部上面にテープリード22a,22bを
夫々当接さる。そして、加熱された接合治具34の先端
部を、テープリード22a,22bの上部よりテープリ
ード22a,22bとリードフレーム25a,25bと
の当接部に圧着して矢印方向に加圧することにより、テ
ープリード22a,22bとリードフレーム25a,2
5bとを接合させる(アウタリードボンディング工
程)。
【0051】続いて、図6に示すとおり、周知のトラン
スファモールド工程(工程106)においてリードフレ
ーム(25a,25b)の一部を図示しない金型のキャ
ビティ部より突出させた状態で半導体チップ(3a,3
b)を樹脂封止し、パッケージを形成する。
【0052】そして、パッケージ外部に突出したリード
フレーム(25a,25b)に外部リードメッキ工程
(工程107)において例えば錫メッキを施した後、外
部リード整形工程(工程108)においてパッケージ外
部のリードフレーム(25a,25b)を例えばL字形
状にフォーミングすることにより、図4または図5に示
した半導体装置21(26)が得られる。
【0053】上記の第2実施例によれば、第1の半導体
チップ3aと第2の半導体チップ3bとの間にテープリ
ード23a,23bに固着された絶縁性のフィルム24
(26a,26b)が介在することにより、トランスフ
ァモールド工程においてモールド樹脂(7)の注入圧力
により各半導体チップはほとんど変位することがない。
【0054】仮に、第1の半導体チップ3aと第2の半
導体チップ3bとが接近する方向にテープリード22
a,22b,23a,23bのいずれかが僅かに変形し
た場合でも、フィルム24(26a,26b)が第2の
半導体チップ3bの表面3b′に当接して各半導体チッ
プがそれ以上接近することがない。
【0055】したがって、各テープリード同志、或いは
各半導体チップの表面(回路形成面)同志が電気的にシ
ョートすることなく1つのパッケージ内に2つの半導体
チップを配設することが出来、半導体装置の高密度実装
が可能となる。また。上記の第2実施例によれば、フィ
ルムキャリアのデバイスホールに形成される部分を絶縁
材として使用するため低コストで済み、且つ工程が複雑
になることがない利点がある。
【0056】なお、絶縁用のフィルム24,26a及び
26bは、テープリード23a,23bの全てに連続し
て固着する必要はない。すなわち、絶縁用のフィルムは
各テープリードが変形しても第2の半導体チップ3bと
テープリード23a,23bの間に介在してテープリー
ド23a,23bがテープリード22a,22bと接触
することのない形状寸法であれば良く、途中で切れてい
ても、或いは一部のテープリードにしか固着されていな
くとも良い。また、テープリード22a,22bの方に
絶縁用のフィルムを設けることも考えられる。
【0057】図9は本発明の第3実施例の構成図であ
り、同図中、図4と同一構成部分には同一符号を付しそ
の説明は省略する。図9(A)は断面図、図9(B)は
上部より透視した一部の平面図である。また、図10
(A)は、図9(A)において破線Eで示す部分を拡大
して示す図である。
【0058】図9に示す半導体装置41は、前記半導体
装置21及び26と同様、第1及び第2の半導体チップ
の各回路形成面を図示の如く対向させて配設されてお
り、絶縁材を用いることなく各半導体チップ同志、或い
は各テープリード同志の電気的なショートを防ぐ構成と
されている。
【0059】すなわち、図9(A)及び図10(A)に
おいて、テープリード22a、22bの一端は図4及び
図5のそれと同様、第2の半導体チップ3b上のバンプ
4に、また、他端はリードフレーム43a,43bの下
面に夫々熱圧接されている。
【0060】また、テープリード22a、22bと略同
一の形状寸法とされたテープリード42a,42bの一
端は、第1の半導体チップ3a上のバンプ4に、他端は
リードフレーム43a,43bの上面に夫々熱圧接され
ている。
【0061】ここで、図10(A)に詳細に示すとお
り、リードフレーム43a(43b)のモールド樹と
(7)に封止される先端が各半導体チップに夫々形成さ
れたバンプ4の間に介在するよう、リードフレーム43
a(43b)が各半導体チップ夫々の左右端部の下面ま
で延出している。また、テープリード22a、42a
(22b、42b)のバンプ4に熱圧接される部分が、
リードフレーム43a(43b)の先端と僅かに離間す
るよう図示の如く形成されている。
【0062】また、図10(B)に要部を拡大して示す
本発明の第3実施例の一変形例では、上記のテープリー
ド22a、42a(22b、42b)とリードフレーム
43a(43b)との間に接着剤44を塗布することに
より、各テープリードとリードフレームを固定してい
る。
【0063】次に示す図11は上記第3実施例の一変形
例の製造工程図であり、TAB方式によりインナリード
ボンディングする製造方法を示す。以下、図11に基づ
いて第3実施例、及びその一変形例の製造方法について
簡単に説明する。
【0064】まず、予め第1の半導体チップ3aと、デ
バイスホール内にテープリード42a,42bが突出し
て形成された図8(A)にて説明したものと同様なフィ
ルムキャリアを用意する。
【0065】次に、工程111において、前述と同様に
してテープリード42a,42bと第1の半導体チップ
3aとを、接合治具(38)を用い熱圧接して接合させ
る(インナリードボンディング工程)。
【0066】さらに、工程112に進み、第1の半導体
チップ3aが接合されたフィルムキャリアを前述の図8
(D)と同様に裏返してテープリード42a,42bを
金型により所定の寸法に打ち抜き切断してフィルムキャ
リアより分離した後、リードフレーム43a,43bの
各端部にテープリード42a,42bを当接させ、これ
らを熱圧接して接合させる(アウタリードボンディング
工程)。
【0067】以上の工程と並行して、第2の半導体チッ
プ3bと、デバイスホール内にテープリード22a,2
2bが突出して形成された図8(A)にて説明したもの
と同様なフィルムキャリアを用意し、工程113におい
て、前述と同様にしてテープリード22a,22bと第
2の半導体チップ3bとを、接合治具(38)を用いて
熱圧接して接合させる(インナリードボンディング工
程)。
【0068】各テープリードを介してフィルムキャリア
に第2の半導体チップ3bが接合されると、工程114
において、図8(D)に示したのと同様にしてフィルム
キャリアを裏返してテープリード22a,22bを金型
により所定の寸法に打ち抜いて切断し、フィルムキャリ
アより分離する。
【0069】さらに、第1の半導体チップ3aが接合さ
れたリードフレーム43a,43bを再び裏返してテー
プリード22a,22bをリードフレーム43a,43
bに夫々当接させ、接合治具(34)を用い熱圧接して
接合させる(アウタリードボンディング工程)。
【0070】これまでの工程により、第1及び第2の半
導体チップ3a,3bは、所定距離期間した状態でテー
プリード42a,22a(42b,22b)を介して各
リードフレーム43a(43b)に接続される。
【0071】続いて工程115において、図10(B)
に示すとおり、テープリード42a,22a(42b,
42b)とリードフレーム43a(43b)との間に接
着剤44を塗布してこれらを固定する(接着剤塗布工
程)。接着剤44としては、例えばポリイミド系、また
はエポキシ系の樹脂、或いはシリコン樹脂等からなるも
のが考えられるが、後に続くトランスファモールド工程
において加熱されても接着性が損なわれることのないも
のであれば良い。なお、図10(A)に示す実施例の場
合には、この接着剤塗布工程は省略される。
【0072】以下に続くトランスファモールド工程(工
程116)、外部リードメッキ工程(工程117)、及
び外部リード整形工程(工程118)は前述の各工程1
06,107,108と全く同様であり、ここではその
説明を省略する。以上の工程により、図9乃至図10に
示す第3実施例の半導体装置41が得られる。
【0073】本実施例によれば、各半導体チップ3a,
3b夫々の図中左右の端部の間に剛性の高いリードフレ
ーム43a,43bの一部が各テープリードと共に介在
する。このため、図10(A)の例では、トランスファ
モールド工程において各テープリードがモールド樹脂
(7)の注入圧力により各半導体チップが接近する方向
に変位しても、リードフレーム43a(43b)の厚み
に規制されて各半導体チップが接触することがなく、ま
た各テープリードが他のテープリードに接触することも
ない。
【0074】さらに、図10(B)の例では、各テープ
リードはリードフレーム43a(43b)に固定されて
いるため、トランスファモールド工程において各半導体
チップと各テープリードが変位することはなく、また、
剛性の高いリードフレーム43a(43b)も変形する
ことがない。よって、各半導体チップ及び各テープリー
ドが互いに接触することがなく、電気的にショートする
ことがない。
【0075】以上説明したように上記の各実施例によれ
ば、各半導体チップ及び各テープリードが電気的にショ
ートすることもなく1つのパッケージ内に2つの半導体
チップを配設して半導体装置の高密度実装が可能とな
る。また、パッケージ内に3つ以上の半導体チップを多
段に配設して封止することも考えられる。
【0076】
【発明の効果】上述の如く本発明によれば、第1の半導
体チップと第2の半導体チップは、金型内にセットされ
てトランスファーモールドされても上記の各半導体チッ
プ間に介在する絶縁部材に保持されてモールド樹脂の注
入圧力によって変位することがないため導電部材、ある
いは各半導体チップが電気的にショートすることもな
く、半導体装置を高密度化できる特長がある。
【図面の簡単な説明】
【図1】本発明の第1実施例の構成図である。
【図2】本発明の第1実施例の一変形例の要部の構成図
である。
【図3】図1及び図2の製造を説明するための図であ
る。
【図4】本発明の第2実施例の構成図である。
【図5】本発明の第2実施例の一変形例の構成図であ
る。
【図6】図4及び図5の製造工程図である。
【図7】図6を説明するための図(その1)である。
【図8】図6を説明するための図(その2)である。
【図9】本発明の第3実施例の構成図である。
【図10】(A)は本発明の第3実施例の要部の構成
図、(B)は本発明の第3実施例の一変形例の構成図で
ある。
【図11】図10(B)の製造工程図である。
【図12】従来の半導体装置の一例の構成図である。
【図13】図12の製造を説明するための図である。
【符号の説明】
1,11,21,26,41 半導体装置 3a 第1の半導体チップ 3a′ 第1の半導体チップの表面 3a′′ 第1の半導体チップの裏面 3b 第2の半導体チップ 3b′ 第2の半導体チップの表面(一の面) 5a,5b,15a,15b,22a,22b,23
a,23b,42a,42b テープリード(導電部
材) 7 モールド樹脂(パッケージ) 12,13 サポートリング(絶縁部材) 12a 突出部 13a 橋部 24,26a,26b フィルム(絶縁部材) 43a,43b リードフレーム(導電部材)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 五味 幸雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも第1及び第2の半導体チップ
    (3a,3b)を含んでなるパッケージ(7)と、 該第1及び第2の半導体チップ(3a,3b)夫々の所
    定の位置に電気的に接続されて該パッケージ(7)外部
    と導通する導電部材(5a,5b,15a,15b,2
    2a,22b,23a,23b)とを具備した半導体装
    置において、 該第1の半導体チップ(3a)と該第2の半導体チップ
    (3b)とが当接することなく、かつ、該導電部材(5
    a,5b,15a,15b,22a,22b,23a,
    23b)が該第1及び第2の半導体チップ(3a,3
    b)夫々の前記所定の位置以外の位置と当接することが
    ないよう該第1の半導体チップ(3a)と該第2の半導
    体チップ(3b)との間に介在する絶縁部材(12,1
    3,24,26a,26b)を具備したことを特徴とす
    る半導体装置。
  2. 【請求項2】 前記絶縁部材(12,13)は、前記第
    1の半導体チップ(3a)と前記第2の半導体チップ
    (3b)との間に介在すると共に、前記導電部材(5
    a,5b,15a,15b)が前記第1及び第2の半導
    体チップ(3a,3b)夫々の前記所定の位置に当接す
    るよう前記導電部材(15a,15b)に当接してこれ
    を保持してなることを特徴とする請求項1記載の半導体
    装置。
  3. 【請求項3】 前記第2の半導体チップ(3b)の、前
    記所定の位置を含み半導体回路が配設されてなる一の面
    (3b′)が、前記絶縁部材(12,13,24,26
    a,26b)を介して前記第1の半導体チップ(3a)
    のいずれかの面(3a′、3a′′)と対向するよう配
    設されてなることを特徴とする請求項1記載の半導体装
    置。
  4. 【請求項4】 前記絶縁部材(24,26a,26b)
    はフィルム状の部材からなり、前記導電部材(23a,
    23b)の前記第1の半導体チップ(3a)と前記第2
    の半導体チップ(3b)との間に介在する部位に配設さ
    れてなることを特徴とする請求項1記載の半導体装置。
  5. 【請求項5】 少なくとも第1及び第2の半導体チップ
    (3a,3b)を含んでなるパッケージ(7)と、 該第1及び第2の半導体チップ(3a,3b)夫々の所
    定の位置に電気的に接続されて該パッケージ(7)外部
    と導通可能とされた導電部材(22a,22b,42
    a,42b)とを具備した半導体装置において、 該第1の半導体チップ(3a)と該第2の半導体チップ
    (3b)夫々の所定の位置に電気的に接続された該導電
    部材(22a,22b,42a,42b)の一端を該第
    1の半導体チップ(3a)と該第2の半導体チップ(3
    b)との間に介在させ、該第1の半導体チップ(3a)
    と該第2の半導体チップ(3b)とを該導電部材(22
    a,22b,42a,42b)の厚さ寸法に応じた所定
    距離離間させて配設したことを特徴とする半導体装置。
JP27200992A 1991-12-27 1992-10-09 半導体装置 Withdrawn JPH05235260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/125,844 US5479051A (en) 1992-10-09 1993-09-24 Semiconductor device having a plurality of semiconductor chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34729691 1991-12-27
JP3-347296 1991-12-27

Publications (1)

Publication Number Publication Date
JPH05235260A true JPH05235260A (ja) 1993-09-10

Family

ID=18389254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27200992A Withdrawn JPH05235260A (ja) 1991-12-27 1992-10-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH05235260A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
WO2009114392A2 (en) * 2008-03-12 2009-09-17 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
WO2009114392A2 (en) * 2008-03-12 2009-09-17 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
WO2009114392A3 (en) * 2008-03-12 2009-11-26 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
KR101483204B1 (ko) * 2008-03-12 2015-01-15 페어차일드 세미컨덕터 코포레이션 내장된 플립 칩을 포함하는 반도체 다이 패키지

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US5479051A (en) Semiconductor device having a plurality of semiconductor chips
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP2001015679A (ja) 半導体装置及びその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JPH10242208A (ja) 半導体装置の製造方法
JPH09148479A (ja) 樹脂封止型半導体装置及びその製造方法
JPH08186151A (ja) 半導体装置及びその製造方法
JPH06244360A (ja) 半導体装置
US5296737A (en) Semiconductor device with a plurality of face to face chips
JPH0444347A (ja) 半導体装置及びその製造方法
JP3360669B2 (ja) 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
JP2003124262A (ja) 半導体装置の製造方法
JPH0722454A (ja) 半導体集積回路装置
JP2001332580A (ja) 半導体装置及びその製造方法
JPH05235260A (ja) 半導体装置
JPH0831879A (ja) 半導体装置とtabテープ及びそれぞれの製造方法
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP3314574B2 (ja) 半導体装置の製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JP2551243B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104