JPH10242208A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10242208A JPH10242208A JP9040252A JP4025297A JPH10242208A JP H10242208 A JPH10242208 A JP H10242208A JP 9040252 A JP9040252 A JP 9040252A JP 4025297 A JP4025297 A JP 4025297A JP H10242208 A JPH10242208 A JP H10242208A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- substrate
- manufacturing
- thermosetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000011347 resin Substances 0.000 claims abstract description 139
- 229920005989 resin Polymers 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 67
- 238000007789 sealing Methods 0.000 claims abstract description 8
- 239000007787 solid Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000007788 liquid Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000013007 heat curing Methods 0.000 description 4
- 238000001029 thermal curing Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
の短縮を図ることのできる半導体装置の製造方法を提供
する。 【解決手段】 半導体装置の製造方法は、半導体チップ
1とインターポーザ(基板)3の間にシート状の熱硬化
前アンダーフィル樹脂9を挟み込んで熱を加え、熱硬化
前アンダーフィル樹脂9を溶かして熱硬化させ、熱硬化
後のアンダーフィル樹脂8により半導体チップ1及びイ
ンターポーザ(基板)3を封止する。
Description
載する半導体装置の製造方法に係り、詳細には、例えば
CSPパッケージ(Chip Size(Scale) Package)構造を
有する半導体装置の製造方法に関する。
端子数の増加により接続端子間隔が狭くなり、従来の半
田付けによる技術では困難になりつつある。そこで、裸
の半導体装置を回路基板に直付けして実装面積の小型化
と効率的使用を図ろうとする方法が考えられている。例
えば、このような装置として特開平7−106357号
公報に開示されたものがある。
プをインターポーザ(基板)上に接続し、外部環境から
半導体チップを保護するために半導体チップとインター
ポーザとの隙間に液状樹脂を充填後、熱硬化(キュア)
を行って樹脂封止をしている。
うな従来のCSPパッケージ構造の製造方法にあって
は、液状樹脂を充填する場合、半導体チップとインター
ポーザとの隙間が小さい(100μm)ため内部に大き
いボイドや未充填が発生してしまうという問題点があっ
た。
樹脂封止するため、上記ボイド等の発生を避けるために
は液状樹脂をゆっくり充填しなければならず、また液状
樹脂の熱硬化に多大な時間がかかるという問題点があっ
た。
とによる接続信頼性の低下、液状樹脂を充填・硬化のた
めの製造時間の増大という問題点があった。
き、製造時間の短縮を図ることのできる半導体装置の製
造方法を提供することを目的とする。
の製造方法は、半導体装置を基板表面に設けた接続端子
に接続するとともに、半導体装置を基板上に接合する半
導体装置の製造方法であって、まず、基板上にシート状
の硬化性樹脂を載置し、半導体装置を、硬化性樹脂を挟
み込むようにして接続端子に接合すると同時に、硬化性
樹脂により半導体装置を基板上に樹脂封止することを特
徴とする。
導体装置を基板表面に設けた接続端子に接続するととも
に、半導体装置を基板上に接合する半導体装置の製造方
法であって、まず、基板上にシート状の熱硬化性樹脂を
載置し、半導体装置を、熱硬化性樹脂を挟み込むように
して接続端子に接合し、熱硬化性樹脂を加熱硬化して半
導体装置を基板上に樹脂封止することを特徴とする。
したシート厚に形成されたものであってもよく、また、
上記硬化性樹脂は、接続端子の端子位置に、樹脂封止時
の樹脂量を調整するニゲ穴を設けたものであってもよ
い。
の樹脂の流れ出しを防止するガードリングを設けたもの
であってもよく、また、上記硬化性樹脂は、位置合わせ
用の凹部を備え、凹部と対向する基板表面に、該凹部と
の間で位置決めを行う凸部を設けたものであってもよ
い。
ル樹脂であってもよく、また、上記硬化性樹脂は、UV
硬化型の硬化性樹脂であってもよく、さらに、上記硬化
性樹脂は、固形状の硬化性樹脂であってもよい。
法は、半導体装置として半導体チップを接続するCSP
パッケージの半導体装置に適用することができる。
係る半導体装置の製造方法のCSPパッケージ構造を示
した図であり、図1はその完成品断面、図2はその製造
方法を示す断面図である。
装置)、2は半導体チップと基板とを電気的に接続する
内部接続端子、3は多層基板からなるインターポーザ
(基板)、4は多層基板に開孔されたヴィアホール、5
はヴィアホール4に充填されたメタルプラグ、6はメタ
ルプラグ5等を電気的に接続する上層配線、7は半田ボ
ールからなる外部端子、8は熱硬化後のアンダーフィル
樹脂(硬化性樹脂、熱硬化性樹脂)である。また、半導
体チップ1、内部接続端子2及びインターポーザ3の厚
みは、それぞれ350μm、100μm及び400μm
である。
1の下面1aとインターポーザ(基板)3が導電性の内
部接続端子2で接続されるとともに、半導体チップ1の
下面1aとインターポーザ(基板)3の隙間は熱硬化性
アンダーフィル樹脂8で封止され、インターポーザ(基
板)3の下面には外部端子(半田ボール)7が配置され
た構造となっている。
(基板)3上に、内部接続端子2の厚み(100μm)
に対応した板厚100μm程度のシート状の熱硬化前ア
ンダーフィル樹脂9(図2)を上記内部接続端子2が配
置されない部分に載置し、その上に半導体チップ1を圧
着し、熱硬化させた構成となっている。
導体チップ1及び内部接続端子2の形状、及び内部接続
端子2の厚みに合わせてあらかじめ用意したシート状の
熱硬化樹脂であり、熱硬化前には固形又は半固形状態に
ある。したがって、インターポーザ(基板)3上に、容
易にシート状の熱硬化前アンダーフィル樹脂9を搭載す
ることができる。
は、熱硬化(100〜200℃)により完全かつ強固に
固形化して熱硬化後アンダーフィル樹脂8となり、半導
体チップ1及びインターポーザ(基板)3とを接着・封
止する。
ケージ構造の製造方法を説明する。図2は上記CSPパ
ッケージ構造の製造方法を説明するための図である。
接続端子2を取り付ける。この内部接続端子2として
は、例えば金バンプ、金スタッドバンプ又は半田バンプ
がある。また、内部接続端子2とインターポーザ(基
板)3を接続する方法として、導電性接着剤(例えば、
銅ペースト、銀ペースト等)、Au−Au接合又は半田
接合があり従来公知の方法が適用できる。
インターポーザ(基板)3と半導体チップ1とを接合さ
せる際、あらかじめその間にシート状の熱硬化前アンダ
ーフィル樹脂9を挟み込む。具体的には、熱硬化前アン
ダーフィル樹脂9は、半導体チップ1及び内部接続端子
2の形状、及び内部接続端子2の厚みに合わせて形成さ
れたシート状の熱硬化樹脂であるから、図2に示すよう
に、内部接続端子2が取り付けられたインターポーザ
(基板)3上に精度よく載置することができる。この状
態で、半導体チップ1を内部接続端子2及び熱硬化前ア
ンダーフィル樹脂9上に載せ、位置決めした後圧着させ
る。
00℃)を加え、熱硬化前アンダーフィル樹脂9を溶か
して熱硬化させ、熱硬化後のアンダーフィル樹脂8によ
り半導体チップ1及びインターポーザ(基板)3を封止
する。
る半導体装置の製造方法は、半導体チップ1とインター
ポーザ(基板)3の間にシート状の熱硬化前アンダーフ
ィル樹脂9を挟み込んで熱を加え、熱硬化前アンダーフ
ィル樹脂9を溶かして熱硬化させ、熱硬化後のアンダー
フィル樹脂8により半導体チップ1及びインターポーザ
(基板)3を封止するようにしたので、従来ディスペン
ス工程で発生していた未充填や内部ボイドの発生を完全
に防止することができる。
ものでは液状樹脂をゆっくり充填しなければならず、そ
の後液状樹脂を熱硬化させるために2〜3時間という多
大な時間を要していたが、本実施形態では熱硬化前アン
ダーフィル樹脂9を熱硬化させる時間はわずか数10秒
で済むため大幅な製造時間の短縮を図ることが可能にな
る。
体装置のCSPパッケージ構造を示す図である。なお、
本実施形態に係る半導体装置の説明にあたり前記図1及
び図2の半導体装置と同一構成部分には同一符号を付し
ている。
ップ、2は半導体チップと基板とを電気的に接続する内
部接続端子、3は多層基板からなるインターポーザ(基
板)、4は多層基板に開孔されたヴィアホール、5はメ
タルプラグ、6は上層配線、7は外部端子(半田ボー
ル)、10は熱硬化前アンダーフィル樹脂である。
内部接続端子2の厚み(高さ)に対応したシート状の熱
硬化樹脂であり、熱硬化前アンダーフィル樹脂10は、
図3(b)に示すように内部接続端子2の位置に端子形
状に相似したニゲ穴10aを設けた構成となっている。
また、上記熱硬化前アンダーフィル樹脂10は、熱硬化
(100〜200℃)により完全かつ強固に固形化して
熱硬化後アンダーフィル樹脂となり、半導体チップ1及
びインターポーザ(基板)3とを接着・封止することが
できる。
ケージ構造の製造方法を説明する。まず、半導体チップ
1の入出力端子に内部接続端子2を取り付ける。
インターポーザ(基板)3上に、内部接続端子2形状に
対応したニゲ穴10aを有する熱硬化前アンダーフィル
樹脂10(図3(b)参照)を載置する。このニゲ穴1
0aは、内部接続端子2の端子形状及び配置位置に対応
して形成されているが、内部接続端子2の大きさよりも
所定の余裕をもって形成されている。これにより、熱硬
化前アンダーフィル樹脂10の搭載が容易になるととも
に、封止樹脂の過不足が生じた時に、このニゲ穴10a
部分に樹脂が逃げる又は該ニゲ穴10a部分が広がるこ
とになって樹脂の量が調整され、半導体チップ1とイン
ターポーザ(基板)3とを適切に圧着させることが可能
になる。
00℃)を加え、熱硬化前アンダーフィル樹脂10を溶
かして熱硬化させ、熱硬化後のアンダーフィル樹脂8に
より半導体チップ1及びインターポーザ(基板)3を封
止する。
る半導体装置の製造方法は、熱硬化前アンダーフィル樹
脂10にの内部接続端子2の位置にニゲ穴10aを設け
ているので、樹脂量の微調整が可能になり、封止の過不
足を防ぐことができる。
体装置のCSPパッケージ構造を示す図である。なお、
本実施形態に係る半導体装置の説明にあたり前記図3の
半導体装置と同一構成部分には同一符号を付している。
ップ、2は半導体チップと基板とを電気的に接続する内
部接続端子、3は多層基板からなるインターポーザ(基
板)、4は多層基板に開孔されたヴィアホール、5はメ
タルプラグ、6は上層配線、7は外部端子(半田ボー
ル)、11は熱硬化前アンダーフィル樹脂、12は樹脂
の流れ出しを防止するガードリングである。
内部接続端子2の厚み(高さ)に対応したシート状の熱
硬化樹脂であり、熱硬化前アンダーフィル樹脂11は、
図4(b)に示すように内部接続端子2の位置に端子形
状に相似したニゲ穴11aを設けた構成となっている。
ーフィル樹脂11を熱により溶かした際の樹脂もれを防
止するガードリングであり、ポリイミドテープ、ガラス
等の絶縁体あるいは300℃程度まで使用可能な金属等
からなり、熱硬化前アンダーフィル樹脂11の外周を取
り囲むように形成されている。
ケージ構造の製造方法を説明する。まず、半導体チップ
1の入出力端子に内部接続端子2を取り付ける。
インターポーザ(基板)3上に、内部接続端子2形状に
対応したニゲ穴11aを有する熱硬化前アンダーフィル
樹脂11(図4(b)参照)を載置する。このニゲ穴1
1aは、前記図3の熱硬化前アンダーフィル樹脂10と
同様に、内部接続端子2の端子形状及び配置位置に対応
して形成されており、内部接続端子2の大きさよりも所
定の余裕をもって形成されている。また、この熱硬化前
アンダーフィル樹脂11の外周には、ガードリング12
が設けられている。
00℃)を加え、熱硬化前アンダーフィル樹脂11を溶
かして熱硬化させ、熱硬化後のアンダーフィル樹脂8に
より半導体チップ1及びインターポーザ(基板)3を封
止する。このとき、熱硬化前アンダーフィル樹脂11に
ガードリング12が設けているので、熱硬化前アンダー
フィル樹脂11を溶かした際に、樹脂がインターポーザ
(基板)3上に流れ出すことを防止することができる。
また、このガードリング12は、組立て後取り除くこと
が可能である。
る半導体装置の製造方法は、熱硬化前アンダーフィル樹
脂11の外周に、ガードリング12を設けているので、
樹脂が溶けた際の流れ出しを防ぐ効果を得ることができ
る。
体装置のCSPパッケージ構造を示す図である。なお、
本実施形態に係る半導体装置の説明にあたり前記図4の
半導体装置と同一構成部分には同一符号を付している。
導体チップと基板とを電気的に接続する内部接続端子、
3は多層基板からなるインターポーザ(基板)、4は多
層基板に開孔されたヴィアホール、5はメタルプラグ、
6は上層配線、7は外部端子(半田ボール)、13は熱
硬化前アンダーフィル樹脂、12は樹脂の流れ出しを防
止するガードリングである。
内部接続端子2の厚み(高さ)に対応したシート状の熱
硬化樹脂であり、熱硬化前アンダーフィル樹脂13は、
内部接続端子2の位置に端子形状に相似したニゲ穴13
aが開孔されるとともに、位置合わせ用の凹部13bが
形成されている。
ポーザ(基板)3上には、凹部13bに嵌まって凹部1
3bとの間で位置決めを行うための凸状の突起14(凸
部)が設けられている。
ケージ構造の製造方法を説明する。まず、半導体チップ
1の入出力端子に内部接続端子2を取り付ける。
に形成された位置合わせ用の凹部13bとインターポー
ザ(基板)3上に形成された凸状の突起14により位置
決めを行いながら、内部接続端子2が取り付けられたイ
ンターポーザ(基板)3上に、熱硬化前アンダーフィル
樹脂13を載置する。
ィル樹脂13が搭載されると、この半導体装置に熱(1
00〜200℃)を加え、熱硬化前アンダーフィル樹脂
13を溶かして熱硬化させ、熱硬化後のアンダーフィル
樹脂8により半導体チップ1及びインターポーザ(基
板)3を封止する。また、第3の実施形態と同様に、熱
硬化前アンダーフィル樹脂13の周囲にはガードリング
12が設置されているので、熱硬化前アンダーフィル樹
脂13を溶かした際に、樹脂がインターポーザ(基板)
3上に流れ出すことを防止することができる。
る半導体装置の製造方法は、熱硬化前アンダーフィル樹
脂13に、位置合わせ用の凹部13bを形成し、凹部1
3bと対向するインターポーザ(基板)3上には、凹部
13bとの間で位置決めを行うための凸状の突起14を
設けているので、熱硬化前アンダーフィル樹脂13を搭
載する際の位置合わせ精度を向上させることができる。
して、熱硬化性アンダーフィル樹脂を用いているが、シ
ート状の硬化性樹脂であればどのような樹脂でもよい。
すなわち、半導体装置を基板上に接合する際、挟み込む
ことが可能な硬化性樹脂であればよく、どのような種類
のものでもよい。さらに、熱硬化性樹脂には限定され
ず、例えばUV硬化型樹脂でもよい。
を接合する基板に、多層基板からなるインターポーザ
(基板)を用いているが、勿論、多層基板には限定され
ず、例えば両面プリント基板でも同様の方法で実装が可
能である。
して、CSPパッケージ(Chip Size(Scale) Package)
に適用した例を説明したが、半導体装置を基板上に接合
する実装方法であればどのような装置でもよい。また、
半導体装置や端子の形状、種類はどのようなものにも適
用できることは言うまでもない。
の製造方法において、その製造プロセス、チップ基板や
他の半導体素子パッケージの種類、接続端子等の個数、
パッケージ周囲の配置状態等は上記各実施形態に限定さ
れない。
は、まず、前記基板上にシート状の硬化性樹脂を載置
し、半導体装置を熱硬化性樹脂を挟み込むようにして接
続端子に接合すると同時に、熱硬化性樹脂により半導体
装置を基板上に樹脂封止するようにしたので、未充填や
内部ボイドの発生を完全に防止することができ、大幅な
製造時間の短縮を図ることができる。
装置の製造方法のCSPパッケージ構造を示す完成品断
面図である。
構造を示す断面図である。
装置の製造方法のCSPパッケージ構造を示す断面図で
ある。
装置の製造方法のCSPパッケージ構造を示す断面図で
ある。
装置の製造方法のCSPパッケージ構造を示す断面図で
ある。
3 インターポーザ(基板)、4 ヴィアホール、5
メタルプラグ、6 上層配線、7 外部端子、8 熱硬
化後のアンダーフィル樹脂、9,10,11,13 熱
硬化前アンダーフィル樹脂、10a,11a ニゲ穴、
12 ガードリング、13b 凹部、14 突起(凸
部)
Claims (9)
- 【請求項1】 半導体装置を基板表面に設けた接続端子
に接続するとともに、前記半導体装置を前記基板上に接
合する半導体装置の製造方法であって、 まず、前記基板上にシート状の硬化性樹脂を載置し、 前記半導体装置を、前記硬化性樹脂を挟み込むようにし
て前記接続端子に接合すると同時に、前記硬化性樹脂に
より前記半導体装置を前記基板上に樹脂封止することを
特徴とする半導体装置の製造方法。 - 【請求項2】 半導体装置を基板表面に設けた接続端子
に接続するとともに、前記半導体装置を前記基板上に接
合する半導体装置の製造方法であって、 まず、前記基板上にシート状の熱硬化性樹脂を載置し、 前記半導体装置を、前記熱硬化性樹脂を挟み込むように
して前記接続端子に接合し、 前記熱硬化性樹脂を加熱硬化して前記半導体装置を前記
基板上に樹脂封止することを特徴とする半導体装置の製
造方法。 - 【請求項3】 前記硬化性樹脂は、前記接続端子の厚み
に対応したシート厚に形成されたことを特徴とする請求
項1又は2の何れかに記載の半導体装置の製造方法。 - 【請求項4】 前記硬化性樹脂は、前記接続端子の端子
位置に、樹脂封止時の樹脂量を調整するニゲ穴を設けた
ことを特徴とする請求項1、2又は3の何れかに記載の
半導体装置の製造方法。 - 【請求項5】 前記硬化性樹脂は、外周部に、樹脂封止
時の樹脂の流れ出しを防止するガードリングを設けたこ
とを特徴とする請求項1、2、3又は4の何れかに記載
の半導体装置の製造方法。 - 【請求項6】 前記硬化性樹脂は、位置合わせ用の凹部
を備え、 前記凹部と対向する基板表面に、該凹部との間で位置決
めを行う凸部を設けたことを特徴とする請求項1、2、
3、4又は5の何れかに記載の半導体装置の製造方法。 - 【請求項7】 前記硬化性樹脂は、熱硬化性アンダーフ
ィル樹脂であることを特徴とする請求項1、2、3、
4、5又は6の何れかに記載の半導体装置の製造方法。 - 【請求項8】 前記硬化性樹脂は、UV硬化型の硬化性
樹脂であることを特徴とする請求項1、2、3、4、5
又は6の何れかに記載の半導体装置の製造方法。 - 【請求項9】 前記硬化性樹脂は、固形状の硬化性樹脂
であることを特徴とする請求項1、2、3、4、5、
6、7又は8の何れかに記載の半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04025297A JP3604248B2 (ja) | 1997-02-25 | 1997-02-25 | 半導体装置の製造方法 |
TW086113672A TW340243B (en) | 1997-02-25 | 1997-09-20 | Manufacturing method of semiconductor elements |
US08/940,954 US5863815A (en) | 1997-02-25 | 1997-10-08 | Method of manufacturing semiconductor device |
EP97118056A EP0860871B1 (en) | 1997-02-25 | 1997-10-17 | Method of manufacturing a semiconductor device |
KR1019970057730A KR100336329B1 (ko) | 1997-02-25 | 1997-11-03 | 반도체장치의제조방법 |
CN97126243A CN1192041A (zh) | 1997-02-25 | 1997-12-31 | 半导体器件的制造方法 |
US09/195,203 US5994168A (en) | 1997-02-25 | 1998-11-18 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04025297A JP3604248B2 (ja) | 1997-02-25 | 1997-02-25 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004256608A Division JP2005012239A (ja) | 2004-09-03 | 2004-09-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242208A true JPH10242208A (ja) | 1998-09-11 |
JP3604248B2 JP3604248B2 (ja) | 2004-12-22 |
Family
ID=12575506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04025297A Expired - Lifetime JP3604248B2 (ja) | 1997-02-25 | 1997-02-25 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5863815A (ja) |
EP (1) | EP0860871B1 (ja) |
JP (1) | JP3604248B2 (ja) |
KR (1) | KR100336329B1 (ja) |
CN (1) | CN1192041A (ja) |
TW (1) | TW340243B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003533870A (ja) * | 2000-03-10 | 2003-11-11 | チップパック,インク. | パッケージング構造及び方法 |
US6716665B2 (en) | 2000-05-12 | 2004-04-06 | Fujitsu Limited | Method of mounting chip onto printed circuit board in shortened working time |
JP2010226098A (ja) * | 2009-02-27 | 2010-10-07 | Sony Chemical & Information Device Corp | 半導体装置の製造方法 |
US8003441B2 (en) | 2007-07-23 | 2011-08-23 | Lintec Corporation | Manufacturing method of semiconductor device |
KR20130066519A (ko) | 2011-12-12 | 2013-06-20 | 닛토덴코 가부시키가이샤 | 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260533A (ja) | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 半導体装置及びその実装構造 |
JP3604248B2 (ja) * | 1997-02-25 | 2004-12-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6096578A (en) * | 1997-11-05 | 2000-08-01 | Texas Instruments Incorporated | Stress relief matrix for integrated circuit packaging |
JP3509507B2 (ja) * | 1997-11-10 | 2004-03-22 | 松下電器産業株式会社 | バンプ付電子部品の実装構造および実装方法 |
US6326241B1 (en) * | 1997-12-29 | 2001-12-04 | Visteon Global Technologies, Inc. | Solderless flip-chip assembly and method and material for same |
KR100247463B1 (ko) * | 1998-01-08 | 2000-03-15 | 윤종용 | 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 |
US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
US6210522B1 (en) | 1999-06-15 | 2001-04-03 | Lexmark International, Inc. | Adhesive bonding laminates |
US6361146B1 (en) | 1999-06-15 | 2002-03-26 | Lexmark International, Inc. | Adhesive bonding laminates |
US6365977B1 (en) * | 1999-08-31 | 2002-04-02 | International Business Machines Corporation | Insulating interposer between two electronic components and process thereof |
US6090633A (en) * | 1999-09-22 | 2000-07-18 | International Business Machines Corporation | Multiple-plane pair thin-film structure and process of manufacture |
JP4405024B2 (ja) * | 2000-01-18 | 2010-01-27 | 株式会社ルネサステクノロジ | 半導体装置 |
US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
US6492715B1 (en) | 2000-09-13 | 2002-12-10 | International Business Machines Corporation | Integrated semiconductor package |
JP2002110865A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 回路装置 |
US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
US6529022B2 (en) | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US6524885B2 (en) | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
KR100565766B1 (ko) * | 2001-01-03 | 2006-03-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체 칩 패키지 및 그 제조방법 |
US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
JP4757398B2 (ja) | 2001-04-24 | 2011-08-24 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7265994B2 (en) * | 2003-01-31 | 2007-09-04 | Freescale Semiconductor, Inc. | Underfill film for printed wiring assemblies |
US6839965B2 (en) * | 2003-02-06 | 2005-01-11 | R-Tec Corporation | Method of manufacturing a resistor connector |
JP3835556B2 (ja) * | 2003-10-27 | 2006-10-18 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
KR20080003002A (ko) * | 2005-04-27 | 2008-01-04 | 린텍 가부시키가이샤 | 시트상 언더필재 및 반도체장치의 제조방법 |
JP3942190B1 (ja) * | 2006-04-25 | 2007-07-11 | 国立大学法人九州工業大学 | 両面電極構造の半導体装置及びその製造方法 |
US20140151880A1 (en) * | 2011-08-19 | 2014-06-05 | Marvell World Trade Ltd. | Package-on-package structures |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2676828B2 (ja) * | 1988-09-30 | 1997-11-17 | 株式会社デンソー | 混成集積回路装置の製造方法 |
JP2974686B2 (ja) * | 1989-02-28 | 1999-11-10 | ソニー株式会社 | 配線基板 |
US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
US5489804A (en) * | 1989-08-28 | 1996-02-06 | Lsi Logic Corporation | Flexible preformed planar structures for interposing between a chip and a substrate |
US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
JPH05175280A (ja) * | 1991-12-20 | 1993-07-13 | Rohm Co Ltd | 半導体装置の実装構造および実装方法 |
US5218234A (en) * | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
US5386624A (en) * | 1993-07-06 | 1995-02-07 | Motorola, Inc. | Method for underencapsulating components on circuit supporting substrates |
JP2721790B2 (ja) * | 1993-09-29 | 1998-03-04 | 松下電器産業株式会社 | 半導体装置の封止方法 |
US5710071A (en) * | 1995-12-04 | 1998-01-20 | Motorola, Inc. | Process for underfilling a flip-chip semiconductor device |
JP3604248B2 (ja) * | 1997-02-25 | 2004-12-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-02-25 JP JP04025297A patent/JP3604248B2/ja not_active Expired - Lifetime
- 1997-09-20 TW TW086113672A patent/TW340243B/zh not_active IP Right Cessation
- 1997-10-08 US US08/940,954 patent/US5863815A/en not_active Expired - Lifetime
- 1997-10-17 EP EP97118056A patent/EP0860871B1/en not_active Expired - Lifetime
- 1997-11-03 KR KR1019970057730A patent/KR100336329B1/ko not_active IP Right Cessation
- 1997-12-31 CN CN97126243A patent/CN1192041A/zh active Pending
-
1998
- 1998-11-18 US US09/195,203 patent/US5994168A/en not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003533870A (ja) * | 2000-03-10 | 2003-11-11 | チップパック,インク. | パッケージング構造及び方法 |
US8119450B2 (en) | 2000-03-10 | 2012-02-21 | Stats Chippac, Ltd. | Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots |
JP4958363B2 (ja) * | 2000-03-10 | 2012-06-20 | スタッツ・チップパック・インコーポレイテッド | パッケージング構造及び方法 |
US9312150B2 (en) | 2000-03-10 | 2016-04-12 | Stats Chippac, Ltd. | Semiconductor device and method of forming a metallurgical interconnection between a chip and a substrate in a flip chip package |
US6716665B2 (en) | 2000-05-12 | 2004-04-06 | Fujitsu Limited | Method of mounting chip onto printed circuit board in shortened working time |
US8003441B2 (en) | 2007-07-23 | 2011-08-23 | Lintec Corporation | Manufacturing method of semiconductor device |
JP2010226098A (ja) * | 2009-02-27 | 2010-10-07 | Sony Chemical & Information Device Corp | 半導体装置の製造方法 |
KR101232409B1 (ko) | 2009-02-27 | 2013-02-12 | 데쿠세리아루즈 가부시키가이샤 | 반도체 장치의 제조 방법 |
US9368374B2 (en) | 2009-02-27 | 2016-06-14 | Dexerials Corporation | Method of manufacturing semiconductor device |
US9524949B2 (en) | 2009-02-27 | 2016-12-20 | Dexerials Corporation | Semiconductor device having semiconductor chip affixed to substrate via insulating resin adhesive film |
KR20130066519A (ko) | 2011-12-12 | 2013-06-20 | 닛토덴코 가부시키가이샤 | 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 |
US8951843B2 (en) | 2011-12-12 | 2015-02-10 | Nitto Denko Corporation | Laminated sheet and method of manufacturing semiconductor device using the laminated sheet |
Also Published As
Publication number | Publication date |
---|---|
KR100336329B1 (ko) | 2002-07-31 |
TW340243B (en) | 1998-09-11 |
CN1192041A (zh) | 1998-09-02 |
KR19980070074A (ko) | 1998-10-26 |
JP3604248B2 (ja) | 2004-12-22 |
EP0860871B1 (en) | 2011-05-25 |
EP0860871A2 (en) | 1998-08-26 |
EP0860871A3 (en) | 1999-12-01 |
US5994168A (en) | 1999-11-30 |
US5863815A (en) | 1999-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3604248B2 (ja) | 半導体装置の製造方法 | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
JP2833996B2 (ja) | フレキシブルフィルム及びこれを有する半導体装置 | |
JP3238004B2 (ja) | 半導体装置の製造方法 | |
JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
JPH09148479A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US9087781B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2000323603A (ja) | 半導体回路装置及びその製造方法 | |
JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
KR20140095406A (ko) | 플립칩 부품의 수지 밀봉 방법 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
CN108321142B (zh) | 半导体封装件及其的制造方法 | |
JP2001035886A (ja) | 半導体装置及びその製造方法 | |
KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP2806362B2 (ja) | 半導体装置の製造方法 | |
JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
JP2005012239A (ja) | 半導体装置の製造方法 | |
JP2001127102A (ja) | 半導体装置およびその製造方法 | |
JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |