KR20140095406A - 플립칩 부품의 수지 밀봉 방법 - Google Patents

플립칩 부품의 수지 밀봉 방법 Download PDF

Info

Publication number
KR20140095406A
KR20140095406A KR1020130058910A KR20130058910A KR20140095406A KR 20140095406 A KR20140095406 A KR 20140095406A KR 1020130058910 A KR1020130058910 A KR 1020130058910A KR 20130058910 A KR20130058910 A KR 20130058910A KR 20140095406 A KR20140095406 A KR 20140095406A
Authority
KR
South Korea
Prior art keywords
resin
temperature
flip chip
circuit board
hot plate
Prior art date
Application number
KR1020130058910A
Other languages
English (en)
Inventor
요시타카 아리타
가즈키 노구치
아츠시 오쿠무라
Original Assignee
산유 레크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산유 레크 가부시키가이샤 filed Critical 산유 레크 가부시키가이샤
Publication of KR20140095406A publication Critical patent/KR20140095406A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

공정의 단축을 꾀할 수 있고, 수지 중에 기포가 발생하는 것을 방지할 수 있으며, 땜납에 의한 전극의 접합을 확실하게 실시하는 것이 가능한 플립칩 부품의 수지 밀봉 방법을 제공한다.
본 발명의 플립칩 부품의 수지 밀봉 방법에서는, 땜납 범프(9)가 형성된 패드(6)를 갖는 반도체 칩(2)과, 접속용 전극(8)을 갖는 회로 기판(3)이 준비된다. 이어서, 접속용 전극(8)이 형성된 회로 기판(3)의 표면에 수지(4)가 도포된다(도 2(b)). 이어서, 패드(6)와 접속용 전극(8)이 마주보도록 반도체 칩(2)이 회로 기판(3) 상에 배치된다(도 2(c)). 이어서, 회로 기판(3) 상에 반도체 칩(2)이 배치된 부품(15)이 가압로(20) 내에 있어서의 핫 플레이트(30)의 위에 배치된다(도 2(d)). 이어서, 가압로(20) 내의 기압을 대기압보다도 높인 상태에서 핫 플레이트(30)의 온도가 변화된다.

Description

플립칩 부품의 수지 밀봉 방법{RESIN ENCAPSULATING METHOD OF FLIP CHIP PARTS}
본 발명은 반도체 칩이 회로 기판에 실장되는 플립칩 부품에 있어서, 회로 기판과 반도체 칩의 사이를 수지로 밀봉하기 위한 방법에 관한 것이다.
종래, 반도체 칩 등의 전자 부품 소자를 회로 기판에 실장하는 방법으로서, 반도체 칩 표면의 패드 상에 땜납 범프를 형성하고, 이 범프를 용융 및 고화시킨 땜납에 의해 반도체 칩의 패드와 회로 기판의 접속용 전극을 접합하여 반도체 칩과 회로 기판을 전기 접속하는 플립칩 실장이 널리 채용되고 있다(특허 문헌 1).
플립칩 실장의 하나의 방법으로서, 범프 전극 및 접속용 전극의 접합과 언더필재의 주입을 동일한 공정 내에서 실시하는 선입(first-in) 언더필 공법이 제안되어 있다. 해당 선입 언더필 공법에서는 통상 언더필 재료로서 일액성 타입의 에폭시 수지가 이용된다.
상기 선입 언더필 공법 중에는 언더필재로서, 플럭스 활성을 갖는 수지 재료를 이용하는 공법이 있다. 이 공법에서는 통상 리플로로(reflow furnace)에 전자 부품을 통과시키는 것으로 땜납 접속이 실시되어 오븐 내에서 수지 재료를 경화시키는 방법이 있다. 이하, 이 방법에 대하여, 도 4를 이용해서 설명한다.
우선, 땜납 범프(9)가 형성된 패드(6)를 갖는 반도체 칩(2)과, 접속용 전극(8)을 갖는 회로 기판(3)이 준비되어(S1), 도 4(a)에 나타내는 바와 같이, 회로 기판(3)이 건조된다(S2).
이어서, 도 4(b)에 나타내는 바와 같이, 접속용 전극(8)이 형성된 회로 기판(3)의 표면에 언더필재로서의 에폭시 수지(4)가 도포된다(S3).
이어서, 도 4(c)에 나타내는 바와 같이, 패드(6)와 접속용 전극(8)이 마주보도록 회로 기판(3) 상에 반도체 칩(2)이 배치된다(S4). 이하, 회로 기판(3) 상에 반도체 칩(2)이 배치된 것을 부품(15)으로 기재한다.
이어서, 리플로로(40)(도 4(d))의 내부에서 부품(15)이 가열되는 것으로 땜납 범프(9)와 전극(8)의 접합면에 발생한 산화 피막이 제거되고(S5), 그 후, 땜납 범프(9)가 용융한다(S6). 이어서, 리플로로(40)의 내부에서 부품(15)이 냉각되는 것으로 용융한 땜납(9)이 고화한다(S7). 이하, S5∼S7에 대하여 상세히 서술한다.
리플로로(40)의 내부에는 벨트 컨베이어(41)가 설치된다. 부품(15)은 ?트 컨베이어(41)에 반송되는 것으로 리플로로(40) 내에 있어서의 프리 히트 존과 땜납 용융 존을 차례 차례 통과한다.
프리 히트 존은 히터에 의한 가열에 의해 로의 내부 공기의 온도가 180℃ 정도로 높여지는 영역이다. 땜납 용융 존은 히터에 의한 가열에 의해 로의 내의 공기가 250℃ 정도로 높여지는 영역이다.
도 5는 종래의 플립칩 실장에 있어서의 리플로 프로파일을 나타낸다. 횡축은 부품(15)의 반송이 개시되고 부터의 경과 시간을 나타낸다. 종축은 부품(15)이 통과하는 위치에 있어서의 리플로로(40) 내의 공기의 온도를 나타낸다.
도 5의 프로파일에 따르면, 부품(15)이 프리 히트 존을 향하는 t0∼t1의 사이에서는 부품(15)이 프리 히트 존에 서서히 접근함에 의해 부품(15) 주위의 공기의 온도가 서서히 높아진다.
부품(15)이 프리 히트 존을 통과하는 t1∼t2에서는 180℃ 정도의 공기에 의하여 부품(15)이 가열된다. 이에 따라, 에폭시 수지(4)에 포함되는 플럭스가 활성화하여 땜납 범프(9)와 전극(8)의 접합면에 발생한 산화 피막이 제거된다(S5). 또한, 프리 히트 존에서는 땜납 범프(9)의 융점(220℃ 정도)이 로의 내부 공기의 온도(180℃ 정도)보다도 높기 때문에 땜납 범프(9)는 용융하지 않는다.
부품(15)이 땜납 용융 존을 향하는 t2∼t3의 사이에서는 부품(15)이 땜납 용융 존에 서서히 접근함에 의해 부품(15) 주위의 공기의 온도가 더욱 높아진다.
부품(15)이 땜납 용융 존을 통과하는 t3∼t4에서는 250℃ 정도의 공기에 의하여 부품(15)이 가열되어 땜납 범프(9)가 용융한다(S6).
땜납 용융 존을 통과한 후의 t4∼t5에서는 부품(15)이 땜납 용융 존으로부터 서서히 멀어짐에 의해 부품(15) 주위의 온도가 서서히 낮아진다. 이에 따라, 부품(15)이 냉각되어 용융한 땜납(9)이 고화한다(S7).
S5∼S7 후에는 부품(15)이 리플로로(40)로부터 꺼내어져서 도 4(e)에 나타내는 바와 같이, 부품(15)이 오븐(50) 내에 투입된다. 그리고 부품(15)이 오븐(50) 내에서 가열됨에 의해 에폭시 수지(4)가 경화한다(S8). 이에 따라, 회로 기판(3)과 반도체 칩(2) 사이의 간극이 에폭시 수지(4)로 밀봉되어 도 6에 나타내는 바와 같은 플립칩 부품(100)이 얻어진다. 또한, S8에서는 히터의 열에 의해 오븐(50) 내의 공기의 온도가 높여져서 부품(15)이 가열된다.
또, 상기 선입 언더필 공법의 다른 방법으로서, 압접 타입의 에폭시 수지의 경화 시의 수축 응력을 이용하여 범프 전극과 접속용 전극을 물리적으로 압박하여 접합하는 공법이 제안되어 있다. 이 공법에 따르면, 범프 전극과 접속용 전극의 접합을 간단하게 실시할 수 있다.
또, 최근에 있어서는, 전자 부품에 탑재되는 반도체 디바이스의 소형 고성능ㆍ고집적화가 진행되고 있다. 그 결과, I／O핀의 증대, 패키지 사이즈의 소형화, 핀간 거리의 축소화가 진행되고 있으며, 이에 동반하여, 패드와 접속용 전극을 땜납으로 접합한 후에 언더필재를 옆쪽으로부터 반도체 칩과 회로 기판의 사이에 주입하는 이른바, 후입(last-in) 언더필 방식이 제안되어 있다.
[특허 문헌 1] 일본국 특개2008―270415호 공보
그러나 상기 S1∼S8의 공정이 실시되는 종래의 플립칩 실장에서는 땜납 범프(9)의 용융 및 고화나 수지(4)의 경화를 실시하기 위해, 4가지의 공정(S5∼S8)이나 부품(15)을 리플로로(40)로부터 오븐(50)으로 옮기는 것이 필요하다. 이 때문에, 다대한 수고와 시간을 요한다.
또, 종래의 플립칩 실장에서는 땜납(9)에 의한 전극(6, 8)의 접합을 확실히 실시할 수 없었다. 이하, 그 이유를 상세히 서술한다.
땜납(9)에 의한 전극(6, 8)의 접합을 확실히 실시하기 위해서는, 에폭시 수지(4)가 경화하기 전에 땜납 범프(9)를 용융시키고, 해당 용융한 땜납(9)을 접속용 전극(8)의 주위에 도달시킬 필요가 있다. 그러나 S5∼S7에서는 히터를 설계대로 가열해도 반드시 로내 공기가 원하는 온도로 되지 않았다. 이 때문에, 에폭시 수지(4)가 경화한 상태로 땜납 범프(9)가 용융하여 접속용 전극(8)의 주위에 도달하는 땜납(9)이 적었다. 이 결과, 도 6에 나타내는 예와 같이, 땜납(9)과 접속용 전극(8)의 접촉 면적이 작아져서, 땜납(9)에 의한 전극(6, 8)의 접합을 확실히 실시할 수 없는 사태가 발생하고 있었다.
또, 압접 타입의 에폭시 수지를 이용하는 선입 언더필 공법에서는 범프와 접속용 전극을 물리적으로 압박하기 때문에 전극 간에 있어서의 접촉 저항이 커서, 하이엔드(high end) 용도의 전자 부품에는 부적합하다.
또, 플럭스 활성을 갖는 수지 재료를 이용하는 선입 언더필 공법은 안정된 땜납 접합을 할 수 없고, 또, 접합 부분에 기포가 잔존하는 문제가 있어서, 많이 이용되고 있지 않았다.
또, 후입 언더필 방식에서는 언더필재에 의한 밀봉을 충분히 실시할 수 없다.
본 발명은 상기 사항을 감안하여 이루어진 것으로, 그 목적은 공정의 단축을 꾀할 수 있고, 수지 중에 기포가 발생하는 것을 방지할 수 있으며, 땜납에 의한 전극의 접합을 확실히 실시하는 것이 가능한 플립칩 부품의 수지 밀봉 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 관련되는 수지 밀봉 방법은, 반도체 칩이 회로 기판에 실장되는 플립칩 부품에 있어서, 상기 반도체 칩과 상기 회로 기판의 사이의 간극을 수지로 밀봉하기 위한 방법으로서, 땜납 범프가 형성된 패드를 갖는 상기 반도체 칩과, 접속용 전극을 갖는 상기 회로 기판을 준비하는 제 1 공정과, 상기 접속용 전극이 형성된 상기 회로 기판의 표면에 수지를 도포하는 제 2 공정과, 상기 패드와 상기 접속용 전극이 마주보도록 상기 반도체 칩을 상기 회로 기판 상에 배치하는 제 3 공정과, 상기 회로 기판 상에 상기 반도체 칩이 배치된 부품을 가압로 내에 있어서의 핫 플레이트의 위에 배치하는 제 4 공정과, 상기 가압로 내의 기압을 대기압보다도 높인 상태에서 상기 핫 플레이트의 온도를 변화시키는 제 5 공정을 갖는다.
바람직하게는, 상기 수지는 일액형의 에폭시 수지이다.
바람직하게는, 상기 수지는 열경화성의 우레탄 수지이다.
바람직하게는, 상기 땜납의 용융 온도는 상기 수지의 경화 온도보다도 높고, 상기 제 5 공정에서는 상기 부품의 온도가 상기 땜납 범프의 용융 온도 이상으로 높아진 후, 상기 수지의 경화 온도까지 내려가도록 상기 핫 플레이트의 온도를 변화시킨다.
바람직하게는, 상기 수지는 열가소성 수지이다.
바람직하게는, 상기 제 5 공정에서는 상기 가압로 내의 기압이 0. 5Pa 이상 0. 8Pa 이하로 조정된다.
바람직하게는, 상기 제 5 공정에서는 상기 부품의 온도의 계측 기록에 기초하여 상기 핫 플레이트의 온도를 변화시킨다.
바람직하게는, 상기 핫 플레이트는 상기 가압로와 열적으로 절연된다.
바람직하게는, 상기 가압로 내에는 복수의 핫 플레이트를 수납할 수 있는 선반이 설치되고, 상기 제 4 공정에서는 상기 부품이 각각 배치된 복수의 핫 플레이트가 상기 선반에 수납되고, 상기 제 5 공정에서는 상기 가압로 내의 기압을 대기압보다도 높인 상태에서 각 상기 핫 플레이트의 온도를 변화시킨다.
바람직하게는, 상기 제 2 공정에서는 상기 접속용 전극의 위에 상기 수지가 도포된다.
본 발명에 따르면, 반도체 칩이 회로 기판 상에 배치된 부품을 가압로 내의 핫 플레이트 상에 배치하여 핫 플레이트의 온도를 변화시킴에 의해 땜납의 용융 및 경화나 수지의 경화를 실시할 수 있다. 이 때문에, 종래의 플립칩 실장과 같이 많은 공정을 요하지 않고, 땜납이나 수지의 경화 등을 실시할 수 있다. 따라서, 공정의 단축을 꾀할 수 있다.
또한, 가압로 내의 기압이 대기압보다도 높여진 상태에서 핫 플레이트의 온도가 변화된다. 이 때문에, 핫 플레이트의 온도를 변화시키는 동안에 수지에 기포가 발생하지 않는다. 또, 수지의 도포 시 등에 있어서, 수지에 발생한 기포를 소멸시킬 수 있다.
또한, 핫 플레이트의 열이 부품에 직접 전달되기 때문에 부품에 원하는 온도 변화를 발생시킬 수 있다. 따라서, 에폭시 수지가 경화하기 전에 땜납을 용융시키고, 해당 용융한 땜납을 전극의 주위에 확실하게 도달시키는 것이 가능하다. 이 결과, 땜납과 접속용 전극의 접촉 면적이 크고, 땜납에 의한 전극의 접합이 확실하게 실시된 플립칩 부품이 얻어진다.
도 1은 본 발명의 실시 형태에 관련되는 플립칩 부품을 나타내는 단면도이다.
도 2는 본 발명의 실시 형태에 관련되는 수지 밀봉 방법을 설명하기 위한 도면이다.
도 3은 핫 플레이트의 온도 프로파일을 나타내는 도면이다.
도 4는 종래의 수지 밀봉 방법을 설명하기 위한 도면이다.
도 5는 종래의 수지 밀봉 방법에 있어서의 리플로 프로파일을 나타내는 도면이다.
도 6은 종래의 플립칩 부품을 나타내는 단면도이다.
이하, 본 발명의 실시 형태에 대하여, 첨부 도면을 참조하면서 설명한다. 도 1은 본 발명의 실시 형태에 관련되는 플립칩 부품(1)을 나타내는 단면도이다. 도 1에 있어서, 도 6과 동일한 구성 부분에 대해서는 동일한 부호를 붙이고 있다.
본 실시 형태에 관련되는 플립칩 부품(1)은 도 6의 예와 마찬가지로, 반도체 칩(2)을 회로 기판(3)에 실장한 것이다. 반도체 칩(2)은 예를 들면, 실리콘, 갈륨 비소 등의 반도체로 이루어지는 반도체 웨이퍼(10)를 구비한다. 반도체 웨이퍼(10)의 한쪽의 표면에는 도시하지 않는 다수의 회로가 형성되어 있으며, 예를 들면, 동, 알루미늄, 니켈 등을 포함하는 패드(6)가 설치되어 있다. 패드(6)는 땜납(9)에 의하여 회로 기판(3)의 접속용 전극(8)과 접합된다. 이 접합에 의해 반도체 칩(2)의 회로와 회로 기판(3)의 회로가 전기적으로 접속된다. 땜납(9)은 주석과 은과 동을 포함한다. 땜납(9)의 융점 온도는 예를 들면, 220℃∼230℃이고, 후술하는 수지(4)의 경화 온도보다도 높다. 또한, 땜납(9)의 재료나 융점 온도는 상기에 한정되지 않고, 땜납(9)으로서, 주석과 납을 포함하는 것이나 비스무트를 포함하는 것이나 니켈을 포함하는 것을 사용할 수 있다. 또, 패드(6)나 접속용 전극(8)의 형상도 특별히 제한되지 않고, 패드(6)나 접속용 전극(8)으로서, 동으로 이루어지는 기둥상 도체(동 포스트)가 형성되어도 좋다.
반도체 칩(2)과 회로 기판(3) 사이의 간극은 수지(4)에 의해 밀봉된다. 수지(4)는 일액성의 에폭시 수지이고, 경화 온도가 예를 들면, 150℃∼180℃이다. 수지(4)에는 산화막을 제거하기 위한 플럭스가 포함된다. 플럭스는 가열 시에 에폭시 수지(4)와 반응하여 경화하는 것이 사용된다.
다음으로, 도 2를 이용하여 본 발명의 실시 형태에 관련되는 수지 밀봉 방법을 설명한다.
우선, 땜납 범프(9)가 형성된 패드(6)를 갖는 반도체 칩(2)과, 접속용 전극(8)을 갖는 회로 기판(3)이 준비되고(S1), 도 2(a)에 나타내는 바와 같이, 회로 기판(3)이 건조된다(S2). 이에 따라, 회로 기판에 포함되는 수분이 증발한다.
이어서, 도 2(b)에 나타내는 바와 같이, 접속용 전극(8)이 형성된 회로 기판(3)의 한쪽 표면에 언더필재로서의 에폭시 수지(4)가 도포된다(S3).
S3에서는 예를 들면, 에어 디스펜서나 제트 디스펜서에 의해 회로 기판(3)의 표면에 수지(4)가 토출됨에 의해 회로 기판(3)에 수지(4)가 도포된다.
또는, 메탈 마스크를 이용하여 회로 기판(3)에 수지(4)가 도포되어도 좋다. 이 경우, 회로 기판(3)의 위에 메탈 마스크가 세트된 상태로 메탈 마스크의 표면측에 수지(4)가 공급된다. 그리고 스퀴지의 작동에 의해 수지(4)가 메탈 마스크의 패턴 구멍에 밀어 넣어지는 것으로 회로 기판(3) 표면의 소정 위치에 수지(4)가 도포된다.
이어서, 도 2(c)에 나타내는 바와 같이, 패드(6)와 접속용 전극(8)이 마주보도록 회로 기판(3) 상에 반도체 칩(2)이 배치된다(S4). S4에서는 예를 들면, 반도체 칩(2)은 진공 헤드로 픽업되어 회로 기판(3) 상에 배치된다. 또한, 카메라의 촬영 화상에 기초하여 회로 기판(3)에 대한 반도체 칩(2)의 위치가 조정된다.
이하, 회로 기판(3) 상에 반도체 칩(2)이 배치된 것을 부품(15)으로 기재한다.
이어서, 도 2(d)에 나타내는 바와 같이, 부품(15)을 가압로(20) 내에서 핫 플레이트(30)의 위에 배치한다(S5). 핫 플레이트(30)는 가열 수단(도시하지 않음)에 의해 온도가 가변된 것이다. 핫 플레이트(30)는 가압로(20)와 열적으로 절연된다.
그리고 가압로(20) 내의 기압을 대기압보다도 높게 한 상태에서 핫 플레이트(30)의 온도를 변화시킴에 의해 땜납 범프(9)를 용융 및 고화시키고, 그 후, 수지(4)를 경화시킨다(S6). S6에서는 가압로(20) 내의 기압이 예를 들면, 0. 5Pa(Pascal) 이상 0. 8Pa 이하로 조정된다.
도 3은 S6에에서의 핫 플레이트(30)의 온도 프로파일을 나타내는 도면이다. 횡축은 핫 플레이트(30)의 온도 변화가 개시되고 부터의 경과 시간을 나타낸다. 종축은 핫 플레이트(30)의 온도를 나타낸다.
초기 단계(t0∼t1)에서는 핫 플레이트(30)의 온도가 250℃ 정도로 되기까지 핫 플레이트(30)가 가열된다. 핫 플레이트(30)의 온도가 250℃로 되는 t1에서는 땜납 범프(9)의 온도가 융점(220∼230℃)에 도달하여 땜납 범프(9)가 용융한다. 또한, 땜납 범프(9)가 확실하게 용융하도록 핫 플레이트(30)가 250℃로 되는 상태는 소정 시간 계속되어도 좋다.
이어서, 핫 플레이트(30)의 온도가 180℃ 정도로 되기까지 핫 플레이트(30)가 냉각된다(t1∼t2). 이에 따라, 용융한 땜납(9)의 온도가 융점(220∼230℃)보다도 낮아지고, 땜납(9)이 고화한다.
핫 플레이트(30)의 온도가 180℃ 정도로 된 상태는 소정 시간(t3∼t4)(예를 들면, 1시간) 유지된다. 그동안 에폭시 수지(4)의 온도가 경화점(150℃∼180℃)으로 되고, 에폭시 수지(4)가 경화한다.
소정 시간(t2∼t3)이 경과한 후에는 핫 플레이트(30)의 온도가 서서히 내려가서(t3∼t4) 부품(15)이 냉각된다. 이상의 처리에 의해 도 1에 나타내는 바와 같이, 패드(6)와 접속용 전극(8)이 땜납(9)으로 접합되어 반도체 칩(2)과 회로 기판(3)의 사이의 간극이 수지(4)로 밀봉된 플립칩 부품(1)이 얻어진다.
본 실시 형태에 따르면, 가압로(20) 내의 핫 플레이트(30) 상에 부품(15)을 배치하여(S5), 핫 플레이트(30)의 온도를 변화시킴에 의해(S6) 땜납 범프(9)의 용융 및 경화나 수지(4)의 경화(이하, 땜납(9) 및 수지(4)의 경화 등)를 실시할 수 있다. 이 때문에, 종래의 플립칩 실장과 같이 많은 공정을 요하지 않고, 땜납(9)이나 수지(4)의 고화 등을 실시할 수 있다. 따라서, 공정의 단축을 꾀할 수 있다.
또, 가압로(20) 내의 기압이 대기압보다도 높아진 상태로 핫 플레이트(30)의 온도가 변화된다. 이 때문에, 핫 플레이트(30)의 온도를 변화시키는 동안에 수지(4)에 기포가 발생하지 않는다. 또, 수지(4)의 도포 시(S3) 등에 있어서, 수지(4)에 발생한 기포를 소멸시킬 수 있다. 또, 가압로(20) 내의 기압이 대기압보다도 높아짐에 의해 회로 기판(3)이나 반도체 칩(2)에 휨이 발생하는 것을 방지할 수 있다.
또한, 가압로(20) 내의 기압이 대기압보다도 높아지기 때문에 핫 플레이트(30)의 온도가 변화하는 동안에 땜납(9)에 기포가 발생하지 않는다. 또한, 땜납 범프(9)가 패드에 형성되었을 때 등에 땜납 범프(9)에 발생한 기포를 소멸시킬 수 있다.
또, 핫 플레이트(30)의 열이 부품(15)에 직접 전달되기 때문에 부품(15)에 원하는 온도 변화를 발생시킬 수 있다. 따라서, 에폭시 수지(4)가 경화하기 전에 땜납 범프(9)를 용융시켜서, 용융한 땜납(9)을 전극의 주위에 확실하게 도달시키는 것이 가능하다. 이 결과, 도 1에 나타내는 바와 같이, 땜납(9)과 접속용 전극(8)의 접촉 면적이 크고, 땜납(9)에 의한 전극(6, 8)의 접합이 확실하게 실시된 플립칩 부품(1)이 얻어진다.
또, 핫 플레이트(30)가 가압로(20)와 열적으로 절연되기 때문에 핫 플레이트(30)의 열이 가압로(20)로 빠져나가지 않는다. 따라서, 더한층 확실하게 부품(15)에 원하는 온도 변화를 발생시킬 수 있다.
또, 부품(15)의 온도가 땜납 범프(9)의 용융 온도 이상으로 높아진 후, 에폭시 수지(4)의 경화 온도까지 내려가도록 핫 플레이트(30)의 온도가 변화된다. 이 때문에, 땜납 범프(9)를 용융시킨 후, 용융한 땜납(9)을 고화시키고, 또한, 에폭시 수지(4)를 고화시키는 것이 가능하다.
또한, 본 발명은 상기한 실시 형태에 한정되는 것은 아니고, 특허 청구 범위 의 범위 내에서 여러 가지로 개량할 수 있다.
예를 들면, 상기 실시 형태는 반도체 칩(2)과 회로 기판(3) 사이의 간극 전체를 수지(4)로 밀봉하는 예를 나타냈지만(도 1), 수지(4)의 밀봉 범위는 이에 한정되지 않는다. 예를 들면, S3에서 접속용 전극(8)의 위에 수지(4)를 도포함에 의해 접속용 전극(8) 및 패드(6)의 근처 만을 수지(4)로 밀봉하도록 해도 좋다.
또, 회로 기판(3)을 건조하는 공정(S2)은 생략되어도 좋다. 이와 같이 해도 S6에서 가압로(20) 내의 기압을 대기압보다도 높여서 핫 플레이트(30)의 온도를 변화시킴에 의해 S6에 있어서 회로 기판(3)에 포함되는 수분이 증발하는 것을 억제할 수 있고, 해당 수분의 증발에 의한 기포의 발생을 방지할 수 있다.
또, 복수의 핫 플레이트(30)를 수납할 수 있는 선반이 가압로(20) 내에 설치되어도 좋다. 이 경우, S5에서는 복수의 핫 플레이트(30)의 각각에 부품(15)이 배치된 후, 복수의 핫 플레이트(30)가 가압로(20) 내의 선반에 수납된다. 그리고 S6에서는 가압로(20) 내의 기압을 대기압보다도 높인 상태에서 각 핫 플레이트(30)의 온도가 변화된다. 이와 같이 하는 것으로 큰 스페이스를 요하지 않고, 많은 플립칩 부품(1)을 단시간에 제조할 수 있다.
또, S6에서는 과거의 S6에서 계측된 부품(15)의 온도 기록에 기초하여 핫 플레이트(30)의 온도가 변화되어도 좋다. 이와 같이 하는 것으로 더한층 확실하게 부품(15)에 원하는 온도 변화를 발생시킬 수 있다.
또, 에폭시 수지(4) 대신에, 열경화성의 우레탄 수지나 이미드 수지나 폴리에스테르 수지가 이용되어도 좋다. 이들 수지가 이용되는 경우, 상기 실시 형태와 동일한 공정(S1∼S6)이 실행될 수 있다. 또는, 열가소성 수지가 이용되어도 좋다. 이 경우, S6에서는 우선, 핫 플레이트(30)를 가열하여 땜납(9)을 용융시킨다. 이어서, 핫 플레이트(30)를 냉각함에 의해 땜납(9)을 고화시키고, 그 후, 열가소성 수지를 고화시킨다.
1: 플립칩 부품
2: 반도체 칩
3: 회로 기판
4: 수지
6: 패드
8: 접속용 전극
9: 땜납 범프
15: 회로 기판 상에 반도체 칩이 배치된 부품
20: 가압로
30: 핫 플레이트

Claims (10)

  1. 반도체 칩이 회로 기판에 실장되는 플립칩 부품에 있어서, 상기 반도체 칩과 상기 회로 기판의 사이의 간극을 수지로 밀봉하기 위한 방법으로서,
    땜납 범프가 형성된 패드를 갖는 상기 반도체 칩과, 접속용 전극을 갖는 상기 회로 기판을 준비하는 제 1 공정과,
    상기 접속용 전극이 형성된 상기 회로 기판의 표면에 수지를 도포하는 제 2 공정과,
    상기 패드와 상기 접속용 전극이 마주보도록 상기 반도체 칩을 상기 회로 기판 상에 배치하는 제 3 공정과,
    상기 회로 기판 상에 상기 반도체 칩이 배치된 부품을 가압로 내에서 핫 플레이트의 위에 배치하는 제 4 공정과,
    상기 가압로 내의 기압을 대기압보다도 높인 상태에서 상기 핫 플레이트의 온도를 변화시키는 제 5 공정을 갖는
    플립칩 부품의 수지 밀봉 방법.
  2. 제1항에 있어서,
    상기 수지는 일액형의 에폭시 수지인
    플립칩 부품의 수지 밀봉 방법.
  3. 제1항에 있어서,
    상기 수지는 열경화성의 우레탄 수지인
    플립칩 부품의 수지 밀봉 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 땜납의 용융 온도는 상기 수지의 경화 온도보다도 높고,
    상기 제 5 공정에서는 상기 부품의 온도가 상기 땜납 범프의 용융 온도 이상으로 높아진 후, 상기 수지의 경화 온도까지 내려가도록 상기 핫 플레이트의 온도를 변화시키는
    플립칩 부품의 수지 밀봉 방법.
  5. 제1항에 있어서,
    상기 수지는 열가소성 수지인
    플립칩 부품의 수지 밀봉 방법.
  6. 제1항에 있어서,
    상기 제 5 공정에서는 상기 가압로 내의 기압이 0. 5Pa 이상 0. 8Pa 이하로 조정되는
    플립칩 부품의 수지 밀봉 방법.
  7. 제1항에 있어서,
    상기 제 5 공정에서는 상기 부품의 온도의 계측 기록에 기초하여 상기 핫 플레이트의 온도를 변화시키는
    플립칩 부품의 수지 밀봉 방법.
  8. 제1항에 있어서,
    상기 핫 플레이트는 상기 가압로와 열적으로 절연되는
    플립칩 부품의 수지 밀봉 방법.
  9. 제1항에 있어서,
    상기 가압로 내에는 복수의 핫 플레이트를 수납할 수 있는 선반이 설치되고,
    상기 제 4 공정에서는 상기 부품이 각각 배치된 복수의 핫 플레이트가 상기 선반에 수납되고,
    상기 제 5 공정에서는 상기 가압로 내의 기압을 대기압보다도 높인 상태에서 각 상기 핫 플레이트의 온도를 변화시키는
    플립칩 부품의 수지 밀봉 방법.
  10. 제1항에 있어서,
    상기 제 2 공정에서는 상기 접속용 전극의 위에 상기 수지가 도포되는
    플립칩 부품의 수지 밀봉 방법.
KR1020130058910A 2013-01-24 2013-05-24 플립칩 부품의 수지 밀봉 방법 KR20140095406A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013011313A JP2014143316A (ja) 2013-01-24 2013-01-24 フリップチップ部品の樹脂封止方法
JPJP-P-2013-011313 2013-01-24

Publications (1)

Publication Number Publication Date
KR20140095406A true KR20140095406A (ko) 2014-08-01

Family

ID=51424389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130058910A KR20140095406A (ko) 2013-01-24 2013-05-24 플립칩 부품의 수지 밀봉 방법

Country Status (3)

Country Link
JP (1) JP2014143316A (ko)
KR (1) KR20140095406A (ko)
TW (1) TW201430965A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6586957B2 (ja) * 2014-09-19 2019-10-09 ソニー株式会社 実装基板の製造方法
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
US10669454B2 (en) 2015-10-29 2020-06-02 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
US10734350B2 (en) 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201430965A (zh) 2014-08-01
JP2014143316A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
KR101827807B1 (ko) 반도체 패키지의 제조 방법
JP3604248B2 (ja) 半導体装置の製造方法
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
JP2012028484A (ja) モジュールと、その製造方法
US9263378B1 (en) Ball grid array and land grid array assemblies fabricated using temporary resist
JP2011171540A (ja) モジュールの製造方法
KR20140095406A (ko) 플립칩 부품의 수지 밀봉 방법
EP1430532B1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
KR100520080B1 (ko) 반도체칩 표면실장방법
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JP2001015641A (ja) 電子部品の接続構造及び接続方法
JP2000058597A (ja) 電子部品実装方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP2002033349A (ja) 半導体素子の実装方法、及び回路基板
JP7512027B2 (ja) 電子モジュールの製造方法、電子モジュール、及び電子機器
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP4031385B2 (ja) 電子部品の実装方法
JPH11186455A (ja) 突起電極の形成方法
JP2006310415A (ja) モジュール
JPH08274209A (ja) チップキャリヤ及びその製造方法
JP2013251366A (ja) 組立体の製造方法、組立体および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application