JP2004063524A - 実装装置及びその実装方法若しくはプリント配線基板 - Google Patents
実装装置及びその実装方法若しくはプリント配線基板 Download PDFInfo
- Publication number
- JP2004063524A JP2004063524A JP2002216080A JP2002216080A JP2004063524A JP 2004063524 A JP2004063524 A JP 2004063524A JP 2002216080 A JP2002216080 A JP 2002216080A JP 2002216080 A JP2002216080 A JP 2002216080A JP 2004063524 A JP2004063524 A JP 2004063524A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip component
- wiring board
- printed wiring
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】この発明は、半導体チップ部品をプリント配線基板に実装する際の接続信頼性を良好に維持する実装方法及びその実装装置若しくはプリント配線基板を提供することを目的とする。
【解決手段】この発明は、半導体チップ部品の電極が形成されている領域に熱硬化性樹脂が塗布するステップ（図１）と、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせするステップ（図２）と、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載するステップと、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化するステップ（図３）とを具備することを特徴とする。
【選択図】 図３
【解決手段】この発明は、半導体チップ部品の電極が形成されている領域に熱硬化性樹脂が塗布するステップ（図１）と、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせするステップ（図２）と、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載するステップと、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化するステップ（図３）とを具備することを特徴とする。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、ＬＳＩ等の半導体チップ部品を回路基板に実装する方法及びその際に使用される実装装置若しくはその半導体チップ部品が実装されたプリント配線基板とに関する。
【０００２】
【従来の技術】
近年、電子機器の軽量化、小型化及び薄化に伴い、プリント配線基板に半導体チップ部品を実装する方法として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅｄ Ｐａｃｋａｇｅ）、又は、ベアチップ（Ｂａｒｅ ｃｈｉｐ）とよばれる半導体チップ部品の下面に電極を配置したバンプ部品のフリップチップ実装方法が採用されている。
【０００３】
しかし、従来のフリップチップ実装方法により半導体チップ部品とプリント配線基板を接続する場合、リード端子を使用する場合等と異なり、プリント配線基板の熱膨張、又は、収縮による影響を緩和する遊びがないため、熱サイクル試験後に電気的接続が不確実となるという欠点がある。このため、従来、半導体チップ部品の実装後にプリント配線基板とチップ部品との間にアンダーフィルとして、例えば、熱硬化性エポキシ系の封止樹脂剤を充填し硬化させている。
【０００４】
従来の半導体チップ部品のプリント配線基板への実装方法は、先ず、半導体チップ部品の電極上にキャピラリを使用してバンプを形成する。このバンプは、例えば、金バンプ又は共晶組成を有する半田バンプである。なお、半田バンプをプリント配線基板上に形成する場合もある。
【０００５】
次に、半田バンプをプリント配線基板の電極に整合させて半導体チップ部品をプリント配線基板上に載置する。そして、これらをリフロー炉へ搬送することにより、バンプを溶融させてフリップチップ実装を行う。
【０００６】
次いで、プリント配線基板等をリフロー炉から取り出した後、ディスペンサ等により半導体チップ部品の周囲に熱硬化性エポキシ樹脂等のアンダーフィルを塗布し、毛細管現象によりチップ部品とプリント配線基板との隙間にアンダーフィルを拡がらせる。そして、アンダーフィルを硬化させて搭載を完了する。
【０００７】
つまり、従来の実装方法におけるアンダーフィルの充填は、チップ部品の側面から半導体チップ部品とプリント配線基板との隙間にアンダーフィルを流し込み、その後、硬化させる方法である。
【０００８】
しかし、上述の従来の方法によりアンダーフィルを充填した場合、アンダーフィルの充填不足が生じることがあるという問題点がある。つまり、従来の充填方法では、半導体チップ部品の側方からアンダーフィルを塗布しているので、半導体チップ部品とプリント配線基板との隙間の中央部にボイドとよばれる空隙が生じる場合がある。このボイドの形成は半導体チップ部品、又、接続部でのクラック発生の原因となる。
【０００９】
そこで、実開昭６３−５１４４９号公報には、プリント配線基板の実装が行われる領域に孔を穿設し、この孔からアンダーフィルをプリント配線基板とチップ部品との間に充填する方法が提案されている
この従来の方法によりアンダーフィルが充填された場合、プリント配線基板と半導体チップ部品との隙間でのボイドの発生が防止される。また、毛細管現象により、アンダーフィルが半導体チップ部品の裏面上に拡がりやすいので、充填に要する時間が短縮され生産効率が向上する。
【００１０】
しかしながら、孔を介してアンダーフィルを流し込む従来の方法においては、バンプの溶融工程とアンダーフィルの硬化工程とを個別に行う必要があるので、充填に必要な時間が長く生産性が低いという問題点がある。
【００１１】
また、従来の問題点を改善するために、特開平１１−３５４５５５号公報には、半導体チップ部品をプリント配線基板上に搭載したときに形成される半導体チップ部品とプリント配線基板との隙間の間隔よりも厚くプリント配線基板の所定の領域にアンダーフィルを印刷する。次に、バンプを基板用電極の位置に整合させて半導体チップ部品をプリント配線基板側に押圧しながらアンダーフィル及びバンプを加熱することにより、アンダーフィルを硬化させバンプを溶融させ、空隙の形成を防止することができると共に、充填に要する時間を短縮することにより、生産性を向上させている。
【００１２】
しかしながら、アンダーフィルが半導体チップ部品をプリント配線基板上に実装したときに形成される半導体チップ部品とプリント配線基板との隙間の間隔よりも厚く印刷されている。その為、アンダーフィルを硬化させバンプを融解するプロセスに於いて、アンダーフィルがバンプとプリント配線板上の電極に介在し、半導体チップ部品のバンプがプリント配線板上の電極の位置からずれ、正確に接続することができないと言う問題がある。
【００１３】
【発明が解決しようとする課題】
上記した従来技術の半導体チップ部品をプリント配線基板上に実装する技術では、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を保つことが出来ないという問題があった。
【００１４】
そこで、この発明は上記の問題を解決するためになされたものであり、半導体チップ部品をプリント配線基板に実装する際の接続信頼性を良好に維持する実装装置及びその実装方法若しくはプリント配線基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
この発明の実装方法は、半導体チップ部品の電極が形成されている領域に熱硬化性樹脂を塗布するステップと、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせするステップと、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載するステップと、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化するステップとを具備することを特徴とする。
【００１６】
また、この発明の実装方法は、前記半導体チップ部品の電極は半田バンプを有し、前記位置合わせするステップの前に、前記半田バンプにフラックスを塗布することを特徴とする。
【００１７】
このような構成によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【００１８】
更に、この発明の実装装置は、半導体チップ部品の電極が形成されている領域に熱硬化性樹脂を塗布する手段と、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせする手段と、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載する手段と、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化する手段とを具備することを特徴とする。
【００１９】
また、更に、この発明の実装装置は、前記半導体チップ部品の電極は半田バンプを有し、前記半田バンプにフラックスを塗布することを特徴とする。
【００２０】
このような構成によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【００２１】
この発明のプリント配線基板に於いて、電極を形成している領域に熱硬化性樹脂が塗布された半導体チップ部品と、前記半導体チップ部品は、前記プリント配線基板上に搭載され、前記半導体チップ部品が搭載された後、前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化して、製造されたことを特徴とする。
【００２２】
また、この発明のプリント配線基板は、前記半導体チップ部品の電極は半田バンプを具備することを特徴とする。
【００２３】
このような構成によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【００２４】
【発明の実施の形態】
以下、図面を参照してこの発明の一実施形態を説明する。
【００２５】
図１は、この発明の一実施例に係るアンダーフィルを半導体チップ部品に塗布する方法を工程順に示す断面図である。本実施例においては、先ず、図１に示すように、半導体チップ５の裏面に電極４が設けられた領域に開口部を有するマスク２を配置する。マスク２としては、例えば、メタルマスク、又は、メッシュマスクが使用される。スクリーン印刷法により封止充填剤であるアンダーフィル１の量は、半導体チップ部品５とプリント配線基板の接合時の厚さを考慮する。アンダーフィル１は、考慮された厚さのマスク２で半導体チップ部品５の裏面上に一様に印刷する。このとき、マスク２上に残存したアンダーフィル１はスキージ６により除去される。なお、アンダーフィル１は、例えば、エポキシ系熱硬化性樹脂製である。
【００２６】
アンダーフィル１が、塗布された半導体チップ部品５は、プリント配線基板８との接続の為、半導体チップ部品５の半田バンプ３にフラックスが塗布される。
【００２７】
次に、図２は、同実施形態に係わりアンダーフィルが塗布された半導体チップをプリント配線基板上に整合する工程順に示す断面図である。
【００２８】
図２（ａ）に示すように、ＢＧＡのような半導体チップ部品５が図示せずマウンタ装置によりプリント配線基板８上に載置される。半導体チップ５の裏面の半田バンプ３に整合する位置には、プリント配線基板上にパッド電極９、１０が設けられている。なお、半田バンプ３は、例えば、はんだ共晶、又は、金製等である。
【００２９】
図２（ｂ）に示すように、半導体チップ部品５に上方から圧力を印加して、半導体チップ部品５を位置合わせされたプリント配線基板８側に押圧する。
【００３０】
次に、図３は、整合された半導体チップ部品とプリント配線基板をリフロー炉で加熱する工程を示す図である。
【００３１】
図３に示すように、リフロー炉１１内で、半導体チップ部品５をプリント配線基板８側に押圧しながらアンダーフィル１及び半田バンプ３を加熱することにより、半田バンプ３を溶融させる。リフロー炉１１内で、加熱された半導体チップ部品５とプリント配線基板８は、半田バンプ３が融解し、半導体チップ部品５の電極４とプリント配線基板８の電極９を接続させ、半導体チップ部品の裏面上に印刷されたアンダーフィル１を押し拡げ半導体チップ部品５の周囲まではみ出させる。その後、アンダーフィル１を熱硬化させる。
【００３２】
同実施形態においては、アンダーフィル１を半導体チップ５上に所定の厚さで印刷しているので、リフロー炉１１の過程において、半導体チップ部品５とプリント配線基板８との隙間の幅方向に均一にアンダーフィル１が充填され、確実に、半導体チップ部品５とプリント配線基板８の電気的接続を向上することができる。
【００３３】
また、この発明の一実施形態において、プリント配線基板８上に搭載される半導体チップ部品５はＢＧＡに限定されるものではない。
【００３４】
尚、この発明の一実施形態において、半導体チップ部品５の半田バンプ３に図示せずフラックスが予め塗布されているが、半田バンプ３にフラックスを塗布する代わりに、プリント配線基板８の電極にクリーム半田を塗布することも可能である。
【００３５】
次に、この発明の第二の実施形態を以下の通りに説明する。図４は、アンダーフィルを半導体チップに塗布する別の方法を工程順に示す断面図である。
【００３６】
まず、図４（ａ）において、半導体チップ部品５の裏面には、突起状電極である半田バンプ３が設けられている。そして、半導体チップ部品５における半田バンプ３が設けられている領域を完全に覆うようにして、半導体チップ部品５の上方に、例えば、エポキシ系樹脂等の熱硬化性樹脂からなる所定の厚さのシート状、又は、テープ状のアンダーフィル１を保持する。アンダーフィル１は、シート状、又は、テープ状で剥離容易性を有するベースフイルム７に予め貼付され、常温ではまだ硬化していない。つまり、アンダーフィル１は、テープ状のベースフイルム７に貼付された状態で供給される。
【００３７】
次に、図４（ｂ）において、半導体チップ部品５にアンダーフィル１を圧接・加熱して貼付した後に、ベースフイルム７を剥離して除去する。このことにより、半導体チップ部品５の半田バンプ３が形成された面は、アンダーフィル１によって覆われる。
【００３８】
更に、アンダーフィル１が貼付された半導体チップ部品５を高温雰囲気中で加熱して、アンダーフィル１から水分を除去することも可能である。ここで、プリント配線基板１にアンダーフィル１を貼付する際には、図３に示した真空（排気）ポンプによって減圧された雰囲気中で行ってもよい。これにより、アンダーフィル１と半導体チップ部品５との間の密着性が向上するので、図３に示した後工程においてアンダーフィル１を硬化する際にボイドの発生を防止することができる。
【００３９】
また、更に、アンダーフィル１が、覆われた半導体チップ部品５は、プリント配線基板８との接続の為、半導体チップ部品５の半田バンプ３にフラックスが塗布される。
【００４０】
次に、この発明の第２の実施形態では、第１の実施形態の図２（ａ）乃至（ｂ）の工程手順と同様に、アンダーフィル１が貼付された半導体チップ部品５の半田バンプ３が、プリント配線基板８上のパッド電極９と対向位置合わせされた後、半導体チップ部品５がプリント配線基板８に保持される。図示せず、熱圧着治具を使用して、プリント配線基板８に対して半導体チップ部品５を圧接する。これによって、半導体チップ部品５上の半田バンプ３が、プリント配線基板８上のパッド電極９に接触する。そして、圧接した状態で、半導体チップ部品５の背面（電極４が形成された面の反対面）から、半導体チップ部品５を介して所定の温度によりアンダーフィル１を加熱する。ここでは、熱硬化性樹脂からなるアンダーフィル材１をゲル化させた後に硬化させるのに十分であって、かつ半田バンプ３を溶融させない程度の温度である。したがって、プリント配線基板８と半導体チップ部品５との間におけるアンダーフィル１をゲル化させた後に硬化させて、アンダーフィル樹脂を形成することができる。
【００４１】
次に、プリント配線基板８に半導体チップ部品５を圧着した状態を維持したまま、半導体チップ部品５を介して所定の温度により半田バンプ３を所定の時間だけ加熱する。ここでは、アンダーフィル樹脂を硬化した状態に保ち、かつ半田バンプ３を溶融させるのに十分な程度の温度である。したがって、アンダーフィル樹脂を硬化した状態のまま、半田バンプ３を溶融して、更に、自然冷却により硬化させて硬化後の半田バンプ３にさせることになる。これにより、硬化後の半田バンプ３によって、半導体チップ部品５の電極４とプリント配線基板８の電極９とを溶着して確実に電気的に接続することができる。
【００４２】
尚、この発明の第２の実施形態では、半導体チップ部品５の背面（電極４が形成された面の反対面）から加圧・加熱したが、図３のようなリフロー炉内で加圧・加熱することもできる。
【００４３】
又、この発明の第２の実施形態では、アンダーフィル１を、テープ状のベースフイルム５に貼付した状態で供給したが、各アンダーフィル材を単体で供給することも可能である。
【００４４】
次に、図５を参照して、この発明の一実施形態に係わるアンダーフィル１が塗布された半導体チップ部品５を実装する一連の工程手順を示す。
【００４５】
図５（ａ）に示すよう、アンダーフィル１を半導体チップ部品５のバ半田ンプ３側に所定の厚さで塗布する。図５（ｂ）乃至（ｃ）に示すよう、アンダーフィル１が塗布した半導体チップ部品５は、プリント配線基板８上の電極９に位置合わせされ、搭載される。半導体チップ部品５が、プリント配線基板８に搭載後、半導体チップ部品５に対して所定の押圧を加え、半導体チップ部品５とプリント配線基板８との間にあるアンダーフィル１が塗れ広がる。この様な状態で、プリント配線基板８は、リフロー炉へ搬送される。リフロー炉に搬送されたプリント配線基板８は、半導体チップ部品５とプリント配線基板８との間にあるアンダーフィル１が硬化し、且つ、半導体チップ部品３の半田バンプ３が融解し、プリント配線基板８の電極９に接続することができる。
【００４６】
尚、この発明は、アンダーフィル１を半導体チップ５に塗布する方法として、二種類の印刷方法を塗布したが、半導体チップの製造工程で利用される既存のスピンコート法を採用して、アンダーフィル１を半導体チップ５に塗布することも可能である。
【００４７】
【発明の効果】
以上説明したように、この発明によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【図面の簡単な説明】
【図１】この発明の一実施形態に係わるアンダーフィルを半導体チップ部品の裏面に塗布する工程順に示す断面図。
【図２】同実施形態に係わり、アンダーフィルが塗布された半導体チップ部品をプリント配線基板上に整合する工程順に示す断面図。
【図３】同実施形態に係わり、整合された半導体チップ部品とプリント配線基板をリフロー炉で加熱する工程を示す図。
【図４】この発明の別の実施形態に係わるアンダーフィルを半導体チップ部品の裏面に塗布する工程順に示す断面図。
【図５】この発明の一実施形態に係わり、アンダーフィルが塗布された半導体チップ部品を実装する一例の工程手順を示す図。
【符号の説明】
１・・・アンダーフィル、２・・・マスク、３・・・バンプ、４・・・半導体チップ部品の電極、５・・・半導体チップ部品、７・・・ベースフイルム、８・・・プリント配線基板、９・１０・・・配線基板上のパッド電極、１１…リフロー炉
【発明の属する技術分野】
この発明は、ＬＳＩ等の半導体チップ部品を回路基板に実装する方法及びその際に使用される実装装置若しくはその半導体チップ部品が実装されたプリント配線基板とに関する。
【０００２】
【従来の技術】
近年、電子機器の軽量化、小型化及び薄化に伴い、プリント配線基板に半導体チップ部品を実装する方法として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅｄ Ｐａｃｋａｇｅ）、又は、ベアチップ（Ｂａｒｅ ｃｈｉｐ）とよばれる半導体チップ部品の下面に電極を配置したバンプ部品のフリップチップ実装方法が採用されている。
【０００３】
しかし、従来のフリップチップ実装方法により半導体チップ部品とプリント配線基板を接続する場合、リード端子を使用する場合等と異なり、プリント配線基板の熱膨張、又は、収縮による影響を緩和する遊びがないため、熱サイクル試験後に電気的接続が不確実となるという欠点がある。このため、従来、半導体チップ部品の実装後にプリント配線基板とチップ部品との間にアンダーフィルとして、例えば、熱硬化性エポキシ系の封止樹脂剤を充填し硬化させている。
【０００４】
従来の半導体チップ部品のプリント配線基板への実装方法は、先ず、半導体チップ部品の電極上にキャピラリを使用してバンプを形成する。このバンプは、例えば、金バンプ又は共晶組成を有する半田バンプである。なお、半田バンプをプリント配線基板上に形成する場合もある。
【０００５】
次に、半田バンプをプリント配線基板の電極に整合させて半導体チップ部品をプリント配線基板上に載置する。そして、これらをリフロー炉へ搬送することにより、バンプを溶融させてフリップチップ実装を行う。
【０００６】
次いで、プリント配線基板等をリフロー炉から取り出した後、ディスペンサ等により半導体チップ部品の周囲に熱硬化性エポキシ樹脂等のアンダーフィルを塗布し、毛細管現象によりチップ部品とプリント配線基板との隙間にアンダーフィルを拡がらせる。そして、アンダーフィルを硬化させて搭載を完了する。
【０００７】
つまり、従来の実装方法におけるアンダーフィルの充填は、チップ部品の側面から半導体チップ部品とプリント配線基板との隙間にアンダーフィルを流し込み、その後、硬化させる方法である。
【０００８】
しかし、上述の従来の方法によりアンダーフィルを充填した場合、アンダーフィルの充填不足が生じることがあるという問題点がある。つまり、従来の充填方法では、半導体チップ部品の側方からアンダーフィルを塗布しているので、半導体チップ部品とプリント配線基板との隙間の中央部にボイドとよばれる空隙が生じる場合がある。このボイドの形成は半導体チップ部品、又、接続部でのクラック発生の原因となる。
【０００９】
そこで、実開昭６３−５１４４９号公報には、プリント配線基板の実装が行われる領域に孔を穿設し、この孔からアンダーフィルをプリント配線基板とチップ部品との間に充填する方法が提案されている
この従来の方法によりアンダーフィルが充填された場合、プリント配線基板と半導体チップ部品との隙間でのボイドの発生が防止される。また、毛細管現象により、アンダーフィルが半導体チップ部品の裏面上に拡がりやすいので、充填に要する時間が短縮され生産効率が向上する。
【００１０】
しかしながら、孔を介してアンダーフィルを流し込む従来の方法においては、バンプの溶融工程とアンダーフィルの硬化工程とを個別に行う必要があるので、充填に必要な時間が長く生産性が低いという問題点がある。
【００１１】
また、従来の問題点を改善するために、特開平１１−３５４５５５号公報には、半導体チップ部品をプリント配線基板上に搭載したときに形成される半導体チップ部品とプリント配線基板との隙間の間隔よりも厚くプリント配線基板の所定の領域にアンダーフィルを印刷する。次に、バンプを基板用電極の位置に整合させて半導体チップ部品をプリント配線基板側に押圧しながらアンダーフィル及びバンプを加熱することにより、アンダーフィルを硬化させバンプを溶融させ、空隙の形成を防止することができると共に、充填に要する時間を短縮することにより、生産性を向上させている。
【００１２】
しかしながら、アンダーフィルが半導体チップ部品をプリント配線基板上に実装したときに形成される半導体チップ部品とプリント配線基板との隙間の間隔よりも厚く印刷されている。その為、アンダーフィルを硬化させバンプを融解するプロセスに於いて、アンダーフィルがバンプとプリント配線板上の電極に介在し、半導体チップ部品のバンプがプリント配線板上の電極の位置からずれ、正確に接続することができないと言う問題がある。
【００１３】
【発明が解決しようとする課題】
上記した従来技術の半導体チップ部品をプリント配線基板上に実装する技術では、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を保つことが出来ないという問題があった。
【００１４】
そこで、この発明は上記の問題を解決するためになされたものであり、半導体チップ部品をプリント配線基板に実装する際の接続信頼性を良好に維持する実装装置及びその実装方法若しくはプリント配線基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
この発明の実装方法は、半導体チップ部品の電極が形成されている領域に熱硬化性樹脂を塗布するステップと、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせするステップと、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載するステップと、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化するステップとを具備することを特徴とする。
【００１６】
また、この発明の実装方法は、前記半導体チップ部品の電極は半田バンプを有し、前記位置合わせするステップの前に、前記半田バンプにフラックスを塗布することを特徴とする。
【００１７】
このような構成によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【００１８】
更に、この発明の実装装置は、半導体チップ部品の電極が形成されている領域に熱硬化性樹脂を塗布する手段と、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせする手段と、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載する手段と、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化する手段とを具備することを特徴とする。
【００１９】
また、更に、この発明の実装装置は、前記半導体チップ部品の電極は半田バンプを有し、前記半田バンプにフラックスを塗布することを特徴とする。
【００２０】
このような構成によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【００２１】
この発明のプリント配線基板に於いて、電極を形成している領域に熱硬化性樹脂が塗布された半導体チップ部品と、前記半導体チップ部品は、前記プリント配線基板上に搭載され、前記半導体チップ部品が搭載された後、前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化して、製造されたことを特徴とする。
【００２２】
また、この発明のプリント配線基板は、前記半導体チップ部品の電極は半田バンプを具備することを特徴とする。
【００２３】
このような構成によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【００２４】
【発明の実施の形態】
以下、図面を参照してこの発明の一実施形態を説明する。
【００２５】
図１は、この発明の一実施例に係るアンダーフィルを半導体チップ部品に塗布する方法を工程順に示す断面図である。本実施例においては、先ず、図１に示すように、半導体チップ５の裏面に電極４が設けられた領域に開口部を有するマスク２を配置する。マスク２としては、例えば、メタルマスク、又は、メッシュマスクが使用される。スクリーン印刷法により封止充填剤であるアンダーフィル１の量は、半導体チップ部品５とプリント配線基板の接合時の厚さを考慮する。アンダーフィル１は、考慮された厚さのマスク２で半導体チップ部品５の裏面上に一様に印刷する。このとき、マスク２上に残存したアンダーフィル１はスキージ６により除去される。なお、アンダーフィル１は、例えば、エポキシ系熱硬化性樹脂製である。
【００２６】
アンダーフィル１が、塗布された半導体チップ部品５は、プリント配線基板８との接続の為、半導体チップ部品５の半田バンプ３にフラックスが塗布される。
【００２７】
次に、図２は、同実施形態に係わりアンダーフィルが塗布された半導体チップをプリント配線基板上に整合する工程順に示す断面図である。
【００２８】
図２（ａ）に示すように、ＢＧＡのような半導体チップ部品５が図示せずマウンタ装置によりプリント配線基板８上に載置される。半導体チップ５の裏面の半田バンプ３に整合する位置には、プリント配線基板上にパッド電極９、１０が設けられている。なお、半田バンプ３は、例えば、はんだ共晶、又は、金製等である。
【００２９】
図２（ｂ）に示すように、半導体チップ部品５に上方から圧力を印加して、半導体チップ部品５を位置合わせされたプリント配線基板８側に押圧する。
【００３０】
次に、図３は、整合された半導体チップ部品とプリント配線基板をリフロー炉で加熱する工程を示す図である。
【００３１】
図３に示すように、リフロー炉１１内で、半導体チップ部品５をプリント配線基板８側に押圧しながらアンダーフィル１及び半田バンプ３を加熱することにより、半田バンプ３を溶融させる。リフロー炉１１内で、加熱された半導体チップ部品５とプリント配線基板８は、半田バンプ３が融解し、半導体チップ部品５の電極４とプリント配線基板８の電極９を接続させ、半導体チップ部品の裏面上に印刷されたアンダーフィル１を押し拡げ半導体チップ部品５の周囲まではみ出させる。その後、アンダーフィル１を熱硬化させる。
【００３２】
同実施形態においては、アンダーフィル１を半導体チップ５上に所定の厚さで印刷しているので、リフロー炉１１の過程において、半導体チップ部品５とプリント配線基板８との隙間の幅方向に均一にアンダーフィル１が充填され、確実に、半導体チップ部品５とプリント配線基板８の電気的接続を向上することができる。
【００３３】
また、この発明の一実施形態において、プリント配線基板８上に搭載される半導体チップ部品５はＢＧＡに限定されるものではない。
【００３４】
尚、この発明の一実施形態において、半導体チップ部品５の半田バンプ３に図示せずフラックスが予め塗布されているが、半田バンプ３にフラックスを塗布する代わりに、プリント配線基板８の電極にクリーム半田を塗布することも可能である。
【００３５】
次に、この発明の第二の実施形態を以下の通りに説明する。図４は、アンダーフィルを半導体チップに塗布する別の方法を工程順に示す断面図である。
【００３６】
まず、図４（ａ）において、半導体チップ部品５の裏面には、突起状電極である半田バンプ３が設けられている。そして、半導体チップ部品５における半田バンプ３が設けられている領域を完全に覆うようにして、半導体チップ部品５の上方に、例えば、エポキシ系樹脂等の熱硬化性樹脂からなる所定の厚さのシート状、又は、テープ状のアンダーフィル１を保持する。アンダーフィル１は、シート状、又は、テープ状で剥離容易性を有するベースフイルム７に予め貼付され、常温ではまだ硬化していない。つまり、アンダーフィル１は、テープ状のベースフイルム７に貼付された状態で供給される。
【００３７】
次に、図４（ｂ）において、半導体チップ部品５にアンダーフィル１を圧接・加熱して貼付した後に、ベースフイルム７を剥離して除去する。このことにより、半導体チップ部品５の半田バンプ３が形成された面は、アンダーフィル１によって覆われる。
【００３８】
更に、アンダーフィル１が貼付された半導体チップ部品５を高温雰囲気中で加熱して、アンダーフィル１から水分を除去することも可能である。ここで、プリント配線基板１にアンダーフィル１を貼付する際には、図３に示した真空（排気）ポンプによって減圧された雰囲気中で行ってもよい。これにより、アンダーフィル１と半導体チップ部品５との間の密着性が向上するので、図３に示した後工程においてアンダーフィル１を硬化する際にボイドの発生を防止することができる。
【００３９】
また、更に、アンダーフィル１が、覆われた半導体チップ部品５は、プリント配線基板８との接続の為、半導体チップ部品５の半田バンプ３にフラックスが塗布される。
【００４０】
次に、この発明の第２の実施形態では、第１の実施形態の図２（ａ）乃至（ｂ）の工程手順と同様に、アンダーフィル１が貼付された半導体チップ部品５の半田バンプ３が、プリント配線基板８上のパッド電極９と対向位置合わせされた後、半導体チップ部品５がプリント配線基板８に保持される。図示せず、熱圧着治具を使用して、プリント配線基板８に対して半導体チップ部品５を圧接する。これによって、半導体チップ部品５上の半田バンプ３が、プリント配線基板８上のパッド電極９に接触する。そして、圧接した状態で、半導体チップ部品５の背面（電極４が形成された面の反対面）から、半導体チップ部品５を介して所定の温度によりアンダーフィル１を加熱する。ここでは、熱硬化性樹脂からなるアンダーフィル材１をゲル化させた後に硬化させるのに十分であって、かつ半田バンプ３を溶融させない程度の温度である。したがって、プリント配線基板８と半導体チップ部品５との間におけるアンダーフィル１をゲル化させた後に硬化させて、アンダーフィル樹脂を形成することができる。
【００４１】
次に、プリント配線基板８に半導体チップ部品５を圧着した状態を維持したまま、半導体チップ部品５を介して所定の温度により半田バンプ３を所定の時間だけ加熱する。ここでは、アンダーフィル樹脂を硬化した状態に保ち、かつ半田バンプ３を溶融させるのに十分な程度の温度である。したがって、アンダーフィル樹脂を硬化した状態のまま、半田バンプ３を溶融して、更に、自然冷却により硬化させて硬化後の半田バンプ３にさせることになる。これにより、硬化後の半田バンプ３によって、半導体チップ部品５の電極４とプリント配線基板８の電極９とを溶着して確実に電気的に接続することができる。
【００４２】
尚、この発明の第２の実施形態では、半導体チップ部品５の背面（電極４が形成された面の反対面）から加圧・加熱したが、図３のようなリフロー炉内で加圧・加熱することもできる。
【００４３】
又、この発明の第２の実施形態では、アンダーフィル１を、テープ状のベースフイルム５に貼付した状態で供給したが、各アンダーフィル材を単体で供給することも可能である。
【００４４】
次に、図５を参照して、この発明の一実施形態に係わるアンダーフィル１が塗布された半導体チップ部品５を実装する一連の工程手順を示す。
【００４５】
図５（ａ）に示すよう、アンダーフィル１を半導体チップ部品５のバ半田ンプ３側に所定の厚さで塗布する。図５（ｂ）乃至（ｃ）に示すよう、アンダーフィル１が塗布した半導体チップ部品５は、プリント配線基板８上の電極９に位置合わせされ、搭載される。半導体チップ部品５が、プリント配線基板８に搭載後、半導体チップ部品５に対して所定の押圧を加え、半導体チップ部品５とプリント配線基板８との間にあるアンダーフィル１が塗れ広がる。この様な状態で、プリント配線基板８は、リフロー炉へ搬送される。リフロー炉に搬送されたプリント配線基板８は、半導体チップ部品５とプリント配線基板８との間にあるアンダーフィル１が硬化し、且つ、半導体チップ部品３の半田バンプ３が融解し、プリント配線基板８の電極９に接続することができる。
【００４６】
尚、この発明は、アンダーフィル１を半導体チップ５に塗布する方法として、二種類の印刷方法を塗布したが、半導体チップの製造工程で利用される既存のスピンコート法を採用して、アンダーフィル１を半導体チップ５に塗布することも可能である。
【００４７】
【発明の効果】
以上説明したように、この発明によれば、半導体チップ部品をプリント配線基板上に実装する際の接続信頼性を良好に維持することが出来る。
【図面の簡単な説明】
【図１】この発明の一実施形態に係わるアンダーフィルを半導体チップ部品の裏面に塗布する工程順に示す断面図。
【図２】同実施形態に係わり、アンダーフィルが塗布された半導体チップ部品をプリント配線基板上に整合する工程順に示す断面図。
【図３】同実施形態に係わり、整合された半導体チップ部品とプリント配線基板をリフロー炉で加熱する工程を示す図。
【図４】この発明の別の実施形態に係わるアンダーフィルを半導体チップ部品の裏面に塗布する工程順に示す断面図。
【図５】この発明の一実施形態に係わり、アンダーフィルが塗布された半導体チップ部品を実装する一例の工程手順を示す図。
【符号の説明】
１・・・アンダーフィル、２・・・マスク、３・・・バンプ、４・・・半導体チップ部品の電極、５・・・半導体チップ部品、７・・・ベースフイルム、８・・・プリント配線基板、９・１０・・・配線基板上のパッド電極、１１…リフロー炉
Claims (9)
- 半導体チップ部品の電極が形成されている領域に熱硬化性樹脂を塗布するステップと、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせするステップと、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載するステップと、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化するステップとを具備することを特徴とする半導体チップ部品の実装方法。
- 前記半導体チップ部品の電極は半田バンプを有し、前記位置合わせするステップの前に、前記半田バンプにフラックスを塗布することを特徴とする請求項１記載の半導体チップ部品の実装方法。
- 前記半導体チップ部品が搭載された前記プリント配線基板は、リフロー炉内に搬送されて、所定の温度に加熱され、前記熱硬化性樹脂が溶解され、前記半導体チップ部品の電極と前記プリント配線基板の電極を電気的に接合され、前記熱硬化性樹脂を硬化させることを特徴とする請求項１記載の半導体チップ部品の実装方法。
- 前記リフロー炉に搬送されたプリント配線基板は、所定の温度に加熱する前に、同炉内の空気を排気するステップとを具備することを特徴とする請求項３記載の半導体チップ部品の実装方法。
- 半導体チップ部品の電極が形成されている領域に熱硬化性樹脂を塗布する手段と、前記半導体チップ部品の電極をプリント配線基板上の電極と位置合わせする手段と、前記位置合わせされた半導体チップ部品を前記プリント配線基板上に搭載する手段と、前記半導体チップ部品が搭載された前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化する手段とを具備することを特徴とする半導体チップ部品の実装装置。
- 前記半導体チップ部品の電極は半田バンプを有し、前記半田バンプにフラックスを塗布することを特徴とする請求項５記載の半導体チップ部品の実装装置。
- 前記半導体チップ部品が搭載された前記プリント配線基板は、リフロー炉内に搬送されて、所定の温度に加熱され、前記熱硬化性樹脂が溶解され、前記半導体チップ部品の電極と前記プリント配線基板の電極を電気的に接合され、前記熱硬化性樹脂を硬化させることを特徴とする請求項５記載の半導体チップ部品の実装装置。
- プリント配線基板に於いて、電極を形成している領域に熱硬化性樹脂が塗布された半導体チップ部品と、前記半導体チップ部品は、前記プリント配線基板上に搭載され、前記半導体チップ部品が搭載された後、前記プリント配線基板を所定の温度で加熱して、前記熱硬化性樹脂を溶解し、前記半導体チップ部品の電極と、前記プリント配線基板の電極を電気的に接合し、前記熱硬化性樹脂を硬化して、製造されたことを特徴とするプリント配線基板。
- 前記半導体チップ部品の電極は半田バンプを具備することを特徴とする請求項８記載のプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216080A JP2004063524A (ja) | 2002-07-25 | 2002-07-25 | 実装装置及びその実装方法若しくはプリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216080A JP2004063524A (ja) | 2002-07-25 | 2002-07-25 | 実装装置及びその実装方法若しくはプリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063524A true JP2004063524A (ja) | 2004-02-26 |
Family
ID=31937934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216080A Pending JP2004063524A (ja) | 2002-07-25 | 2002-07-25 | 実装装置及びその実装方法若しくはプリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063524A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206507A (ja) * | 2008-01-29 | 2009-09-10 | Hitachi Chem Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010171118A (ja) * | 2009-01-21 | 2010-08-05 | Panasonic Electric Works Co Ltd | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 |
| JP2013115185A (ja) * | 2011-11-28 | 2013-06-10 | Nitto Denko Corp | 半導体装置の製造方法 |
| CN107708327A (zh) * | 2017-11-16 | 2018-02-16 | 伟创力电子技术(苏州)有限公司 | Pcb冲压零件的整体压接治具 |
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
-
2002
- 2002-07-25 JP JP2002216080A patent/JP2004063524A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| JP2009206507A (ja) * | 2008-01-29 | 2009-09-10 | Hitachi Chem Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010171118A (ja) * | 2009-01-21 | 2010-08-05 | Panasonic Electric Works Co Ltd | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 |
| JP2013115185A (ja) * | 2011-11-28 | 2013-06-10 | Nitto Denko Corp | 半導体装置の製造方法 |
| CN107708327A (zh) * | 2017-11-16 | 2018-02-16 | 伟创力电子技术(苏州)有限公司 | Pcb冲压零件的整体压接治具 |
| CN107708327B (zh) * | 2017-11-16 | 2024-04-05 | 伟创力电子技术(苏州)有限公司 | Pcb冲压零件的整体压接治具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| EP0954208A1 (en) | Method and device for mounting electronic component on circuit board | |
| KR100424382B1 (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
| US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
| US20150118795A1 (en) | PoP STRUCTURE WITH ELECTRICALLY INSULATING MATERIAL BETWEEN PACKAGES | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
| JP2003100811A (ja) | 半導体装置およびその製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JP2001015641A (ja) | 電子部品の接続構造及び接続方法 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2001284399A (ja) | 半導体装置の実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH0888464A (ja) | フリップチップ実装方法 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JPH11186455A (ja) | 突起電極の形成方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| JPH11354555A (ja) | アンダーフィルの充填方法 | |
| KR20030095036A (ko) | 플립 칩 패키지의 솔더 범프 연결방법 | |
| JP2001085471A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |