JP2000277566A - 電子部品ユニットおよび電子部品ユニット製造方法 - Google Patents

電子部品ユニットおよび電子部品ユニット製造方法

Info

Publication number
JP2000277566A
JP2000277566A JP11083922A JP8392299A JP2000277566A JP 2000277566 A JP2000277566 A JP 2000277566A JP 11083922 A JP11083922 A JP 11083922A JP 8392299 A JP8392299 A JP 8392299A JP 2000277566 A JP2000277566 A JP 2000277566A
Authority
JP
Japan
Prior art keywords
electronic component
anisotropic conductive
chip
wiring board
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11083922A
Other languages
English (en)
Inventor
Minoru Takizawa
稔 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11083922A priority Critical patent/JP2000277566A/ja
Publication of JP2000277566A publication Critical patent/JP2000277566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、異方性導電接合材料の破損
に基づく、配線基板と電子部品との機械的接合強度の低
下や電気的接続の不良の発生を未然に防止することの可
能な、電子部品ユニットおよび電子部品ユニット製造方
法を提供することにある。 【解決手段】 本発明に関わる電子部品ユニット１は、
ベアＩＣチップ２０の外周からはみだして硬化する異方
性導電接着剤３０における絶縁性樹脂３１の外表面に凹
凸を形成している。また、本発明に関わる電子部品ユニ
ット製造方法は、ベアＩＣチップ２０を配線基板１０に
異方性導電接着剤３０を介して加圧しつつ、異方性導電
接着剤３０を加熱する工程において、加熱開始から３秒
後に、加熱開始から５秒後に達する温度の９４％程度ま
で昇温し、加熱開始から５秒後以降は、加熱開始から５
秒後に到達した温度を一定に保つことにより、ベアＩＣ
チップ２０の外周からはみだして硬化する異方性導電接
着剤３０における絶縁性樹脂３１の外表面に、多数の瘤
(凹凸)３１ａ，３１ａ…を形成している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異方性導電接合材
料を用いて配線基板に電子部品を実装して成る電子部品
ユニットおよび電子部品ユニット製造方法に関するもの
である。
【０００２】
【従来の技術】例えば、ベアＩＣチップ等の電子部品
を、配線基板に実装する方法の１つとして、異方性導電
接合材料を用いたフリップチップ実装方法（フリップチ
ップボンディング法）がある。
【０００３】図８および図９に示す如く、フリップチッ
プ実装方法に用いられる配線基板Ａは、実装面に配線パ
ターンＡａが形成されており、各配線パターンＡａの先
端には基板側電極Ａｂが設けられ、この基板側電極Ａｂ
を除いた部分はソルダーレジストＡｃによって覆われて
いる。
【０００４】一方、ベアＩＣチップ(電子部品)Ｂは、能
動面に基板側電極Ａｂと対応する所定個数の電極Ｂａが
設けられており、各電極Ｂａの表面にはバンプＢｂが各
々形成されている。
【０００５】また、異方性導電接着剤(異方性導電接合
材料)Ｃは、絶縁性樹脂Ｃａに導電粒子Ｃｂを混在さ
せ、絶縁性樹脂Ｃａをフィルム形状に形成したものであ
る。
【０００６】上述した配線基板ＡにベアＩＣチップＢを
実装するには、先ず、配線基板Ａの実装面にフィルム状
の異方性導電接着剤Ｃを載置して仮接着し、次いで図示
していないボンディング装置を用いて、ベアＩＣチップ
Ｂを加圧するとともに異方性導電接着剤Ｃを加熱する。
【０００７】かくして、異方性導電接着剤Ｃの絶縁性樹
脂Ｃａが硬化することで、配線基板ＡとベアＩＣチップ
Ｂとが機械的に接合され、かつ基板側電極Ａｂとバンプ
Ｂｂとの間に異方性導電接着剤Ｃの導電粒子Ｃｂが介在
することで、配線基板ＡとベアＩＣチップＢとが電気的
に接続される。
【０００８】
【発明が解決しようとする課題】ところで、上述の如く
製造された電子部品ユニットＵでは、図９に示すよう
に、ベアＩＣチップＢの外周に食み出した異方性導電接
着剤Ｃ(絶縁性樹脂Ｃａ)が滑らかなフィレットを形成し
ている。
【０００９】しかし、フィレットを形成する異方性導電
接着剤Ｃの外表面は、滑らかに張り詰めているために、
作用する外力や変形を吸収することが難しい。
【００１０】このため、電子部品ユニットＵが温度変化
に曝された場合、配線基板ＡとベアＩＣチップＢと異方
性導電接着剤Ｃとの熱膨張係数の相違により、異方性導
電接着剤Ｃにクラックが発生してしまい、配線基板Ａと
ベアＩＣチップＢとの機械的接合強度の低下や電気的接
続不良を招く虞れがあった。
【００１１】本発明は上記実状に鑑みて、異方性導電接
合材料の破損に基づく、配線基板と電子部品との機械的
接合強度の低下や電気的接続の不良の発生を未然に防止
することの可能な、電子部品ユニットおよび電子部品ユ
ニット製造方法の提供を目的とするものである。
【００１２】
【課題を解決するための手段】本発明に関わる電子部品
ユニットは、異方性導電接合材料を用いて配線基板に電
子部品を実装して成る電子部品ユニットであって、電子
部品の外周からはみだして硬化する異方性導電接合材料
における絶縁性樹脂の外表面に凹凸を形成している。
【００１３】また、本発明に関わる電子部品ユニット製
造方法は、異方性導電接合材料を用いて配線基板に電子
部品を実装する電子部品ユニット製造方法であり、電子
部品を配線基板に異方性導電接合材料を介して加圧しつ
つ、異方性導電接合材料を加熱する工程において、加熱
開始から３秒後に、加熱開始から５秒後に達する温度の
９４％程度まで昇温し、加熱開始から５秒後以降は、加
熱開始から５秒後に到達した温度を一定に保つことによ
り、電子部品の外周からはみだして硬化する異方性導電
接合材料における絶縁性樹脂の外表面に凹凸を形成して
いる。
【００１４】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。図１〜図３は、フリップ
チップ実装方法によって製造された、本発明に関わる電
子部品ユニット１を示すものである。
【００１５】本発明に関わる電子部品ユニット１は、図
１〜図４に示す如く配線基板１０とベアＩＣチップ（電
子部品）２０とを具備しており、異方性導電接着剤（異
方性導電接合材料）３０を用いて、配線基板１０にベア
ＩＣチップ２０を実装することにより構成されている。
【００１６】また、上記電子部品ユニット１は、図５に
示す如く、配線基板１０に異方性導電接着剤３０を仮接
着する工程Ｓａと、ベアＩＣチップ２０にバンプを形成
する工程Ｓｂと、異方性導電接着剤３０を介して配線基
板１０にベアＩＣチップ２０を本接着する工程Ｓｃとを
経て製造される。
【００１７】配線基板１０は、ガラスエポキシ樹脂等に
より構成され、ベアＩＣチップ２０の実装される実装面
(図中の上面)には、導電材料から複数の配線パターン１
１が形成され、各配線パターン１１の先端表面には、そ
れぞれ金メッキによって電極１２が形成されている。な
お、各配線パターン１１，１１は、電極１２，１２の部
分を除いてソルダーレジスト１３によって覆われてい
る。
【００１８】一方、ベアＩＣチップ２０は、上述した配
線基板１０と対向する実装面（図中底面）に、Ａｌ（ア
ルミニウム）等の導電材料から成る電極２１，２１…が
形成されており、これら電極２１，２１…は配線基板１
０の各電極１２，１２…と対応して配置され、その表面
にはＡｕ(金)あるいはＳｎ−Ｐｂ(錫−鉛)合金等から成
るバンプ２２，２２…が形成されている。
【００１９】配線基板１０にベアＩＣチップ２０を実装
するために用いられる異方性導電接着剤３０は、図４に
示すように、エポキシ系の絶縁性樹脂３１に粒子径が約
３〜１０μｍの導電粒子３２，３２…を混練し、上記絶
縁性樹脂３１をフィルム状に形成したものである。
【００２０】なお、この異方性導電接着剤３０は、ベア
ＩＣチップ２０の実装面よりも一回り大きい形状(面積
比で１．０５倍程度)を呈している。また、異方性導電
接着剤３０としては、上述したフィルム状以外にも、テ
ープ状やペースト状の異方性導電接着剤を採用すること
が可能である。
【００２１】ここで、図１〜図３に示す如く、上述した
電子部品ユニット１では、異方性導電接着剤３０の絶縁
性樹脂３１において、ベアＩＣチップ２０の外周からは
みだして硬化した部位３１Ａの外表面には、多数の凹
凸、詳しくは多数の瘤３１ａ，３１ａ…が一面に形成さ
れている。
【００２２】すなわち、上述した構成の電子部品ユニッ
ト１において、ベアＩＣチップ２０の外周からはみだし
て硬化した部位３１Ａの外表面は、フィレットを形成し
て張り詰めたものではなく、多数の瘤３１ａ，３１ａ…
によって皺が寄ったものと成っている。
【００２３】このため、電子部品ユニット１が温度変化
に曝された場合でも、配線基板１０とベアＩＣチップ２
０と異方性導電接着剤３０とにおける熱膨張係数の相違
によって生じる応力は、上記異方性導電接着剤３０にお
ける絶縁性樹脂３１によって吸収緩和され、破損(クラ
ック)の発生が未然に防止されることとなる。
【００２４】かくして、上述した電子部品ユニット１に
よれば、異方性導電接着剤３０の破損に起因する配線基
板１０とベアＩＣチップ２０との機械的接合強度の低下
を未然に防止することができ、また異方性導電接着剤３
０の破損に起因する配線基板１０とベアＩＣチップ２０
との電気的接続の不良の発生を未然に防止することが可
能となる。
【００２５】以下では、上述した電子部品ユニット１の
製造方法を、図５〜図７を参照しつつ、作業工程の順に
従って詳細に説明する。
【００２６】先ず、図６(ａ)に示す如く、配線基板１０
の実装面にフィルム状の異方性導電接着剤３０を載置
し、ヒートツール(図示せず)により異方性導電接着剤３
０を加熱(８０℃、約５秒)かつ加圧して、配線基板１０
に異方性導電接着剤３０を仮接着する(図５中の工程Ｓ
ａ)。
【００２７】次いで、図６(ｂ)に示す如く、仮接着され
た異方性導電接着剤３０の所定位置にベアＩＣチップ２
０を載置し、ヒートツールＴによってベアＩＣチップ２
０を加圧するとともに、異方性導電接着剤３０を加熱し
て、ベアＩＣチップ２０を配線基板１０に本接着する
(図５中の工程Ｓｃ)。
【００２８】かくして、配線基板１０とベアＩＣチップ
２０とが、硬化した異方性導電接着剤３０の絶縁性樹脂
３１によって機械的に接合されるとともに、配線基板１
０の各電極１２とベアＩＣチップ２０の各電極２１(バ
ンプ２２)との間に、異方性導電接着剤３０の導電粒子
３２，３２…が挟み込まれることで、互いに電気的に接
続されることとなる。
【００２９】ここで、上述の如くヒートツールＴによっ
てベアＩＣチップ２０を加圧し、かつ異方性導電接着剤
３０を加熱する工程では、図７中に実線で示す加熱プロ
ファイルＨによって加熱している。
【００３０】すなわち、加熱開始から３秒後に、加熱開
始から５秒後に達する温度の９４％程度まで昇温し、加
熱開始から５秒後以降は、加熱開始から５秒後に到達し
た温度を一定に保っている。
【００３１】上述の如き加熱プロファイルＨにより加熱
することで、異方性導電接着剤３０が硬化する際に、絶
縁性樹脂３１においてベアＩＣチップ２０の外周から食
み出した部位３１Ａの外表面には、多数の凹凸、すなわ
ち多数の瘤３１ａ，３１ａ…が形成されることとなる。
【００３２】なお、図９に示す如き従来の電子部品ユニ
ットＡを製造する場合は、図７中に破線で示す加熱プロ
ファイルＩによって加熱している。すなわち、加熱開始
から３秒後に、加熱開始から５秒後に達する温度の８４
％程度まで昇温し、加熱開始から５秒後以降は、加熱開
始から５秒後に到達した温度を一定に保っており、この
ような加熱プロファイルでは、ベアＩＣチップの外周か
ら食み出した絶縁性樹脂はフィレット形状となる。
【００３３】上述の如く、本発明に関わる製造方法によ
って製造された電子部品ユニット１では、先に述べた如
く温度変化に曝された場合でも、配線基板１０とベアＩ
Ｃチップ２０と異方性導電接着剤３０とにおける熱膨張
係数の相違によって生じる応力は、上記異方性導電接着
剤３０(絶縁性樹脂３１)によって吸収緩和され、破損
(クラック)の発生が未然に防止される。
【００３４】もって、本発明に関わる電子部品ユニット
製造方法によれば、異方性導電接着剤３０の破損に起因
する、配線基板１０とベアＩＣチップ２０との機械的接
合強度の低下、および配線基板１０とベアＩＣチップ２
０との電気的接続の不良の発生を未然に防止し得る、電
子部品ユニット１を製造することが可能となる。
【００３５】なお、上述した各実施例においては、配線
基板に実装される電子部品としてベアＩＣチップを例示
しているが、配線基板に対してフリップチップ実装され
る電子部品であれば、ベアＩＣチップ以外の様々な電子
部品を搭載して成る電子部品ユニットにおいても、本発
明を有効に適用し得ることは言うまでもない。
【００３６】
【発明の効果】以上、詳述した如く、本発明に関わる電
子部品ユニットは、異方性導電接合材料を用いて配線基
板に電子部品を実装して成る電子部品ユニットであり、
電子部品の外周からはみだして硬化する異方性導電接合
材料における絶縁性樹脂の外表面に凹凸を形成してい
る。上記構成によれば、電子部品ユニットが温度変化に
曝された場合でも、配線基板と電子部品と異方性導電接
合材料とにおける熱膨張係数の相違によって生じる応力
は、異方性導電接合材料(絶縁性樹脂)によって吸収緩和
され、クラック等の破損の発生が未然に防止される。も
って、本発明に関わる電子部品ユニットによれば、異方
性導電接合材料の破損に起因する、配線基板と電子部品
との機械的接合強度の低下、および配線基板と電子部品
との電気的接続の不良の発生を未然に防止できる。
【００３７】また、本発明に関わる電子部品ユニット製
造方法は、異方性導電接合材料を用いて配線基板に電子
部品を実装する電子部品ユニット製造方法であり、電子
部品を配線基板に異方性導電接合材料を介して加圧しつ
つ、異方性導電接合材料を加熱する工程において、加熱
開始から３秒後に、加熱開始から５秒後に達する温度の
９４％程度まで昇温し、加熱開始から５秒後以降は、加
熱開始から５秒後に到達した温度を一定に保つことによ
り、電子部品の外周からはみだして硬化する異方性導電
接合材料における絶縁性樹脂の外表面に凹凸を形成して
いる。上述の如く製造された電子部品ユニットでは、温
度変化に曝された場合でも、配線基板と電子部品と異方
性導電接合材料とにおける熱膨張係数の相違によって生
じる応力が、異方性導電接合材料(絶縁性樹脂)によって
吸収緩和され、クラック等の破損の発生が未然に防止さ
れる。もって、本発明に関わる電子部品ユニット製造方
法によれば、異方性導電接合材料の破損に起因する、配
線基板と電子部品との機械的接合強度の低下、および配
線基板と電子部品との電気的接続の不良の発生を未然に
防止し得る、電子部品ユニットを提供することが可能と
なる。
【図面の簡単な説明】
【図１】本発明に関わる電子部品ユニットを示す概念的
な側面図。
【図２】本発明に関わる電子部品ユニットを示す概念的
な要部平面図。
【図３】図２中におけるIII−III線断面図。
【図４】本発明に関わる電子部品ユニットの構成要素を
示す概念的な側面図。
【図５】本発明に関わる電子部品ユニット製造方法の工
程を示すフローチャート。
【図６】(ａ)および(ｂ)は、本発明に関わる電子部品ユ
ニット製造方法の工程を示す概念的な側面図。
【図７】本発明に関わる電子部品ユニット製造方法にお
ける加熱プロファイル。
【図８】従来の電子部品ユニットの構成要素を示す概念
的な側面図。
【図９】従来の電子部品ユニットを示す概念的な側面
図。
【符号の説明】
１…電子部品ユニット、 １０…配線基板、 ２０…ベアＩＣチップ(電子部品)、 ３０…異方性導電接着剤(異方性導電接合材料)、 ３１…絶縁性樹脂、 ３１ａ…瘤(凹凸)、 ３２…導電粒子。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 異方性導電接合材料を用いて配線基板
    に電子部品を実装して成る電子部品ユニットであって、 上記電子部品の外周からはみだして硬化する異方性導電
    接合材料における絶縁性樹脂の外表面に凹凸を形成して
    成ることを特徴とする電子部品ユニット。
  2. 【請求項２】 異方性導電接合材料を用いて配線基板
    に電子部品を実装する電子部品ユニット製造方法であっ
    て、 上記電子部品を上記配線基板に上記異方性導電接合材料
    を介して加圧しつつ、上記異方性導電接合材料を加熱す
    る工程において、加熱開始から３秒後に、加熱開始から
    ５秒後に達する温度の９４％程度まで昇温し、加熱開始
    から５秒後以降は、加熱開始から５秒後に到達した温度
    を一定に保つことにより、上記電子部品の外周からはみ
    だして硬化する異方性導電接合材料における絶縁性樹脂
    の外表面に凹凸を形成することを特徴とする電子部品ユ
    ニット製造方法。
JP11083922A 1999-03-26 1999-03-26 電子部品ユニットおよび電子部品ユニット製造方法 Pending JP2000277566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11083922A JP2000277566A (ja) 1999-03-26 1999-03-26 電子部品ユニットおよび電子部品ユニット製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11083922A JP2000277566A (ja) 1999-03-26 1999-03-26 電子部品ユニットおよび電子部品ユニット製造方法

Publications (1)

Publication Number Publication Date
JP2000277566A true JP2000277566A (ja) 2000-10-06

Family

ID=13816107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11083922A Pending JP2000277566A (ja) 1999-03-26 1999-03-26 電子部品ユニットおよび電子部品ユニット製造方法

Country Status (1)

Country Link
JP (1) JP2000277566A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
JP2007208568A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
CN100352028C (zh) * 2003-09-24 2007-11-28 精工爱普生株式会社 半导体装置及其制造方法
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
CN100352028C (zh) * 2003-09-24 2007-11-28 精工爱普生株式会社 半导体装置及其制造方法
US7508080B2 (en) 2003-09-24 2009-03-24 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2007208568A (ja) * 2006-01-31 2007-08-16 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US8895359B2 (en) 2008-12-16 2014-11-25 Panasonic Corporation Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP3326382B2 (ja) 半導体装置の製造方法
JP2002026072A5 (ja)
KR19990082715A (ko) 반도체장치
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2000286297A (ja) 電子部品の実装方法及びその装置
JP2000286298A (ja) 電子部品の実装方法及びその装置
JPS601849A (ja) 電子部品の接続方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JPS63151033A (ja) 半導体装置の製造方法
JP2000022300A (ja) 配線基板および電子ユニット
JP3539528B2 (ja) 半導体装置およびその製造方法
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JP2000058597A (ja) 電子部品実装方法
JP2004247621A (ja) 半導体装置およびその製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP3915325B2 (ja) 半導体装置の製造方法