JPH11191569A - フリップチップ実装方法および半導体装置 - Google Patents
フリップチップ実装方法および半導体装置Info
- Publication number
- JPH11191569A JPH11191569A JP10263722A JP26372298A JPH11191569A JP H11191569 A JPH11191569 A JP H11191569A JP 10263722 A JP10263722 A JP 10263722A JP 26372298 A JP26372298 A JP 26372298A JP H11191569 A JPH11191569 A JP H11191569A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- chip
- paste
- substrate
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
ップを基板に接続する際に、シート状の異方性導電接着
剤等の異方性導電材を使用する場合、ICチップの電極
を設けた面と異方性導電材との間に気泡が残るなどの欠
陥が発生すると接続不良になる。 【解決手段】 一方の面に電極が形成されたICチップ
の前記一方の面を基板に対して相対向する向きにて実装
するフリップチップ実装方法において、前記ICチップ
と前記基板との間にシート状の異方性導電接着剤とペー
スト状の接着剤とを介在させた状態で、前記ICチップ
と前記基板とを接続する構成とする。
Description
に実装する方法およびその方法により製造される装置の
うちで、フリップチップの実装方法および半導体装置に
関する。
3で示すように、ICチップ1と基板5の接続に、異方
性導電材であるシート状の異方性導電接着剤(以下AC
Fと呼ぶ)4や、図4で示すようなペースト状の異方性
導電接着剤(以下ACPと呼ぶ)9を介在させ、この状
態においてICチップ1を基板5に熱圧着し、電気的お
よび機械的に接続するものであった。
使用しないで、モールド材6で接着するとともに、IC
チップの電極用パッド上に形成されたバンプ2と基板5
の表面の金属との共晶を利用して電気的導通を得る方法
もあった。
剤と記述したが、異方性導電膜、異方性導電シート等と
表記される場合もある。
では、ACFやACPをそれぞれ単独で使用していたの
で、たとえば、接続面の一部においてACFの接着が十
分でなかったり、あるいは、図3に示すように、ICチ
ップの接着面に熱圧着時に発生した気泡7が残留するこ
とにより接続不良になったり、さらに、ACPの場合に
は、ACPの電気的・機械的接続能が十分でなかったり
と、かならずしも信頼性の高い実装方法ではなかった。
金属との金属共晶を利用する場合も同じように、バンプ
および基板の金属表面の仕上がり状態が少しでも悪けれ
ば、うまく金属共晶を形成できず、接続不良になる場合
が考えられた。
るフリップチップ実装方法において、接続の信頼性の高
い実装方法を提供することを目的としている。
る半導体装置を提供することを目的としている。
めに、本発明は、 (1)一方の面に電極が形成されたICチップの前記一
方の面を基板に対して相対向する向きにて実装するフリ
ップチップ実装方法において、前記ICチップと前記基
板との間にシート状の異方性導電接着剤とペースト状の
接着剤とを介在させた状態で、前記ICチップと前記基
板とを接続することを特徴とするフリップチップ実装方
法としたものである。
と基板とを接続する際に、流動性が高いペースト状の接
着剤の特性により、ICチップの電極の形成された面と
ACFとの隙間にペースト状の接着剤が入り込むので、
この部分に気泡が発生しにくくなる。さらに、ICチッ
プにバンプを設けている場合、ACFがバンプ付近の変
形に追従できず、バンプ付近に気泡が残ってしまって
も、フリップチップボンダからの押圧力により、ペース
ト状の接着剤の流動に伴って気泡がICチップおよび基
板の接着面の外に放出されるので、これらの面の間に気
泡が残留しない。その結果、ICチップと基板との接続
の信頼性をより高めることができる。
方法において、前記ペースト状の接着剤は、異方性導電
接着剤であることを特徴とするフリップチップ実装方法
としたものである。
と基板とを接続する際に、ICチップの電極やバンプ
と、基板のパターンやバンプとの間に、シート状の異方
性導電接着剤に含まれる導電性粒子とともに、ACPに
含まれる導電性粒子が介在することによって、ICチッ
プと基板との間の導電性を確保する。その結果、シート
状の異方性導電接着剤に含まれる導電性粒子のみで導電
性を確保する場合よりも、より確実に導電性を確保で
き、ICチップと基板との電気的接続の信頼性をより高
めることができる。
プチップ実装方法において、前記ICチップと前記基板
との接続は、熱圧着により行われることを特徴とするフ
リップチップ実装方法としたものである。
と基板とを熱圧着する際に、ICチップの電極やバンプ
と、基板のパターンやバンプとの間に介在するシート状
の異方性導電接着剤に圧縮応力がかかり、導電性が発揮
される。さらに、ペースト状の接着剤にも導電性粒子が
含まれる場合は、ペースト状の接着剤も導電性を発揮す
る。また、シート状の異方性導電接着剤に圧縮応力がか
かることにより、ICチップの電極の形成された面の形
状に相応して変形することが促進され、また、ペースト
状の接着剤の流動性を高めて、ICチップの電極の形成
された面とACFとの隙間に入り込むことや、ICチッ
プ電極の形成された面と基板との間に残留した気泡を接
着面の外に放出されることを促進する。その結果、IC
チップと基板との機械的・電気的接続の信頼性をより高
めることができる。
一つのフリップチップ実装方法において、前記シート状
の異方性導電接着剤を前記基板側に、前記ペースト状の
接着剤を前記ICチップ側に配置することを特徴とする
フリップチップ実装方法としたものである。
面が平坦なものである場合は、シート状の異方性導電接
着剤も平坦面を持つので、基板上にシート状の異方性導
電接着剤を置いた場合に、基板とシート状の異方性導電
接着剤との間に間隙が生じにくいので接着性が良い。ま
た、ICチップの電極が形成された面にバンプが存在す
る場合には、ペースト状の接着剤を当該面の凹凸を埋め
るようにして塗布することができるので、ICチップと
基板の接続する際、ICチップと基板の間に空気が残留
しにくくなる。その結果、ICチップと基板との機械的
・電気的接続の確実性をより高めることができる。
一つのフリップチップ実装方法において、前記シート状
の異方性導電接着剤は、前記ICチップの熱圧着工程前
において、前記基板に貼付されることを特徴とするフリ
ップチップ実装方法としたものである。
ーン上に貼付されたシート状の異方性導電接着剤の上
に、電極が形成された面にペースト状の接着剤を塗布し
たICチップを置くだけで、あるいは、この異方性導電
接着剤にペースト状の接着剤を塗布し、その上にICチ
ップを置くだけで、そのままフリップチップボンダによ
り熱圧着することができるので、ICチップと基板との
接着を容易に行える。また、ICチップを所定の位置に
正確に置きさえすれば、この異方性導電接着剤を貼付す
る位置については、さほど正確性が求められないので、
貼付作業が容易になる。その結果、ICチップと基板と
の接続工程の効率化を図ることができる。
方法において、前記ペースト状の接着剤は、前記熱圧着
工程前において、前記基板に貼付された前記シート状の
異方性導電接着剤に塗布されることを特徴とするフリッ
プチップ実装方法としたものである。
ーン上に貼付されたシート状の異方性導電接着剤の上に
ペースト状の接着剤を塗布し、その上にICチップを置
くだけで、そのままフリップチップボンダにより熱圧着
することができるので、ICチップと基板との接着を容
易に行える。その結果、ICチップと基板との接続工程
の効率化を図ることができる。
一つのフリップチップ実装方法において、前記ペースト
状の接着剤は、前記熱圧着工程前において、前記一方の
面に塗布されることを特徴とするフリップチップ実装方
法としたものである。
の電極が形成された面に、所定の厚さになるようにペー
スト状の接着剤を塗布すれば、この接着剤に求められる
接着能等が確保できる。その結果、この接着剤の塗布量
をコントロールすることが容易になり、ペースト状の接
着剤の使用量が節約でき、同時に、ICチップと基板と
の接続工程の管理が容易になる。
一つのフリップチップ実装方法において、前記シート状
の異方性導電接着剤は、前記熱圧着工程前において、前
記一方の面に塗布された前記ペースト状の接着剤に貼付
されることを特徴とするフリップチップ実装方法とした
ものである。
された面にペースト状の接着剤を塗布し、さらに、この
ペースト状の接着剤にシート状の異方性導電接着剤を貼
付したICチップを置くだけで、そのままフリップチッ
プボンダにより熱圧着することができるので、ICチッ
プと基板との接着を容易に行える。また、ICチップを
所定の位置に正確に置きさえすれば、この異方性導電接
着剤を貼付する位置については、さほど正確性が求めら
れないので、貼付作業が容易になる。その結果、ICチ
ップと基板との接続工程の効率化を図ることができる。
ップチップ実装方法において、前記ペースト状の接着剤
は、前記ペースト状の接着剤を塗布した前記一方の面を
下方に向けた状態において、前記一方の面から滴下しな
い粘性を有することを特徴とするフリップチップ実装方
法としたものである。
の電極が形成された面にペースト状の接着剤を塗布した
後、基板上に置く過程で、ペースト状の接着剤がICチ
ップの接続と関係ない部位に滴下して、当該部位と他の
無関係な物品が接着されてしまうなどの予期せぬ事態の
発生を未然に防止することができる。その結果、ICチ
ップと基板との接続工程の信頼性を高めることができ
る。
れか一つのフリップチップ実装方法において、前記シー
ト状の異方性導電接着剤と前記ペースト状の接着剤との
厚さの計は、前記熱圧着工程前において、前記ICチッ
プおよび前記基板のいずれか一方に形成されたバンプの
高さよりも高いものとすることを特徴とするフリップチ
ップ実装方法としたものである。
の熱圧着時に、ペースト状の接着剤がフリップチップボ
ンダからの押圧力で、ICチップとシート状の異方性導
電接着剤との間からICチップの外縁に漏出し、この漏
出したペースト状の接着剤により、ICチップの周側面
にフィレットが形成される。その結果、このフィレット
がICチップと基板との機械的な接続を確実にし、さら
にモールド材としての役目を果たすので、ICチップと
基板との接続面に異物や水分が進入することを防ぐ。
プ実装方法において、前記シート状の異方性導電接着剤
と前記ペースト状の接着剤との厚さの計は、前記シート
状の異方性導電接着剤と前記ペースト状の接着剤とによ
り前記熱圧着工程において形成されるフィレットの高さ
が、前記ICチップの前記一方の面が位置する高さより
も高くなるとともに、前記ICチップの前記一方の面と
は反対の面が位置する高さよりも低くなる範囲内とする
ことを特徴とするフリップチップ実装方法としたもので
ある。
の熱圧着時に、ICチップとシート状の異方性導電接着
剤との間からICチップの外縁に漏出したペースト状の
接着剤によりICチップの周側面にフィレットを形成す
ることができるとともに、このペースト状の接着剤がI
Cチップと同じあるいはそれ以上の高さとなり、フリッ
プチップボンダの押圧用治具に付着して、ICチップと
この治具が接着されることを防ぐことができる。その結
果、ICチップと基板との接続工程の信頼性を高めるこ
とができる。
ずれか一つのフリップチップ実装方法において、前記シ
ート状の異方性導電接着剤の面積は、前記一方の面の面
積よりも大きいものとすることを特徴とするフリップチ
ップ実装方法としたものである。
に、ICチップとシート状の異方性導電接着剤との間か
らICチップの外縁に漏出したペースト状の接着剤が、
シート状の異方性導電接着剤において、ICチップの電
極を形成した面と接着されない部分、つまりICチップ
の外周にはみ出した余地部分を基台としてフィレットを
形成する。その結果、ICチップの周側面にフィレット
が形成されるのを助長して、ICチップと基板との機械
的な接続をより確実にする。
プ実装方法において、前記シート状の異方性導電接着剤
の面積は、前記シート状の異方性導電接着剤と前記ペー
スト状の接着剤とにより前記熱圧着工程後に形成される
フィレットの高さが、前記ICチップの前記一方の面が
位置する高さよりも高くなるとともに、前記ICチップ
の前記一方の面とは反対の面が位置する高さよりも低く
なる範囲内とすることを特徴とするフリップチップ実装
方法としたものである。
の熱圧着時に、ICチップとシート状の異方性導電接着
剤との間からICチップの外縁に漏出したペースト状の
接着剤によりICチップの周側面にフィレットを形成す
ることができるとともに、このペースト状の接着剤がI
Cチップと同じあるいはそれ以上の高さとなり、フリッ
プチップボンダの押圧用治具に付着して、ICチップと
この治具が接着されることを防ぐことができる。その結
果、ICチップと基板との接続工程の信頼性を高めるこ
とができる。
ずれか一つのフリップチップ実装方法において、前記シ
ート状の異方性導電接着剤と前記ペースト状の接着剤と
に含まれる導電性粒子の径をほぼ同一としたことを特徴
とする記載のフリップチップ実装方法としたものであ
る。
の熱圧着時に、シート状の異方性導電接着剤に含まれる
導電粒子と、ペースト状の接着剤に含まれる導電粒子と
が共にICチップの電極やバンプと基板のパターンやバ
ンプとの間に介在する状態になるので、双方の導電性粒
子が共にICチップの電極やバンプと基板のパターンや
バンプとの間に挟まって、電気的接続を担うことが可能
となる。その結果、ICチップと基板との電気的な接続
の信頼性を高めることができる。
スト状の接着剤とに含まれる導電性粒子の径は、ICチ
ップと基板との電気的接続を確保する上で、2〜10μ
m程度の範囲とするのが望ましい。
ずれか一つのフリップチップ実装方法において、前記I
Cチップとともに実装される受動素子と前記基板との接
続に、前記シート状の異方性導電接着剤と前記ペースト
状の接着剤とを使用することを特徴とするフリップチッ
プ実装方法としたものである。
実装に随伴する短絡等の不良の発生を回避することがで
きる。また、ICチップと受動素子との実装作業を1つ
の工程にまとめることができ、さらに、フラックス残渣
を除去するための洗浄工程が不要になる。その結果、受
動素子と基板との接続の信頼性を高めることができると
同時に、受動素子の実装工程の効率化を図ることができ
る。
ずれか一つに記載のフリップチップ実装方法により製造
されることを特徴とする半導体装置としたものである。
ICチップと実装基板との電気的・機械的接続がより確
実なものになる。その結果、より信頼性の高い半導体装
置を提供できる。
プ実装方法および半導体装置の具体的な実施形態につい
て図面を参照して詳細に説明する。
あり、図2は、図1のフリップチップのバンプ周辺の拡
大図である。また、図6は、ペースト状の接着剤をIC
チップに塗布する別の実施形態を示す断面図であり、図
7は、ペースト状の接着剤にACFを貼付する別の実施
形態を示す断面図である。
いて、ICチップの電極上に形成されたバンプ2と基板
5とがペースト状の接着剤3およびACF4によって電
気的・機械的に接続された状態を表わしている。
異方性導電材であるペースト状の接着剤3とACF4と
を間に介在させた状態で熱圧着されており、ICチップ
1の電極用パッド上に形成されたバンプ2は、基板5上
のパターンと電気的に接続している。
接着対象物の表面に塗布することが可能である。また、
この塗布されたペースト状の接着剤3は、ACF4を介
在させた状態のICチップ1と基板5とに押圧力がかか
ると、押圧力が強くかかる部分、つまりICチップ1と
基板5とが強く当接している部分から押圧力が比較的弱
くかかっている部分、例えばICチップ1とACF4の
隙間などに流動して行くので、ペースト状の接着剤3が
接着対象物の接着面全体に行き渡ることになる。よっ
て、ペースト状の接着剤3の硬化後は、接着面全体にわ
たって接着されることになる。
めの接着剤バインダと電気的導通の役割を果たす導電性
粒子より構成されており、固体状である。また、ICチ
ップの接着に供するためにシート状に形成されている。
接着剤バインダと導電性粒子の組み合わせにより、使用
用途に応じた多種の製品が存在する。接着剤バインダで
は、ここ数年ほど、接続の高信頼性化を目指して、熱可
塑タイプのものから熱硬化タイプのものへと推移してき
ている。さらに、近年では、接続後のリペア(配線修
理)やリワーク(チップ交換)の便宜性を考慮して、変
性エポキシ樹脂を用いたリペア・リワーク可能な熱硬化
型接着バインダも多く用いられるようになってきた。
イバやハンダ粒子等を用いたものが多かったが、近年で
は、用途に応じて使い分けられるようになってきてい
る。使用用途として、金属粒子は、表面に酸化膜が発生
しやすい材質によるパターンに用いることが多く、ま
た、樹脂粒子にニッケルまたは金メッキを施した粒子
は、粒子の反発力・熱膨張係数が接着バインダに近いこ
とや、粒子径を均一にしやすいことなどの理由から、フ
ァインピッチの接続に有利であり、LCDとの接続に多
く用いられている。
プチップボンダからの押圧力によるペースト状の接着剤
3及びACF4の変形はバンプ2付近が最も大きくな
る。バンプ2の下方に存在するペースト状の接着剤3お
よびACF4は、熱圧着時にそれぞれの流動性が高ま
り、ペースト状の接着剤とACPの混在領域8が形成さ
れる。このペースト状の接着剤とACPの混在領域8で
は、例えば、ICチップを基板5においた際、バンプ2
の底面とペースト状の接着剤3との間に空気が気泡とし
て残留していたとしても、熱圧着時には、フリップチッ
プボンダからの押圧力によってペースト状の接着剤3と
ACF4とがバンプ2の底面から周辺へ流動するのに従
い、この気泡も移動して行くので、電気的導通を得る上
で最も重要なバンプ2の底面側に気泡が残留することが
ない。さらに、流動性の高いペースト状の接着剤3の流
動に伴って、気泡がバンプ2付近からICチップ1の外
縁まで運ばれるので、ICチップ1の接着面に気泡が残
留しない。他の部分に残留した気泡も、同様にペースト
状の接着剤3の流動性の高さにより気泡がICチップ外
縁へ運ばれるので、気泡が残留することはない。
4の厚みは、バンプ2と基板5の導体厚みとの合計とほ
ぼ同等で、30〜50μm近辺であるため、図2に示す
ように変形させて電気的な接続を得るために、1バンプ
あたり50〜100g程度の加圧が必要である。
プ2と基板5の表面の金属との間に挟まれる導電性粒子
が3個以上必要と言われている。
時に、ACF4とICチップ1の接着面との間に気泡が
残った場合、ACF4のICチップ1を接続する側にペ
ースト状の接着剤3を塗布しているので、押圧による変
形に追随して流動性の大きなペースト状の接着剤3がA
CF4とICチップ1の表面との間に隙間なく流入し、
気泡がフリップチップボンダから加わる押圧力によりペ
ースト状の接着剤3中を移動して、最終的には接着面の
外に押し出されることになる。また、この押圧力により
ICチップ1の外周にペースト状の接着剤3とACFの
流動性の高い部分とがはみ出すが、これはペースト状の
接着剤3の硬化後にフィレット31を形成し、モールド
材の役目をする。
るメッキ法、インナーリード側にバンプを転写・接合す
る転写法、ワイヤボンディングを応用したスタッドバン
プ法など様々な方法で形成されるが、本発明の実施形態
においては、バンプ2の形成方法は、上記のどの方法に
よっても良い。なお、ICチップのバンプピッチは、通
常60〜70μm程度と大変微小なものである。
熱圧着して電気的および機械的に接続することができ
る。
プチップの実装手順を図9のフロー図にしたがって示
す。
ップ1を実装する部位にACF4の仮接着、およびIC
チップ1にペースト状の接着剤3の塗布を行う。
慮して、厚みを一定にしたシート状態でメーカーより供
給されている。この場合、熱硬化タイプのバインダを使
用しているACF4であれば、当然のことながら低温保
管が必要となる。
1の接着面より少し大きいサイズに切り出す。次に、カ
ットしたACF4を基板5の接続対象となるパターンの
上に置く。さらに次に、プレヒートを行って加熱して仮
接着する。
ペースト状の接着剤3を適量塗布する。このようにする
と、バンプ2を目安にペースト状の接着剤3を塗布する
厚さを調節することができるので、ペースト状の接着剤
3を適量塗布することが容易になる。なお、ペースト状
の接着剤3は、図6に示すように、バンプ2のある側の
面を下に向けてから基板5の上に載せるまでの間に、滴
下してしまわない程度の粘性を持たせる必要がある。こ
れで熱圧着工程前の準備作業は終了する。
行う。
ップチップボンダの作業台上に固定する。次に、フリッ
プチップボンダに接続対象となる基板5上のパターンの
位置を検出させる。パターンの位置が検出できたら、こ
の位置に合わせてACPを塗布したICチップ1をバン
プ2がACF4と接する方向、つまりバンプ2のある側
を下に向けて基板5の上に載せ、フリップチップボンダ
により熱圧着する。
的要因、特に湿気からICチップ1を保護して、安定的
に動作させる上で有用なものである。そこで、フィレッ
ト31を積極的に形成するために、熱圧着を行う前のペ
ースト状の接着剤3とACF4との厚さの計は、バンプ
2の高さよりも大きいものとすることが望ましい。この
ようにすることによって、熱圧着時に、ペースト状の接
着剤3がICチップ1の外周にはみ出し、十分な大きさ
のフィレット31を形成することが可能となる。
積極的に形成する上で、ACF4をICチップ1のバン
プ2の形成面の面積より少し大きい面積にすることが有
効である。これは、図1に示すように、ACF4の面積
がバンプ2の形成面よりも大きいと、ACF4の外縁に
載置されて、フィレット32のように大きなものを形成
することが可能となるからである。
どペースト状の接着剤3がICチップ1の外周にはみ出
してしまうと、ICチップ1を押圧しているフリップチ
ップボンダの治具にペースト状の接着剤3が付着してし
まう。したがって、フィレット31の高さをICチップ
1のバンプ2を設けた面の反対側の面の高さより低くな
るように、かつ、ICチップ1のバンプ2を設けた面の
高さよりも高くなるよに、ペースト状の接着剤3とAC
F4との厚さの計、およびACF4の面積を調整する必
要がある。
Pとすることが望ましい。
導電性粒子を組み合わせたものであり、ペースト状の接
着剤と同様の流動性を持つ。さらに、異方性のある導電
ペーストであるので、導電押圧力がかかった場合は、押
圧力がかかった方向に導電性が発揮される。
に含まれる導電性粒子とあわせて、ACPに含まれる導
電性粒子によっても導電性が確保されるので、電気的接
続の確実性をより高めることができる。
を用いた場合は、このACPおよびACF4に含まれる
導電性粒子の径は、ほぼ同一ものであることが望まし
い。これは、図2に示すように、ACFとペースト状の
接着剤との混在領域8は、ペースト状の接着剤3として
のACPとACF4とのそれぞれに含まれていた導電粒
子がバンプ2と基板5との間に挟まれており、電気的接
続を担う重要な領域である。よって、この部分のACF
4に含まれていた導電性粒子が偶然に不足するような場
合、ACPに含まれていた導電性粒子により補完される
ことが期待できるが、この時、例えば、ACPに含まれ
ていた導電性粒子がACF4に含まれていた導電性粒子
より小さいと、バンプ2と基板5との両方に接触せず、
バンプ2と基板5との間の導電性を高める効果がなくな
ってしまう。
性粒子の径をほぼ同一とすることによって、それぞれに
含まれていた導電性粒子の双方により導電性を高められ
るようにすることが望ましい。
ップと基板との電気的接続を確保と、ACF4の厚さや
バンプ2のピッチなどとを勘案すると、2〜10μm程
度の範囲とするのが望ましい。
ACF4を仮接着し、この上にペースト状の接着剤3を
塗布した後、ICチップ1をペースト状の接着剤3の上
に載せ、その後熱圧着する手順としても良い。
接着剤3をICチップ1のバンプ2のある側に塗布した
上で、このペースト状の接着剤3にACF4を貼付し、
このままの状態でICチップ1を基板5に置き、その後
熱圧着する手順としても良い。
ンプ2のある側の面を下に向けてから基板5の上に載せ
るまでの間に、ACF4が落下してしまわない程度の粘
着力が必要になる。
にICチップ1と一緒に実装される受動素子について
も、ハンダ付けにより実装するかわりに、ペースト状の
接着剤3およびACF4で実装しても良い。これによ
り、ハンダ付け実装の場合に発生する短絡等の不良を回
避することができる。また、ICチップ1と受動素子と
の実装作業を1つの工程にまとめることができ、さら
に、フラックス残渣を除去するための洗浄工程が不要に
なるので、実装にかかるコストを抑えることができる。
F4に対してペースト状の接着剤3を組み合わせて使用
するものとしたが、ペースト状の接着剤3の代わりに接
着剤を使用しても良い。この場合、接着剤には導電性粒
子が含まれていないので、電気的接続の確実性はペース
ト状の接着剤3よりも劣るが、低コスト化を図ることが
できる。
ば、ACF4のICチップ1サイドにペースト状の接着
剤3を塗布しているため、ペースト状で流動性が高いペ
ースト状の接着剤3の特性により、バンプ2とACF4
との隙間に入り込むので、気泡が発生しにくくなる。さ
らに、ACF4がバンプ2付近の変形に追従できず、I
Cチップ1の接着面に気泡が残ってしまうような場合で
も、ペースト状の接着剤3の流動性が高いので、フリッ
プチップボンダからの押圧力により気泡が接着面の外に
放出され、ICチップ1の接続面に気泡が残留しない。
よび機械的接続を得るために、押圧力をかけるので、I
Cチップ1とACF4との間からはみ出したペースト状
の接着剤3は、ICチップ1の外周を被覆するようにフ
ィレットを形成し、モールド材の役目を果たすので、外
部からICチップ1のバンプ形成面に異物や水分の進入
を防ぐとともに、機械的接続の強度も向上する。
面に電極が形成されたICチップの前記一方の面を基板
に対して相対向する向きにて実装するフリップチップ実
装方法において、前記ICチップと前記基板との間にシ
ート状の異方性導電接着剤とペースト状の接着剤とを介
在させた状態で、前記ICチップと前記基板とを接続す
る構成としたことにより、電気的・機械的接続がより強
固になり、フリップチップの実装の信頼性を大きく向上
させることができる。
周側面にシート状の異方性導電接着剤を基台としてフィ
レットを形成するので、外部からの異物や水分の進入を
防ぐとともに、機械的強度も向上する。ひいては、この
実装方法により実装されるICチップの製品寿命を向上
させることができる。また、シート状の異方性導電接着
剤とペースト状の接着剤とに含まれる導電性粒子径をほ
ぼ同一としたので、電気的接続の信頼性が向上する。さ
らには、受動素子などICチップとともに実装される部
品についても同じ方法によって実装できるので、ICチ
ップを利用した製品の生産性を向上することができる。
である。
チップの実装状態の断面図である。
チップの実装状態の断面図である。
表面金属との金属共晶を利用したフリップチップの実装
状態の断面図である。
別の実施形態を示す断面図である。
実施形態を示す断面図である。
ある。
Claims (16)
- 【請求項1】 一方の面に電極が形成されたICチップ
の前記一方の面を基板に対して相対向する向きにて実装
するフリップチップ実装方法において、 前記ICチップと前記基板との間にシート状の異方性導
電接着剤とペースト状の接着剤とを介在させた状態で、
前記ICチップと前記基板とを接続することを特徴とす
るフリップチップ実装方法。 - 【請求項2】 前記ペースト状の接着剤は、異方性導電
接着剤であることを特徴とする請求項1に記載のフリッ
プチップ実装方法。 - 【請求項3】 前記ICチップと前記基板との接続は、
熱圧着により行われることを特徴とする請求項1または
請求項2に記載のフリップチップ実装方法。 - 【請求項4】 前記シート状の異方性導電接着剤を前記
基板側に、前記ペースト状の接着剤を前記ICチップ側
に配置することを特徴とする請求項1乃至請求項3のい
ずれか一つに記載のフリップチップ実装方法。 - 【請求項5】 前記シート状の異方性導電接着剤は、前
記ICチップの熱圧着工程前において、前記基板に貼付
されることを特徴とする請求項1乃至請求項4のいずれ
か一つに記載のフリップチップ実装方法。 - 【請求項6】 前記ペースト状の接着剤は、前記熱圧着
工程前において、前記基板に貼付された前記シート状の
異方性導電接着剤に塗布されることを特徴とする請求項
5に記載のフリップチップ実装方法。 - 【請求項7】 前記ペースト状の接着剤は、前記熱圧着
工程前において、前記一方の面に塗布されることを特徴
とする請求項1乃至請求項5のいずれか一つに記載のフ
リップチップ実装方法。 - 【請求項8】 前記シート状の異方性導電接着剤は、前
記熱圧着工程前において、前記一方の面に塗布された前
記ペースト状の接着剤に貼付されることを特徴とする請
求項1乃至請求項4のいずれか一つに記載のフリップチ
ップ実装方法。 - 【請求項9】 前記ペースト状の接着剤は、前記ペース
ト状の接着剤を塗布した前記一方の面を下方に向けた状
態において、前記一方の面から滴下しない粘性を有する
ことを特徴とする請求項7または請求項8に記載のフリ
ップチップ実装方法。 - 【請求項10】 前記シート状の異方性導電接着剤と前
記ペースト状の接着剤との厚さの計は、前記熱圧着工程
前において、前記ICチップおよび前記基板のいずれか
一方に形成されたバンプの高さよりも高いものとするこ
とを特徴とする請求項1乃至請求項9のいずれか一つに
記載のフリップチップ実装方法。 - 【請求項11】 前記シート状の異方性導電接着剤と前
記ペースト状の接着剤との厚さの計は、前記シート状の
異方性導電接着剤と前記ペースト状の接着剤とにより前
記熱圧着工程において形成されるフィレットの高さが、
前記ICチップの前記一方の面が位置する高さよりも高
くなるとともに、前記ICチップの前記一方の面とは反
対の面が位置する高さよりも低くなる範囲内とすること
を特徴とする請求項10に記載のフリップチップ実装方
法。 - 【請求項12】 前記シート状の異方性導電接着剤の面
積は、前記一方の面の面積よりも大きいものとすること
を特徴とする請求項1乃至請求項11のいずれか一つに
記載のフリップチップ実装方法。 - 【請求項13】 前記シート状の異方性導電接着剤の面
積は、前記シート状の異方性導電接着剤と前記ペースト
状の接着剤とにより前記熱圧着工程後に形成されるフィ
レットの高さが、前記ICチップの前記一方の面が位置
する高さよりも高くなるとともに、前記ICチップの前
記一方の面とは反対の面が位置する高さよりも低くなる
範囲内とすることを特徴とする請求項12に記載のフリ
ップチップ実装方法。 - 【請求項14】 前記シート状の異方性導電接着剤と前
記ペースト状の接着剤とに含まれる導電性粒子の径をほ
ぼ同一としたことを特徴とする請求項2乃至請求項13
のいずれか一つに記載のフリップチップ実装方法。 - 【請求項15】 前記ICチップとともに実装される受
動素子と前記基板との接続に、前記シート状の異方性導
電接着剤と前記ペースト状の接着剤とを使用することを
特徴とする請求項1乃至請求項14のいずれか一つに記
載のフリップチップ実装方法。 - 【請求項16】 請求項1乃至請求項15のいずれか一
つに記載のフリップチップ実装方法により製造されるこ
とを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26372298A JP3663938B2 (ja) | 1997-10-24 | 1998-09-17 | フリップチップ実装方法 |
US09/175,781 US6137183A (en) | 1997-10-24 | 1998-10-20 | Flip chip mounting method and semiconductor apparatus manufactured by the method |
DE19848834A DE19848834A1 (de) | 1997-10-24 | 1998-10-22 | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-292853 | 1997-10-24 | ||
JP29285397 | 1997-10-24 | ||
JP26372298A JP3663938B2 (ja) | 1997-10-24 | 1998-09-17 | フリップチップ実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191569A true JPH11191569A (ja) | 1999-07-13 |
JP3663938B2 JP3663938B2 (ja) | 2005-06-22 |
Family
ID=26546164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26372298A Expired - Fee Related JP3663938B2 (ja) | 1997-10-24 | 1998-09-17 | フリップチップ実装方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6137183A (ja) |
JP (1) | JP3663938B2 (ja) |
DE (1) | DE19848834A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
KR100361640B1 (ko) * | 1999-08-30 | 2002-11-18 | 한국과학기술원 | 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100392718B1 (ko) * | 1998-12-02 | 2003-07-28 | 세이코 엡슨 가부시키가이샤 | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 |
EP1030349B2 (de) * | 1999-01-07 | 2013-12-11 | Kulicke & Soffa Die Bonding GmbH | Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips |
JP4036555B2 (ja) * | 1999-01-14 | 2008-01-23 | 松下電器産業株式会社 | 実装構造体の製造方法および実装構造体 |
US6225704B1 (en) * | 1999-02-12 | 2001-05-01 | Shin-Etsu Chemical Co., Ltd. | Flip-chip type semiconductor device |
JP3325000B2 (ja) * | 1999-05-28 | 2002-09-17 | ソニーケミカル株式会社 | 半導体素子の実装方法 |
US6492738B2 (en) * | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
JP2001085470A (ja) * | 1999-09-16 | 2001-03-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
AU1219001A (en) * | 1999-10-19 | 2001-04-30 | Motorola, Inc. | Method of forming a microelectronic assembly |
US6373142B1 (en) * | 1999-11-15 | 2002-04-16 | Lsi Logic Corporation | Method of adding filler into a non-filled underfill system by using a highly filled fillet |
DE19963292A1 (de) * | 1999-12-27 | 2001-06-28 | Tridonic Bauelemente | Elektronisches Vorschaltgerät |
US6853074B2 (en) * | 1999-12-27 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Electronic part, an electronic part mounting element and a process for manufacturing such the articles |
US6909180B2 (en) * | 2000-05-12 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
US7115986B2 (en) | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
EP1282162A3 (en) * | 2001-08-03 | 2005-02-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body |
SG122743A1 (en) | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
SG104293A1 (en) | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
SG121707A1 (en) | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
SG111935A1 (en) | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
SG115456A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
US6975035B2 (en) * | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
SG115455A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
US20040036170A1 (en) | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
FR2843830A1 (fr) * | 2002-08-26 | 2004-02-27 | Commissariat Energie Atomique | Support de garniture et procede de test du support |
FR2843828A1 (fr) * | 2002-08-26 | 2004-02-27 | Commissariat Energie Atomique | Support de garniture et procede de garniture selective de plages conductrices d'un tel support |
FR2843742B1 (fr) | 2002-08-26 | 2005-10-14 | Commissariat Energie Atomique | Microstructure a surface fonctionnalisee par depot localise d'une couche mince et procede de fabrication associe |
US7135780B2 (en) * | 2003-02-12 | 2006-11-14 | Micron Technology, Inc. | Semiconductor substrate for build-up packages |
JP4494746B2 (ja) | 2003-09-25 | 2010-06-30 | 浜松ホトニクス株式会社 | 半導体装置 |
JP4494745B2 (ja) | 2003-09-25 | 2010-06-30 | 浜松ホトニクス株式会社 | 半導体装置 |
JP4351012B2 (ja) | 2003-09-25 | 2009-10-28 | 浜松ホトニクス株式会社 | 半導体装置 |
US7303400B2 (en) * | 2004-01-27 | 2007-12-04 | United Microelectronics Corp. | Package of a semiconductor device with a flexible wiring substrate and method for the same |
US20050161815A1 (en) * | 2004-01-27 | 2005-07-28 | Joseph Sun | Package of a semiconductor device with a flexible wiring substrate and method for the same |
JP2005353731A (ja) * | 2004-06-09 | 2005-12-22 | Nec Compound Semiconductor Devices Ltd | チップ部品実装体及び半導体装置 |
DE102004032605B4 (de) * | 2004-07-05 | 2007-12-20 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur |
KR100833194B1 (ko) * | 2006-12-19 | 2008-05-28 | 삼성전자주식회사 | 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법 |
US20090014852A1 (en) * | 2007-07-11 | 2009-01-15 | Hsin-Hui Lee | Flip-Chip Packaging with Stud Bumps |
TW200908246A (en) * | 2007-08-07 | 2009-02-16 | Chipmos Technologies Inc | Adhesion structure for a package apparatus |
US8243391B2 (en) * | 2008-09-26 | 2012-08-14 | Hitachi Global Storage Technologies, Netherlands B.V. | Slider and suspension composite fiber solder joints |
KR101526278B1 (ko) * | 2012-12-21 | 2015-06-05 | 제일모직주식회사 | 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름 |
US9365749B2 (en) | 2013-05-31 | 2016-06-14 | Sunray Scientific, Llc | Anisotropic conductive adhesive with reduced migration |
US9777197B2 (en) | 2013-10-23 | 2017-10-03 | Sunray Scientific, Llc | UV-curable anisotropic conductive adhesive |
DE102013225109A1 (de) * | 2013-12-06 | 2015-06-11 | Robert Bosch Gmbh | Verfahren zum Befestigen eines Mikrochips auf einem Substrat |
US10692917B2 (en) * | 2016-07-06 | 2020-06-23 | Kingpak Technology Inc. | Sensor package structure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5391397A (en) * | 1994-04-05 | 1995-02-21 | Motorola, Inc. | Method of adhesion to a polyimide surface by formation of covalent bonds |
JP2814477B2 (ja) * | 1995-04-13 | 1998-10-22 | ソニーケミカル株式会社 | 非接触式icカード及びその製造方法 |
US5861661A (en) * | 1995-12-27 | 1999-01-19 | Industrial Technology Research Institute | Composite bump tape automated bonded structure |
-
1998
- 1998-09-17 JP JP26372298A patent/JP3663938B2/ja not_active Expired - Fee Related
- 1998-10-20 US US09/175,781 patent/US6137183A/en not_active Expired - Lifetime
- 1998-10-22 DE DE19848834A patent/DE19848834A1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361640B1 (ko) * | 1999-08-30 | 2002-11-18 | 한국과학기술원 | 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법 |
JP2002231758A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
JP2002231757A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Forms Co Ltd | Icチップの実装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3663938B2 (ja) | 2005-06-22 |
US6137183A (en) | 2000-10-24 |
DE19848834A1 (de) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3663938B2 (ja) | フリップチップ実装方法 | |
JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
KR100563890B1 (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
JP2008205321A (ja) | 電子部品および電子装置の製造方法 | |
JP2000286297A (ja) | 電子部品の実装方法及びその装置 | |
JPH1126922A (ja) | チップ実装方法 | |
JPH10284535A (ja) | 半導体装置の製造方法及び半導体部品 | |
WO2007088647A1 (ja) | 電気部品の実装方法 | |
JP3974834B2 (ja) | 電子部品の装着方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
JP4977194B2 (ja) | 電子部品の実装方法 | |
JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
JP2002313843A (ja) | 接続装置 | |
JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
JP2000091380A (ja) | フリップチップの実装構造 | |
KR20060017213A (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
JP4459258B2 (ja) | 電子部品の実装方法 | |
JP2001237277A (ja) | テープド配線基板及びその組み立て方法 | |
JP3914332B2 (ja) | 半導体装置の製造方法 | |
JP2002299810A (ja) | 電子部品の実装方法 | |
JPH11274238A (ja) | 電子部品の実装構造および電子部品の実装方法 | |
JP2001093937A (ja) | 半導体素子の実装方法とその実装構造体 | |
JP2000208907A (ja) | 電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |