JP2004247621A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004247621A JP2004247621A JP2003037581A JP2003037581A JP2004247621A JP 2004247621 A JP2004247621 A JP 2004247621A JP 2003037581 A JP2003037581 A JP 2003037581A JP 2003037581 A JP2003037581 A JP 2003037581A JP 2004247621 A JP2004247621 A JP 2004247621A
- Authority
- JP
- Japan
- Prior art keywords
- pit
- electrode
- semiconductor device
- wiring board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
【課題】半導体素子と配線基板との接続を行う場合、接合時の高温加熱による過大な熱応力によって接合部が剥離する等の問題があった。
【解決手段】配線基板上にピット状の電極を形成し、その電極内に半導体素子上の突起電極を超音波振動を印加しながら挿入して接続する。
【効果】配線基板上に形成したピット状電極に半導体素子上の突起電極が超音波振動を伴い挿入する際に、超音波振動との相乗によりピット状の電極の周囲の金属膜との摩擦が促進されることにより両者の新生面が露出されて接合されるために接合温度の低温化が可能で、その結果、接合部に過大な熱応力を生じることがないため剥離等の問題が無くなるという効果がある。
【選択図】 図1
【解決手段】配線基板上にピット状の電極を形成し、その電極内に半導体素子上の突起電極を超音波振動を印加しながら挿入して接続する。
【効果】配線基板上に形成したピット状電極に半導体素子上の突起電極が超音波振動を伴い挿入する際に、超音波振動との相乗によりピット状の電極の周囲の金属膜との摩擦が促進されることにより両者の新生面が露出されて接合されるために接合温度の低温化が可能で、その結果、接合部に過大な熱応力を生じることがないため剥離等の問題が無くなるという効果がある。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、電極を有する半導体素子を配線基板に接続して構成される半導体装置に関するものである。
【0002】
【従来の技術】
近年の電子機器の小型化,高性能化,低コスト化に対応して、半導体素子の実装は、フェイスダウンで半導体素子上の突起電極と配線基板上のリード電極とを直接接続するフリップチップ接続方法が用いられている。突起電極とリード電極とが金属接合して接続する方式の場合の突起電極は、金ワイヤの先端を溶融しボールにして電極パッド上に接合して形成するスタッドバンプならびに金めっきによるめっきバンプが一般的である。配線基板は低コスト化ならびに多ピン化に対応するため樹脂をコアとして、基板の表層に樹脂を積み上げ配線パターンおよびビアホールを形成したビルドアップ基板が用いられている。基板表面に形成された電極リードは、ビアホールの一端から延長されたもので、一般に銅配線上にニッケルその上に金がめっきによって形成されている。フリップチップ接続方法は、接合時に半導体素子および配線基板を加熱し、半導体素子を配線基板に加圧して接続する熱圧着方式である。接合時の加熱は突起電極とリード電極の両者の金の拡散を促進するための必須条件である。
【0003】
図6は従来の熱圧着方式によるフリップチップ接続方法およびこの方法による半導体装置の概略の断面図である。次に、図に基づいてフリップチップ接続方法について説明する。まず、半導体素子1上に形成されている電極パッド2上に設けられた金にて成る突起電極3と、配線基板4上に形成された金にて成るリード電極5との位置合わせを行う(図6(a))。
【0004】
次に、半導体素子1ならびに配線基板4を加熱した状態で、半導体素子1を配線基板4上に加圧して突起電極3とリード電極5とを接続する。そして、突起電極3とリード電極5との界面にて、熱圧着による金−金固相拡散が生じ接合部が形成され、突起電極3とリード電極5とは接合されることになる(図6(b))。次に、半導体素子1と配線基板4との隙間にディスペンサーにより接着樹脂6を注入し硬化させて完成する(図6(c))。
【0005】
また、半導体装置が実装される基板上に予め樹脂を供給し、半導体装置の突起電極を基板の実装用パッドに押し付けて、突起電極の先端を変形させた後、樹脂を硬化させる実装方法が開示されている(例えば、特許文献1参照)。
【0006】
【特許文献1】
特開平9−97816号公報(請求項1等)
【0007】
【発明が解決しようとする課題】
従来の熱圧着方式のフリップチップ接続方法による半導体装置は、半導体素子上の突起電極と配線基板上の平坦なリード電極とが接触し、加熱によって両者の金の拡散が促進され接合が成されている。すなわち、良好な接合を達成するためには接合時に半導体素子ならびに配線基板を250℃〜400℃の高い温度に加熱しなければならず、そのため接合界面にはシリコンである半導体素子と樹脂である配線基板との熱膨張率の差に基づく応力が発生し、接合後の温度低下の際に場合によっては接合部が剥離するという問題があった。また、高温に加熱することによって、半導体素子と配線基板との熱膨張率の差に基づく突起電極とリード電極との位置ずれの問題もあった。最近、生産性を高めるために、接合する前に接着樹脂を配線基板上のリード電極に塗布し、その後半導体素子を配線基板に接続する方法が行われているが、従来技術のリード電極は平坦なため突起電極が接着樹脂を突き破ることができずに導通が取れないという問題があった。さらに、突起電極ならびにリード電極は高価な金で形成されており、熱圧着方式では金以外の代替材は困難でコスト高の問題があった。
【0008】
この発明は上記のような問題点を解消するためになされたもので、半導体素子上の突起電極と配線基板上の電極との接合の際に、接合界面の剥離ならびに接合時の位置ずれが無く、良好な半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
この発明は配線基板表面に周囲が金属膜で覆われたピット状の電極を形成し、このピット状の電極に半導体素子上の突起電極を超音波振動を伴って挿入することによって突起電極とピット状の電極とが接触し電気的接続を得ることにある。ピット状の電極ならびに超音波振動を印加することによって、接合時に半導体素子および配線基板の加熱を必要としない。すなわち、突起電極がピット状の電極に挿入される際に、超音波振動を印加することによって挿入し易くなること、またピット状の電極であることにより突起電極とピット状電極の周囲の金属膜との摩擦面が大きく超音波振動との相乗により両者の新生面が露出され易くなり接合が促進される。この場合の接合は従来の熱圧着式の熱による金原子の拡散で行われておらず、新生面同士の摩擦による凝着が主体である。したがって、接合時に半導体素子ならびに配線基板の加熱を全く必要としないか、最小限にすることが可能なことにより、接合部に発生する熱応力を抑制できるため剥離の問題ならびに位置ずれの問題が無くなるという効果がある。さらに、半導体素子を配線基板上に接続する前に、接着樹脂を配線基板上のピット状の電極に塗布し、その後半導体素子を配線基板に接続する方法の場合では基板上の電極がピット状であるため、接着樹脂を塗布したときにピットの内部には接着樹脂が浸透せず、したがって突起電極とピット状の電極間に接着樹脂を介在することなく接続できるため、高い導通性が得られる。また、従来の突起電極ならびに配線基板上のリード電極は、いずれの場合も高価な金で形成されていたが、本発明においては突起電極がピットの電極膜との摩擦を経て圧接状態で接続されるため、特に両者の材質として金にこだわらず、安価な銅等でも問題ないので低コスト化が図れる。さらに、接続の低温化が図られることにより、製造プロセスも簡略化でき低コスト化が可能である。
【0010】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法および半導体装置を具体的な実施の形態に基づいて説明する。図1はこの発明の実施の形態1による半導体装置の断面図ならびにこの半導体装置の製造方法を示したものである。図2はピット状の電極が形成された配線基板を示す平面図である。図1において、1は半導体素子、2はこの半導体素子1上に形成された電極パッド、3はこの電極パッド2上に形成され、金,銅,ニッケル,アルミニウム,錫,銀のいずれかの金属単体か、あるいは銅にニッケルめっきさらにその上に金めっきを形成して成る突起電極である。これらの突起電極は、例えばめっきなどにて容易に形成することができる。4は配線基板で、例えば有機樹脂ならびにセラミック等にて形成することができる。7はこの配線基板4に形成された周囲が金属膜で覆われたピット状の電極で、樹脂基板をコアとしたビルドアップ工法のビアホールを設ける方法と同様にレーザー等で容易に形成できる。ピット状の電極は配線として使用されている銅単体か、あるいはその銅上にニッケルめっきさらにその上に金めっきをして形成できる。また、銅上にアルミニウム,錫,銀をめっき等で形成できる。次に、上記のように形成された実施の形態1の半導体装置の製造方法について説明する。まず、半導体素子1上の突起電極3と配線基板4上のピット状の電極7とを相対させるための位置合わせを行う(図1(a))。次に半導体素子1を配線基板4上から加圧して、突起電極3をピット状の電極7内に超音波振動を印加しながら挿入する(図1(b))。接合の際の半導体素子1ならびに配線基板4の加熱は特に必要とせず、超音波振動は振幅が数μm程度でよい。また、突起電極はピット状電極に1/5〜1/3程度の深さに挿入されていればよい。次に、半導体素子1と配線基板4との間隙に接着樹脂6を注入し、その配線基板4を加熱して接着樹脂6を硬化させて完成する(図1(c))。接着樹脂6を注入する前には、半導体素子1を接続した配線基板4を乾燥し、接着樹脂6の硬化は100℃に加熱して行う。上記のように行われた実施の形態1の半導体装置は、突起電極がピット状の電極に挿入される際に、超音波振動を印加することによって挿入し易くなること、またピット状の電極であることにより突起電極とピット状電極の周囲の金属膜との摩擦面が大きく超音波振動との相乗により両者の新生面が露出され接合されるため、接合時に半導体素子ならびに配線基板の加熱を必要としない。したがって、接合部に過大な熱応力を生じることがないため剥離等の問題ならびに突起電極とピット状電極との位置ずれの問題が無くなるという効果がある。
【0011】
図3は本発明の実施の形態2による半導体装置の断面図である。この発明の半導体装置は、前記の実施の形態1で示したものと同じであるが、突起電極3がスタッドバンプで形成された半導体装置である。突起電極がめっきバンプの場合は微細配線に適しているが、配線が粗い場合は低コストで突起電極が形成されるスタッドバンプが適している。スタッドバンプは金で、金ワイヤの先端を溶融してボールにし、ワイヤボンドで電極パッド2上に接合して形成する。この実施の形態の半導体装置の製造方法ならびに突起電極以外の構成は、前記実施の形態1と同様である。
【0012】
図4は本発明の実施の形態3による半導体装置の断面図ならびにその半導体装置の製造方法を示したものである。前記本発明の実施の形態1による半導体装置は、半導体素子1を配線基板4に接続した後に、半導体素子1と配線基板4との間隙に接着樹脂6を注入、硬化して製造する方法であるが、半導体素子と配線基板との間隙が狭い場合、接着樹脂の注入に時間を要する。本発明の実施の形態3による半導体装置は、予め配線基板上に接着樹脂を塗布して製造することにある。まず、半導体素子1上の突起電極3と配線基板4上のピット状の電極7とを相対させるための位置合わせを行い、配線基板4上に接着樹脂6を塗布する(図4(a))。次に半導体素子1ならびに配線基板4の加熱は特に必要としないが、加熱する場合は、接着樹脂6がピット状の電極7内に浸透しない範囲の粘度を得るような温度に設定する。次に半導体素子1を超音波振動を印加しながら配線基板4上から加圧して、突起電極3をピット状の電極7内に挿入する(図4(b))。この時、突起電極3がピット表面の接着樹脂6を突き破りピット状の電極7に接続される。接着樹脂6はピット状の電極内に浸透していないため、突起電極3とピット状の電極7との間に接着樹脂6を介在することなしに接続できる。次に、半導体素子1が接続された配線基板4を加熱して、接着樹脂を硬化させて完成する。なお、この発明の形態の半導体装置の突起電極3ならびにピット状の電極7の構成は、前記の発明の実施の形態1と同様である。
【0013】
上記のように行われた実施の形態3の半導体装置の製造方法およびこの方法により製造した半導体装置は、配線基板4上に接着樹脂6を塗布した状態で半導体素子1を配線基板4上に接続するので、生産性に優れ、かつ、接着樹脂6がピット状の電極7内に浸透しないため、突起電極3とピット状の電極7との間に接着樹脂6を介在することなく接続できるため、高い導通性を得ることができる。
【0014】
図5は本発明の実施の形態4による半導体装置の断面図ならびにその半導体装置の製造方法を示したものである。この発明の半導体装置は、前記の実施の形態2で示した突起電極3がスタッドバンプで形成された半導体装置で、前記実施の形態3と同様に半導体素子1を配線基板4上に接続する前に、配線基板4上のピット状の電極7に接着樹脂6を塗布する方法で製造したものである。この実施の形態の半導体装置の構成は、突起電極以外、前記実施の形態1と同じで、製造方法は前記実施の形態3と同様である。
【0015】
上記のように行われた実施の形態4の半導体装置の製造方法およびこの方法により製造した半導体装置は、突起電極3にスタッドバンプを適用することにより低コストが図られ、また、配線基板4上に接着樹脂6を塗布した状態で半導体素子1を配線基板4上に接続するので、生産性に優れ、かつ、接着樹脂6がピット状の電極7内に浸透しないため、突起電極3とピット状の電極7との間に接着樹脂を介することなく接続できるため高い導通性を得ることができる。
【0016】
【発明の効果】
以上のように本発明によると、配線基板上にピット上の電極を形成し、その配線基板上に突起電極を設けた半導体素子をフェイスダウンで押し付けて、半導体素子上の突起電極をピット状の電極内に超音波振動を印加しながら挿入し、ピット状の電極の周囲の金属膜との摩擦により両者の新生面が露出されて圧接状態で接合されるために接合の低温化が可能で、その結果、突起電極とピット状の電極との接合部に過大な熱応力が発生せず、剥離等の問題が起こらないという効果がある。
【0017】
また、本発明は、ピット状の電極を形成した配線基板上に接着樹脂を塗布した後に、その配線基板上に突起電極を設けた半導体素子をフェイスダウンで押し付けて、半導体素子上の突起電極をピット状の電極内に超音波振動を印加しながら挿入して製造されるが、ピット状の電極内には接着樹脂が浸透しないため、突起電極とピット状の電極との間に接着樹脂を介在することなく接続できるため、高い導通性が得られるという効果がある。
【図面の簡単な説明】
【図1】実施の形態1において、めっきで形成した突起電極を有する半導体素子をピット状の電極が形成された配線基板上にフェイスダウンで接続し、その後に半導体素子と配線基板の間隙に接着樹脂を注入して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図2】ピット状の電極が形成された配線基板を示す平面図。
【図3】実施の形態2において、金のスタッドバンプで形成した突起電極を有する半導体素子をピット状の電極が形成された配線基板上にフェイスダウンで接続し、その後に半導体素子と配線基板の間隙に接着樹脂を注入して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図4】実施の形態3において、めっきで形成した突起電極を有する半導体素子を、接着樹脂を塗布したピット状の電極が形成された配線基板上にフェイスダウンで接続して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図5】実施の形態4において、金のスタッドバンプで形成した突起電極を有する半導体素子を、接着樹脂を塗布したピット状の電極が形成された配線基板上にフェイスダウンで接続して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図6】従来のフェイスダウンで半導体装置を製造する工程およびその方法による半導体装置の説明図。
【符号の説明】
1…半導体素子、2…電極パッド、3…突起電極、4…配線基板、5…リード電極、6…接着樹脂、7…ピット状の電極。
【発明の属する技術分野】
この発明は、電極を有する半導体素子を配線基板に接続して構成される半導体装置に関するものである。
【0002】
【従来の技術】
近年の電子機器の小型化,高性能化,低コスト化に対応して、半導体素子の実装は、フェイスダウンで半導体素子上の突起電極と配線基板上のリード電極とを直接接続するフリップチップ接続方法が用いられている。突起電極とリード電極とが金属接合して接続する方式の場合の突起電極は、金ワイヤの先端を溶融しボールにして電極パッド上に接合して形成するスタッドバンプならびに金めっきによるめっきバンプが一般的である。配線基板は低コスト化ならびに多ピン化に対応するため樹脂をコアとして、基板の表層に樹脂を積み上げ配線パターンおよびビアホールを形成したビルドアップ基板が用いられている。基板表面に形成された電極リードは、ビアホールの一端から延長されたもので、一般に銅配線上にニッケルその上に金がめっきによって形成されている。フリップチップ接続方法は、接合時に半導体素子および配線基板を加熱し、半導体素子を配線基板に加圧して接続する熱圧着方式である。接合時の加熱は突起電極とリード電極の両者の金の拡散を促進するための必須条件である。
【0003】
図6は従来の熱圧着方式によるフリップチップ接続方法およびこの方法による半導体装置の概略の断面図である。次に、図に基づいてフリップチップ接続方法について説明する。まず、半導体素子1上に形成されている電極パッド2上に設けられた金にて成る突起電極3と、配線基板4上に形成された金にて成るリード電極5との位置合わせを行う(図6(a))。
【0004】
次に、半導体素子1ならびに配線基板4を加熱した状態で、半導体素子1を配線基板4上に加圧して突起電極3とリード電極5とを接続する。そして、突起電極3とリード電極5との界面にて、熱圧着による金−金固相拡散が生じ接合部が形成され、突起電極3とリード電極5とは接合されることになる(図6(b))。次に、半導体素子1と配線基板4との隙間にディスペンサーにより接着樹脂6を注入し硬化させて完成する(図6(c))。
【0005】
また、半導体装置が実装される基板上に予め樹脂を供給し、半導体装置の突起電極を基板の実装用パッドに押し付けて、突起電極の先端を変形させた後、樹脂を硬化させる実装方法が開示されている(例えば、特許文献1参照)。
【0006】
【特許文献1】
特開平9−97816号公報(請求項1等)
【0007】
【発明が解決しようとする課題】
従来の熱圧着方式のフリップチップ接続方法による半導体装置は、半導体素子上の突起電極と配線基板上の平坦なリード電極とが接触し、加熱によって両者の金の拡散が促進され接合が成されている。すなわち、良好な接合を達成するためには接合時に半導体素子ならびに配線基板を250℃〜400℃の高い温度に加熱しなければならず、そのため接合界面にはシリコンである半導体素子と樹脂である配線基板との熱膨張率の差に基づく応力が発生し、接合後の温度低下の際に場合によっては接合部が剥離するという問題があった。また、高温に加熱することによって、半導体素子と配線基板との熱膨張率の差に基づく突起電極とリード電極との位置ずれの問題もあった。最近、生産性を高めるために、接合する前に接着樹脂を配線基板上のリード電極に塗布し、その後半導体素子を配線基板に接続する方法が行われているが、従来技術のリード電極は平坦なため突起電極が接着樹脂を突き破ることができずに導通が取れないという問題があった。さらに、突起電極ならびにリード電極は高価な金で形成されており、熱圧着方式では金以外の代替材は困難でコスト高の問題があった。
【0008】
この発明は上記のような問題点を解消するためになされたもので、半導体素子上の突起電極と配線基板上の電極との接合の際に、接合界面の剥離ならびに接合時の位置ずれが無く、良好な半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
この発明は配線基板表面に周囲が金属膜で覆われたピット状の電極を形成し、このピット状の電極に半導体素子上の突起電極を超音波振動を伴って挿入することによって突起電極とピット状の電極とが接触し電気的接続を得ることにある。ピット状の電極ならびに超音波振動を印加することによって、接合時に半導体素子および配線基板の加熱を必要としない。すなわち、突起電極がピット状の電極に挿入される際に、超音波振動を印加することによって挿入し易くなること、またピット状の電極であることにより突起電極とピット状電極の周囲の金属膜との摩擦面が大きく超音波振動との相乗により両者の新生面が露出され易くなり接合が促進される。この場合の接合は従来の熱圧着式の熱による金原子の拡散で行われておらず、新生面同士の摩擦による凝着が主体である。したがって、接合時に半導体素子ならびに配線基板の加熱を全く必要としないか、最小限にすることが可能なことにより、接合部に発生する熱応力を抑制できるため剥離の問題ならびに位置ずれの問題が無くなるという効果がある。さらに、半導体素子を配線基板上に接続する前に、接着樹脂を配線基板上のピット状の電極に塗布し、その後半導体素子を配線基板に接続する方法の場合では基板上の電極がピット状であるため、接着樹脂を塗布したときにピットの内部には接着樹脂が浸透せず、したがって突起電極とピット状の電極間に接着樹脂を介在することなく接続できるため、高い導通性が得られる。また、従来の突起電極ならびに配線基板上のリード電極は、いずれの場合も高価な金で形成されていたが、本発明においては突起電極がピットの電極膜との摩擦を経て圧接状態で接続されるため、特に両者の材質として金にこだわらず、安価な銅等でも問題ないので低コスト化が図れる。さらに、接続の低温化が図られることにより、製造プロセスも簡略化でき低コスト化が可能である。
【0010】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法および半導体装置を具体的な実施の形態に基づいて説明する。図1はこの発明の実施の形態1による半導体装置の断面図ならびにこの半導体装置の製造方法を示したものである。図2はピット状の電極が形成された配線基板を示す平面図である。図1において、1は半導体素子、2はこの半導体素子1上に形成された電極パッド、3はこの電極パッド2上に形成され、金,銅,ニッケル,アルミニウム,錫,銀のいずれかの金属単体か、あるいは銅にニッケルめっきさらにその上に金めっきを形成して成る突起電極である。これらの突起電極は、例えばめっきなどにて容易に形成することができる。4は配線基板で、例えば有機樹脂ならびにセラミック等にて形成することができる。7はこの配線基板4に形成された周囲が金属膜で覆われたピット状の電極で、樹脂基板をコアとしたビルドアップ工法のビアホールを設ける方法と同様にレーザー等で容易に形成できる。ピット状の電極は配線として使用されている銅単体か、あるいはその銅上にニッケルめっきさらにその上に金めっきをして形成できる。また、銅上にアルミニウム,錫,銀をめっき等で形成できる。次に、上記のように形成された実施の形態1の半導体装置の製造方法について説明する。まず、半導体素子1上の突起電極3と配線基板4上のピット状の電極7とを相対させるための位置合わせを行う(図1(a))。次に半導体素子1を配線基板4上から加圧して、突起電極3をピット状の電極7内に超音波振動を印加しながら挿入する(図1(b))。接合の際の半導体素子1ならびに配線基板4の加熱は特に必要とせず、超音波振動は振幅が数μm程度でよい。また、突起電極はピット状電極に1/5〜1/3程度の深さに挿入されていればよい。次に、半導体素子1と配線基板4との間隙に接着樹脂6を注入し、その配線基板4を加熱して接着樹脂6を硬化させて完成する(図1(c))。接着樹脂6を注入する前には、半導体素子1を接続した配線基板4を乾燥し、接着樹脂6の硬化は100℃に加熱して行う。上記のように行われた実施の形態1の半導体装置は、突起電極がピット状の電極に挿入される際に、超音波振動を印加することによって挿入し易くなること、またピット状の電極であることにより突起電極とピット状電極の周囲の金属膜との摩擦面が大きく超音波振動との相乗により両者の新生面が露出され接合されるため、接合時に半導体素子ならびに配線基板の加熱を必要としない。したがって、接合部に過大な熱応力を生じることがないため剥離等の問題ならびに突起電極とピット状電極との位置ずれの問題が無くなるという効果がある。
【0011】
図3は本発明の実施の形態2による半導体装置の断面図である。この発明の半導体装置は、前記の実施の形態1で示したものと同じであるが、突起電極3がスタッドバンプで形成された半導体装置である。突起電極がめっきバンプの場合は微細配線に適しているが、配線が粗い場合は低コストで突起電極が形成されるスタッドバンプが適している。スタッドバンプは金で、金ワイヤの先端を溶融してボールにし、ワイヤボンドで電極パッド2上に接合して形成する。この実施の形態の半導体装置の製造方法ならびに突起電極以外の構成は、前記実施の形態1と同様である。
【0012】
図4は本発明の実施の形態3による半導体装置の断面図ならびにその半導体装置の製造方法を示したものである。前記本発明の実施の形態1による半導体装置は、半導体素子1を配線基板4に接続した後に、半導体素子1と配線基板4との間隙に接着樹脂6を注入、硬化して製造する方法であるが、半導体素子と配線基板との間隙が狭い場合、接着樹脂の注入に時間を要する。本発明の実施の形態3による半導体装置は、予め配線基板上に接着樹脂を塗布して製造することにある。まず、半導体素子1上の突起電極3と配線基板4上のピット状の電極7とを相対させるための位置合わせを行い、配線基板4上に接着樹脂6を塗布する(図4(a))。次に半導体素子1ならびに配線基板4の加熱は特に必要としないが、加熱する場合は、接着樹脂6がピット状の電極7内に浸透しない範囲の粘度を得るような温度に設定する。次に半導体素子1を超音波振動を印加しながら配線基板4上から加圧して、突起電極3をピット状の電極7内に挿入する(図4(b))。この時、突起電極3がピット表面の接着樹脂6を突き破りピット状の電極7に接続される。接着樹脂6はピット状の電極内に浸透していないため、突起電極3とピット状の電極7との間に接着樹脂6を介在することなしに接続できる。次に、半導体素子1が接続された配線基板4を加熱して、接着樹脂を硬化させて完成する。なお、この発明の形態の半導体装置の突起電極3ならびにピット状の電極7の構成は、前記の発明の実施の形態1と同様である。
【0013】
上記のように行われた実施の形態3の半導体装置の製造方法およびこの方法により製造した半導体装置は、配線基板4上に接着樹脂6を塗布した状態で半導体素子1を配線基板4上に接続するので、生産性に優れ、かつ、接着樹脂6がピット状の電極7内に浸透しないため、突起電極3とピット状の電極7との間に接着樹脂6を介在することなく接続できるため、高い導通性を得ることができる。
【0014】
図5は本発明の実施の形態4による半導体装置の断面図ならびにその半導体装置の製造方法を示したものである。この発明の半導体装置は、前記の実施の形態2で示した突起電極3がスタッドバンプで形成された半導体装置で、前記実施の形態3と同様に半導体素子1を配線基板4上に接続する前に、配線基板4上のピット状の電極7に接着樹脂6を塗布する方法で製造したものである。この実施の形態の半導体装置の構成は、突起電極以外、前記実施の形態1と同じで、製造方法は前記実施の形態3と同様である。
【0015】
上記のように行われた実施の形態4の半導体装置の製造方法およびこの方法により製造した半導体装置は、突起電極3にスタッドバンプを適用することにより低コストが図られ、また、配線基板4上に接着樹脂6を塗布した状態で半導体素子1を配線基板4上に接続するので、生産性に優れ、かつ、接着樹脂6がピット状の電極7内に浸透しないため、突起電極3とピット状の電極7との間に接着樹脂を介することなく接続できるため高い導通性を得ることができる。
【0016】
【発明の効果】
以上のように本発明によると、配線基板上にピット上の電極を形成し、その配線基板上に突起電極を設けた半導体素子をフェイスダウンで押し付けて、半導体素子上の突起電極をピット状の電極内に超音波振動を印加しながら挿入し、ピット状の電極の周囲の金属膜との摩擦により両者の新生面が露出されて圧接状態で接合されるために接合の低温化が可能で、その結果、突起電極とピット状の電極との接合部に過大な熱応力が発生せず、剥離等の問題が起こらないという効果がある。
【0017】
また、本発明は、ピット状の電極を形成した配線基板上に接着樹脂を塗布した後に、その配線基板上に突起電極を設けた半導体素子をフェイスダウンで押し付けて、半導体素子上の突起電極をピット状の電極内に超音波振動を印加しながら挿入して製造されるが、ピット状の電極内には接着樹脂が浸透しないため、突起電極とピット状の電極との間に接着樹脂を介在することなく接続できるため、高い導通性が得られるという効果がある。
【図面の簡単な説明】
【図1】実施の形態1において、めっきで形成した突起電極を有する半導体素子をピット状の電極が形成された配線基板上にフェイスダウンで接続し、その後に半導体素子と配線基板の間隙に接着樹脂を注入して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図2】ピット状の電極が形成された配線基板を示す平面図。
【図3】実施の形態2において、金のスタッドバンプで形成した突起電極を有する半導体素子をピット状の電極が形成された配線基板上にフェイスダウンで接続し、その後に半導体素子と配線基板の間隙に接着樹脂を注入して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図4】実施の形態3において、めっきで形成した突起電極を有する半導体素子を、接着樹脂を塗布したピット状の電極が形成された配線基板上にフェイスダウンで接続して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図5】実施の形態4において、金のスタッドバンプで形成した突起電極を有する半導体素子を、接着樹脂を塗布したピット状の電極が形成された配線基板上にフェイスダウンで接続して半導体装置を製造する工程およびその方法による半導体装置の説明図。
【図6】従来のフェイスダウンで半導体装置を製造する工程およびその方法による半導体装置の説明図。
【符号の説明】
1…半導体素子、2…電極パッド、3…突起電極、4…配線基板、5…リード電極、6…接着樹脂、7…ピット状の電極。
Claims (7)
- 複数の突起電極が形成された半導体素子が、上記突起電極に相対する位置に電極が形成された配線基板上にフェイスダウンで接続される半導体装置において、配線基板上に金属膜で周囲が覆われたピット状の電極が形成され、上記ピット状の電極内に突起電極が超音波振動を伴って挿入されて電気的接続が成され、上記半導体素子と配線基板との間隙に樹脂が配設されていることを特徴とする半導体装置。
- 請求項1において、突起電極がピット状の電極に接触している両者の間に少なくとも樹脂以外に介在する物質が存在しないことを特徴とする半導体装置。
- 請求項1において、突起電極の周囲がピット状の電極の周囲に接触して電気的接続が成されていることを特徴とする半導体装置。
- 請求項1において、突起電極の最表面が金,銅,ニッケル,アルミニウム,錫,銀のいずれかの金属で形成されていることを特徴とする半導体装置。
- 請求項1において、ピット状の周囲を覆っている金属膜の最表面が金,銅,ニッケル,アルミニウム,錫,銀のいずれか単体の金属あるいは上記金属の組み合わせで2種以上の合金で形成されていることを特徴とする半導体装置。
- 複数の突起電極が形成された半導体素子を、上記突起電極に相対する位置に電極が形成された配線基板上にフェイスダウンで接続される半導体装置の製造方法において、配線基板上に金属膜で周囲が覆われたピット状の電極を設け、上記ピット状の電極内に突起電極が超音波振動を伴って挿入されて突起電極とピット状の電極が接触して電気的接続が成された後に、上記半導体素子と配線基板との間隙に樹脂を注入して製造する半導体装置の製造方法。
- 複数の突起電極が形成された半導体素子を、上記突起電極に相対する位置に電極が形成された配線基板上にフェイスダウンで接続される半導体装置の製造方法において、配線基板上に金属膜で周囲が覆われたピット状の電極を設け、上記配線基板上に樹脂を塗布し、上記ピット状の電極内に突起電極が超音波振動を伴って挿入されて突起電極とピット状の電極が接触して電気的接続が成されて製造する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003037581A JP2004247621A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003037581A JP2004247621A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247621A true JP2004247621A (ja) | 2004-09-02 |
Family
ID=33022336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003037581A Pending JP2004247621A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247621A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
JP2008153548A (ja) * | 2006-12-19 | 2008-07-03 | Fujitsu Ltd | 半導体装置 |
JP2008282902A (ja) * | 2007-05-09 | 2008-11-20 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
JP2010103344A (ja) * | 2008-10-24 | 2010-05-06 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
CN103779304A (zh) * | 2013-12-30 | 2014-05-07 | 三星半导体(中国)研究开发有限公司 | 焊料连接结构、其制造方法、表面安装结构和安装方法 |
US9245816B2 (en) | 2013-07-23 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
-
2003
- 2003-02-17 JP JP2003037581A patent/JP2004247621A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
JP2008153548A (ja) * | 2006-12-19 | 2008-07-03 | Fujitsu Ltd | 半導体装置 |
JP2008282902A (ja) * | 2007-05-09 | 2008-11-20 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
JP4759753B2 (ja) * | 2007-05-09 | 2011-08-31 | 函館電子株式会社 | 配線基板及びその製造方法 |
JP2010103344A (ja) * | 2008-10-24 | 2010-05-06 | Hakodate Electronics Co Ltd | 配線基板及びその製造方法 |
US9245816B2 (en) | 2013-07-23 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
US9570423B2 (en) | 2013-07-23 | 2017-02-14 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the semiconductor package |
CN103779304A (zh) * | 2013-12-30 | 2014-05-07 | 三星半导体(中国)研究开发有限公司 | 焊料连接结构、其制造方法、表面安装结构和安装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW501208B (en) | Semiconductor device and manufacturing method of the same | |
JP4056424B2 (ja) | 半導体装置の製造方法 | |
JP2002016101A (ja) | 半導体装置及びその製造方法 | |
US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
US6058021A (en) | Structure of mounting a semiconductor element onto a substrate | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JP3308855B2 (ja) | 半導体装置の製造方法 | |
JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
JP2003273160A (ja) | 半導体実装モジュール | |
JP3269390B2 (ja) | 半導体装置 | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP2000286304A (ja) | 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
JP3419398B2 (ja) | 半導体装置の製造方法 | |
JP2004186629A (ja) | 半導体装置およびその製造方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JP2001127102A (ja) | 半導体装置およびその製造方法 | |
JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
JPH11265910A (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
JP2008135481A (ja) | 電子装置およびその製造方法 |