JP3269390B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3269390B2
JP3269390B2 JP19162196A JP19162196A JP3269390B2 JP 3269390 B2 JP3269390 B2 JP 3269390B2 JP 19162196 A JP19162196 A JP 19162196A JP 19162196 A JP19162196 A JP 19162196A JP 3269390 B2 JP3269390 B2 JP 3269390B2
Authority
JP
Japan
Prior art keywords
film substrate
semiconductor chip
resin
connection electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19162196A
Other languages
English (en)
Other versions
JPH1022334A (ja
Inventor
哲也 平石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16277692&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3269390(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP19162196A priority Critical patent/JP3269390B2/ja
Publication of JPH1022334A publication Critical patent/JPH1022334A/ja
Application granted granted Critical
Publication of JP3269390B2 publication Critical patent/JP3269390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置には、ＩＣチップやＬＳＩチ
ップなどの半導体チップをフィルム基板上に搭載したも
のがある。図６はこのような半導体装置の一例を示した
ものである。この場合、フィルム基板１の接続電極２は
接続電極本体２ａとこの接続電極本体２ａの表面に形成
されたスズメッキ層２ｂとからなっており、半導体チッ
プ３の金からなるバンプ電極４をフィルム基板１の接続
電極２に位置合わせを行って載置し、加熱しながら加圧
することにより、半導体チップ３のバンプ電極４をフィ
ルム基板１の接続電極２に共晶接合している。
【０００３】ところで、従来のこのような半導体装置で
は、半導体チップ３のバンプ電極４をフィルム基板１の
接続電極２に金−スズ合金による共晶接合をする場合、
半導体チップ３やフィルム基板１も加熱されるので、半
導体チップ３やフィルム基板１が常温に戻ると、半導体
チップ３とフィルム基板１との熱膨張率の差によってフ
ィルム基板１の内部に残留応力が生じる。すると、スプ
リングバック、つまり残留応力によりフィルム基板１が
元の状態に戻ろうとする現象によって、図７に示すよう
に、バンプ電極４と接続電極２との接合部分が剥がれ、
接合不良が生じることがあるという問題があった。そこ
で、このような問題を解決するために、半導体チップや
フィルム基板を加熱しない接合方法が提案されている。
図８はこのような接合方法を適用した半導体装置の一例
を示したものである。この場合、半導体チップ１１とフ
ィルム基板１２との間に光硬化性樹脂１３を介在させた
状態で半導体チップ１１のバンプ電極１４をフィルム基
板１２の接続電極１５に位置合わせを行って載置し、加
圧しながら紫外線を照射することにより、バンプ電極１
４を接続電極１５に圧接した状態で光硬化性樹脂１３を
硬化し、硬化した光硬化性樹脂１３によって半導体チッ
プ１１とフィルム基板１２とを接着している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、半導体チップ１１のバンプ
電極１４とフィルム基板１２の接続電極１５とは単に圧
接しているだけなので、共晶接合の場合と比較するとバ
ンプ電極１４と接続電極１５との接合部分の電気抵抗が
高くなり、高周波特性が悪いという問題があった。この
発明の課題は、高周波特性が良好な状態で接合不良が生
じないようにすることである。
【０００５】
【課題を解決するための手段】この発明は、半導体チッ
プのバンプ電極とフィルム基板の接続電極とが共晶接合
されているとともに、前記半導体チップと前記フィルム
基板とがその間に介在された樹脂によって接着されてい
るものである。
【０００６】この発明によれば、半導体チップのバンプ
電極とフィルム基板の接続電極とが共晶接合されている
ので、バンプ電極と接続電極との接合部分の電気抵抗を
低くすることができ、高周波特性を良くすることができ
る。また、半導体チップとフィルム基板とがその間に介
在された樹脂によって接着されているので、フィルム基
板の内部に加熱による残留応力が生じ、この残留応力に
よってフィルム基板が元の状態に戻ろうとしても樹脂が
それを防ぎ、バンプ電極と接続電極との接合部分が剥が
れるのを防止し、接合不良が生じないようにすることが
できる。
【０００７】
【発明の実施の形態】図１および図２はそれぞれこの発
明の一実施形態における半導体装置の製造工程を示した
ものである。そこで、これらの図を順に参照しながら、
この実施形態における半導体装置の構造についてその製
造方法と併せて説明する。
【０００８】まず、図１に示すように、熱圧着装置（図
示せず）におけるステージ２１の上面にフィルム基板２
２を位置決めした状態で載置する。この場合、フィルム
基板２２の上面には複数の接続電極２３が設けられてい
る。この接続電極２３は銅などからなる接続電極本体２
３ａとこの接続電極本体２３ａの表面に形成されたメッ
キ層２３ｂとからなっている。メッキ層２３ｂはスズ、
半田、金などからなり、その膜厚は１μｍ程度となって
いる。次に、フィルム基板２２の上面における接続電極
２３が形成されていない所定の箇所にポリイミド樹脂、
シリコーン樹脂などの熱可塑性樹脂からなる樹脂２４を
印刷方法、ニードルディスペンス方法、転写方法などに
よって塗布する。次に、フィルム基板２２の上方に半導
体チップ２５を、樹脂２４と対向するように位置決めし
た状態で配置する。この場合、半導体チップ２５の下面
には金、半田などからなるバンプ電極２６が高さ１５〜
３０μｍ程度に設けられている。
【０００９】次に、図２に示すように、フィルム基板２
２と半導体チップ２５との間に樹脂２４を介在させた状
態で、半導体チップ２５のバンプ電極２６をフィルム基
板２２の対応する接続電極２３に位置合わせを行って載
置する。次に、半導体チップ２５の上から図示しない熱
圧着ヘッドを押し付けて加熱しながら加圧すると、半導
体チップ２５のバンプ電極２６とフィルム基板２２の接
続電極２３とが、双方の構成金属の合金によって共晶接
合される。この場合、加熱温度は４００〜６００℃程度
であり、例えばポリイミド樹脂の軟化温度は２３０℃程
度であるので、半導体チップ２５とフィルム基板２２と
の間に介在された樹脂２４は加熱されることにより軟化
し、その後冷却されることにより固化し、固化した樹脂
２４によって半導体チップ２５とフィルム基板２２とが
接着される。
【００１０】ここで、好ましい金属材料の組合わせの一
例としては、バンプ電極２６を金、メッキ層２３ｂをス
ズからそれぞれ構成した場合と、バンプ電極２６を金、
メッキ層２３ｂを半田からそれぞれ構成した場合と、バ
ンプ電極２６を半田、メッキ層２３ｂを金からそれぞれ
構成した場合とがあげられる。これらの場合には、バン
プ電極２６とメッキ層２３ｂとの間に金とスズとの共晶
合金が形成され、この金とスズとの共晶合金によってバ
ンプ電極２６と接続電極２３とが共晶接合される。
【００１１】このように、半導体チップ２５のバンプ電
極２６とフィルム基板２２の接続電極２３とが共晶接合
されているので、バンプ電極２６と接続電極２３との接
合部分の電気抵抗を低くすることができ、高周波特性を
良くすることができる。また、半導体チップ２５とフィ
ルム基板２２とがその間に介在された樹脂２４によって
接着されているので、フィルム基板２２の内部に加熱に
よる残留応力が生じ、この残留応力によってフィルム基
板２２が元の状態に戻ろうとしても、樹脂２４がそれを
させず、バンプ電極２６と接続電極２３との接合部分が
剥がれるのを防止し、接合不良が生じないようにするこ
とができる。また、樹脂２４は熱可塑性樹脂からなって
いるので、加熱すると再び軟化する。このため、加熱す
ることにより半導体チップ２５をフィルム基板２２から
容易に取り外すことができ、半導体チップ２５を容易に
リペアすることができる。
【００１２】なお、上記実施形態では、フィルム基板２
２の上面における所定の箇所に樹脂２４を塗布したが、
これに限らず、図３に示す塗布位置の変形例のように、
半導体チップ２５の下面における所定の箇所に樹脂２４
を塗布してもよい。また、上記実施形態では、回路基板
を単層のフィルム基板２２としたが、これに限らず、図
４に示す回路基板の第１変形例のように、多層のフィル
ム基板２２としてもよい。また、上記実施形態では、回
路基板を片面配線のフィルム基板２２としたが、これに
限らず、図５に示す回路基板の第２変形例のように、両
面配線のフィルム基板２２としてもよい。また、上記実
施形態では、樹脂２４としてポリイミド樹脂、シリコー
ン樹脂などの熱可塑性樹脂について説明したが、これに
限らず、エポキシ樹脂、フェノール樹脂などの熱硬化性
樹脂であってもよく、さらに熱可塑性樹脂と熱硬化性樹
脂との混合物であってもよい。さらに、上記実施形態で
は、半導体チップ２５の下面にバンプ電極２６を設けた
が、これに限らず、フィルム基板２２の接続電極２３上
にバンプ電極２６を設けるようにしてもよい。この場
合、半導体チップ２５よりもフィルム基板２２の方が安
価であるので、不良発生時の金銭ロスを少なくすること
ができる。
【００１３】以上説明したように、この発明によれば、
半導体チップのバンプ電極とフィルム基板の接続電極と
が共晶接合されているので、バンプ電極と接続電極との
接合部分の電気抵抗を低くすることができ、高周波特性
を良くすることができる。また、半導体チップとフィル
ム基板とがその間に介在された樹脂によって接着されて
いるので、フィルム基板の内部に加熱による残留応力が
生じ、この残留応力によってフィルム基板が元の状態に
戻ろうとしても樹脂がそれを防ぎ、バンプ電極と接続電
極との接合部分が剥がれるのを防止し、接合不良が生じ
ないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の製
造に際し、フィルム基板の上面に樹脂を塗布し、半導体
チップをフィルム基板上に配置した状態を示す断面図。
【図２】同半導体装置の断面図。
【図３】実施形態における樹脂の塗布位置の変形例を示
す断面図。
【図４】実施形態における回路基板の第１変形例を示す
断面図。
【図５】実施形態における回路基板の第２変形例を示す
断面図。
【図６】従来の半導体装置の一例を示す断面図。
【図７】従来の問題点を説明するための断面図。
【図８】従来の半導体装置の別の例を示す断面図。
【符号の説明】
２２ フィルム基板 ２３ 接続電極 ２３ａ 接続電極本体 ２３ｂ メッキ層 ２４ 樹脂 ２５ 半導体チップ ２６ バンプ電極

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップのバンプ電極とフィルム基
    板の接続電極とが共晶接合されているとともに、前記半
    導体チップと前記フィルム基板とがその間に介在された
    樹脂によって接着されていることを特徴とする半導体装
    置。
  2. 【請求項２】 前記フィルム基板の接続電極は、接続電
    極本体と該接続電極本体の表面に形成されたメッキ層と
    からなることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記バンプ電極は金からなり、前記接続
    電極は接続電極本体と該接続電極本体の表面に形成され
    たスズメッキ層とからなることを特徴とする請求項１記
    載の半導体装置。
  4. 【請求項４】 前記樹脂は軟化温度が２３０℃程度であ
    ることを特徴とする請求項１〜３のいずれかに記載の半
    導体装置。
JP19162196A 1996-07-03 1996-07-03 半導体装置 Expired - Lifetime JP3269390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19162196A JP3269390B2 (ja) 1996-07-03 1996-07-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19162196A JP3269390B2 (ja) 1996-07-03 1996-07-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH1022334A JPH1022334A (ja) 1998-01-23
JP3269390B2 true JP3269390B2 (ja) 2002-03-25

Family

ID=16277692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19162196A Expired - Lifetime JP3269390B2 (ja) 1996-07-03 1996-07-03 半導体装置

Country Status (1)

Country Link
JP (1) JP3269390B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232838A (ja) * 2006-02-28 2007-09-13 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
WO2009051765A1 (en) 2007-10-15 2009-04-23 Alterg, Inc. Systems, methods and apparatus for differential air pressure devices
US10342461B2 (en) 2007-10-15 2019-07-09 Alterg, Inc. Method of gait evaluation and training with differential pressure system
KR101722964B1 (ko) 2009-05-15 2017-04-04 알테그 인코포레이티드 공기차압 시스템
WO2014138281A1 (en) 2013-03-05 2014-09-12 Alterg, Inc. Monocolumn unweighting systems
WO2014153016A1 (en) 2013-03-14 2014-09-25 Alterg, Inc. Cantilevered unweighting systems
WO2014153088A1 (en) 2013-03-14 2014-09-25 Alterg, Inc. Support frame and related unweighting system
USD1010028S1 (en) 2017-06-22 2024-01-02 Boost Treadmills, LLC Unweighting exercise treadmill
US11872433B2 (en) 2020-12-01 2024-01-16 Boost Treadmills, LLC Unweighting enclosure, system and method for an exercise device
US11883713B2 (en) 2021-10-12 2024-01-30 Boost Treadmills, LLC DAP system control and related devices and methods

Also Published As

Publication number Publication date
JPH1022334A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
US5739053A (en) Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
JPS60262430A (ja) 半導体装置の製造方法
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JPH1070362A (ja) 基板を結合する方法および構造
JP2003197673A (ja) 半導体装置およびその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP3269390B2 (ja) 半導体装置
JPH10275826A (ja) 半導体装置およびその製造方法
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
JP2001257437A (ja) 電子回路基板及びその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2000058597A (ja) 電子部品実装方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004247621A (ja) 半導体装置およびその製造方法
TW437019B (en) Improved wiring substrate with thermal insert
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
US6407457B1 (en) Contact-bumpless chip contacting method and an electronic circuit produced by said method
JP3598058B2 (ja) 回路基板
JP2986466B2 (ja) 回路基板平坦化方法及び半導体装置の製造方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法