JPH10233413A - 半導体装置およびその製造方法並びに配線基板 - Google Patents

半導体装置およびその製造方法並びに配線基板

Info

Publication number
JPH10233413A
JPH10233413A JP9037476A JP3747697A JPH10233413A JP H10233413 A JPH10233413 A JP H10233413A JP 9037476 A JP9037476 A JP 9037476A JP 3747697 A JP3747697 A JP 3747697A JP H10233413 A JPH10233413 A JP H10233413A
Authority
JP
Japan
Prior art keywords
electrode
pad electrode
bump
wiring board
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9037476A
Other languages
English (en)
Inventor
Goro Ikegami
五郎 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP9037476A priority Critical patent/JPH10233413A/ja
Priority to US09/023,432 priority patent/US6194781B1/en
Priority to CN98106629A priority patent/CN1100349C/zh
Publication of JPH10233413A publication Critical patent/JPH10233413A/ja
Priority to US09/375,637 priority patent/US6406989B1/en
Priority to US09/663,776 priority patent/US6433426B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

(57)【要約】 【課題】半導体ペレットと配線基板とを樹脂で接着しそ
れぞれに形成したバンプ電極とパッド電極とを重合させ
て圧接させた半導体装置では、樹脂にクラックを生じる
と重合での圧接力が低下して電気的接続が損なわれるこ
とがあった。 【解決手段】多数のバンプ電極１２を形成した半導体ペ
レット９と前記バンプ電極１２に対応してパッド電極１
５を形成した配線基板１３とを対向させ、バンプ電極１
２とパッド電極１５とを重合させて加圧し、半導体ペレ
ット９と配線基板１３の対向面間を樹脂１６にて接着し
たプリップチップ構造の半導体装置において、上記バン
プ電極１２とパッド電極１５の重合部分に、バンプ電極
１２より径小でかつ互いに係合する凸部１２ｂ及び凹部
１５ａをそれぞれ形成したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ構造
の半導体装置およびその製造方法並びに配線基板に関す
る。
【０００２】
【従来の技術】小型の電子機器を実現するために、電子
部品は高機能化、高集積化を図りつつ小型化されてい
る。電子部品の一種である半導体装置は一般的には樹脂
で外装したものが用いられるが、外装なしのベアチップ
を用い、これを直接配線基板に組み込むことにより一層
の小型化を図っている。この一例を図４から説明する。
図において、１は半導体ペレットで、内部に多数の半導
体素子（図示せず）が形成されて内部接続され電子回路
を構成した半導体基板２の一主面に絶縁膜（図示せず）
を形成し、この絶縁膜に窓明けしてこの窓明け部分に内
部素子と電気的に接続された下地電極３を形成し、この
下地電極３にバンプ電極４を形成したものである。下地
電極３は一般的にアルミニウムが用いられ、バンプ電極
４は、メッキ、蒸着などの手段により金を積層したり、
金線の先端を溶融させて金ボールを形成し、これをキャ
ピラリ先端で圧潰しこの圧潰部分の上部で金線を切断す
るボールボンディング法により形成される。５はこの半
導体ペレット１が接続される半導体装置用の配線基板
で、樹脂やセラミックスなどの絶縁材料からなる絶縁基
板６上に半導体ペレット１のバンプ電極４と対向する位
置にパッド電極７を形成したものである。パッド電極７
には導電パターン（図示せず）が接続され、必要部分の
み露呈させてレジスト膜（図示せず）が被覆され、導電
パターンは他の電子部品や外部接続端子などに接続され
て電子回路を構成する。導電パターンは一般的に絶縁基
板６に積層した銅箔をエッチングして形成され、パッド
電極７はこの銅箔に防食のためニッケルメッキし、さら
に電気的接続を確実にするため金メッキしている。８は
半導体ペレット１と配線基板５の対向面間に注入され両
者を接着する樹脂で、バンプ電極４とパッド電極７とを
重合させて加圧し、バンプ電極４を塑性変形させた状態
でこの状態を保って、樹脂８が注入され、樹脂８の硬化
時の収縮によりバンプ電極４とパッド電極７の加圧状態
を保っている。 この樹脂８は半導体ペレット１と配線
基板５とを対向させる前に配線基板５上に供給してもよ
いし、両者を対向させておいて、その対向面間に注入す
るようにしてもよい。この樹脂８の硬化を促進させるた
めに加圧状態を保って、半導体ペレット１または配線基
板５を２００℃程度で数分間加熱する。この半導体装置
は、半導体ペレット１が剥き出しであるため、バンプ電
極４、パッド電極７の総合した絶縁基板６表面からの厚
みを１００μｍ以下にでき、小型化が要求される用途に
好適である。この種半導体装置に類似したものとして、
例えば特開平５ー１６６８８１号公報（先行技術１）に
は、半導体ペレット上のバンプ電極が金線ボールボンデ
ィング法により形成され、パッド電極とバンプ電極とを
低融点半田によって接続し、樹脂による接着なしに半導
体ペレットと配線基板とを電気的、機械的に接続した半
導体装置が開示されている。また特開平７ー１５３７９
６号公報（先行技術２）には、金線ボールボンディング
法により形成されたバンプ電極と、バンプ電極接続予定
部に開口端に向かって縮径させた接続孔を形成したパッ
ド電極とを有し、バンプ電極の一部をパッド電極の接続
孔に挿入してバンプ電極を変形させ接続孔内にバンプ電
極を固定した構造の半導体装置が開示されている。
【０００３】
【発明が解決しようとする課題】ところで図４に示す半
導体装置や各先行技術に開示された半導体装置は動作時
に内部発生する熱や外部から受ける熱により半導体ペレ
ットや配線基板が熱膨張するが、それぞれの熱膨張率の
差が大きいと、接続部分であるバンプ電極とパッド電極
の重合部分に応力を生じる。先行技術１に開示された半
導体装置では、バンプ電極とパッド電極とが低融点半田
によって機械的にも強固に接続されているため、半導体
基板と絶縁基板の熱膨張率の差により応力が生じ電極接
続部分に集中すると低融点半田にクラックを生じ、電気
的接続を損なうことがある。また先行技術２に開示され
た半導体装置においても、バンプ電極の一部をパッド電
極に形成した逆テーパの接続孔に挿入しバンプ電極の形
状を変形させて接続孔内にバンプ電極を充填しているた
め半導体ペレットと絶縁基板の電気的、機械的接続が強
固であるため、半導体基板と絶縁基板の熱膨張率の差に
より生じた応力が半導体ペレットの電極接続部分に集中
しバンプ電極とパッド電極の接続は強固であっても、バ
ンプ電極が半導体基板から剥離することがあり電気的接
続不良を完全に防止することができなかった。このよう
な熱膨張、収縮は動作開始、動作停止時に毎回生じるた
め、頻繁に起動、停止を繰り返すような電子機器では信
頼性の面から重要な問題である。これに対して図４の半
導体装置では樹脂８が半導体ペレット１の全面を配線基
板５に接続しているため、熱膨張による応力が分散さ
れ、バンプ電極４の接続部分への集中が防止される。ま
たバンプ電極４とパッド電極７とは圧接により電気的接
続がされているため熱膨張による応力が生じても各電極
は圧接状態を保ち重合部分が各基板２、６と平行に位置
ずれして応力を緩和させるため電気的接続を損なうこと
はない。しかしながら、各基板２、６の熱膨張、収縮に
よる応力によって樹脂８が各基板２、６から剥離した
り、樹脂８自体にクラックを生じると、樹脂８によって
保たれている各電極４、７の圧接状態が破れて圧接力が
急激に低下し電気的接続が不安定になるという問題があ
った。
【０００４】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、一主面上に多数のバン
プ電極を形成した半導体ペレットと前記バンプ電極に対
応してパッド電極を形成した配線基板とを対向させ、バ
ンプ電極とパッド電極とを重合させて加圧し、半導体ペ
レットと配線基板の対向面間を樹脂にて接着したプリッ
プチップ構造の半導体装置において、上記バンプ電極と
パッド電極の重合部分に、バンプ電極より径小でかつ互
いに係合する凸部及び凹部をそれぞれ形成したことを特
徴とする半導体装置を提供する。また本発明は金属細線
の先端を溶融させて形成した金属ボールを半導体ペレッ
トに加圧接着しこの加圧接着部近傍で金属細線を切断し
て金属細線の切断残り部分による凸部を有するバンプ電
極を形成する工程と、半導体ペレット上に形成したバン
プ電極と対応する絶縁基板上の所定位置にパッド電極を
形成するとともにパッド電極領域内に前記凸部と係合す
る凹部を形成する工程と、半導体ペレットと配線基板の
対向面間に樹脂を供給する工程と、半導体ペレットと配
線基板とを対向させバンプ電極とパッド電極とをそれぞ
れに形成した凹凸部を係合させて重合加圧する工程とを
含むことを特徴とする半導体装置の製造方法をも提供す
る。さらに本発明は絶縁基板上の、半導体ペレット上に
形成された多数のバンプ電極と対応する位置にパッド電
極を形成した配線基板であって、このパッド電極に前記
バンプ電極を重合させ、絶縁基板と半導体ペレットが樹
脂にて接着される配線基板において、前記パッド電極に
半導体ペレットのバンプ電極端面より突設させた凸部が
係合される凹部をレーザ光を照射して形成したことを特
徴とする配線基板を提供する。
【０００５】
【発明の実施の形態】本発明による半導体装置は、端面
に凸部を形成したバンプ電極を一主面に多数形成した半
導体ペレットと、前記凸部と互いに係合する凹部を形成
しバンプ電極に対応して配置されたパッド電極を有する
配線基板とを、バンプ電極とパッド電極とをそれぞれの
凹凸部を係合させて重合加圧し、半導体ペレットと配線
基板の対向面間を樹脂にて接着した構造を特徴とする
が、このバンプ電極を、金線の先端に形成した溶融ボー
ルを圧着して形成することにより金線の切断残り部分で
凸部を容易に形成することができる。また、パッド電極
に形成する凹部の内周面にパッド電極材料より硬質の金
属で補強層を形成することにより、係合強度を向上でき
る。さらには凹凸部を係合させた状態で、パッド電極近
傍を変形させることにより係合強度を向上できる。本発
明による半導体装置は、金属細線の先端を溶融させて形
成した金属ボールを半導体ペレットに加圧接着しこの加
圧接着部近傍で金属細線を切断して金属細線の切断残り
部分による凸部を有するバンプ電極を形成する工程と、
半導体ペレット上に形成したバンプ電極と対応する絶縁
基板上の所定位置にパッド電極を形成するとともにパッ
ド電極領域内に前記凸部と係合する凹部を形成する工程
と、半導体ペレットと配線基板の対向面間に樹脂を供給
する工程と、半導体ペレットと配線基板とを対向させバ
ンプ電極とパッド電極とにそれぞれに形成した凹凸部を
係合させて重合加圧する工程とを含むことを特徴とする
製造方法により製造することができる。また本発明は、
上記半導体装置の製造に用いられる配線基板の構造も提
案する。即ち、絶縁基板上の、半導体ペレット上に形成
された多数のバンプ電極と対応する位置にパッド電極が
形成され、このパッド電極に半導体ペレットのバンプ電
極が重合加圧され、絶縁基板と半導体ペレットの対向面
間が樹脂にて接着される配線基板において、前記パッド
電極に、半導体ペレットのバンプ電極より突設された凸
部が係合される凹部をレーザ光を照射して形成する。こ
の基板は導電パターンを形成した後、パッド電極を含む
絶縁基板上を保護膜で被覆し、パッド電極領域内にレー
ザ光を照射して凹部を形成する。また凹部内周面を含む
パッド電極表面を硬質金属にて被覆することにより、凹
部の強度を向上でき、凹凸部の係合強度を向上できる。
【０００６】
【実施例】以下に本発明の実施例を図１乃至図３から説
明する。図において、９は半導体ペレットで、内部に多
数の半導体素子（図示せず）が形成されて内部接続され
電子回路を構成した半導体基板１０の一主面に絶縁膜
（図示せず）を形成し、この絶縁膜に窓明けしてこの窓
明け部分にアルミニウムからなる下地電極１１を形成し
内部素子と電気的に接続している。１２は下地電極１１
上に形成したバンプ電極で、金線の先端に形成した溶融
金ボールをキャピラリ先端で圧潰し、この圧潰部分の上
部で金線を切断することにより形成されたもので、径大
のボール圧潰部（バンプ電極本体）１２ａと金線の切断
残り部分によって形成される凸部１２ｂとで構成され
る。直径２５μｍの金線を用いた場合、バンプ電極本体
１２ａは直径約８０μｍ、高さ約２５μｍに形成され、
凸部１２ｂは回転放物体状となり、基部直径２５μｍ、
下地電極１１からの全高は約７０μｍとなる。１３はこ
の半導体ペレット９が接続される配線基板で、例えばエ
ポキシ樹脂の多層絶縁基板１４上に導電パターン（図示
せず）を形成し、その一部を半導体ペレット９のバンプ
電極１２と対向して位置させパッド電極１５を形成して
いる。導電パターンは例えば厚さ１８μｍの銅箔をエッ
チング処理して形成したもので、レジスト膜が被覆さ
れ、パッド電極１５など必要部分のみが露呈されてい
る。パッド電極１５には図２に示すようにバンプ電極１
２の凸部１２ｂと係合する凹部１５ａが形成され、この
凹部１５ａの内周面を含む表面には厚さ約３μｍのニッ
ケルメッキ層１６ａと厚さ約０．０５μｍの金メッキ層
１６ｂとが積層形成されている。凹部１５ａの内周面の
銅に比較して硬いニッケルメッキ層１６ａは凹部１５ａ
の補強層１７として作用する。この配線基板１３は銅箔
を接着した絶縁基板１４に第１のフォトレジスト膜を形
成して、所定パターンに露光し、フォトレジスト膜の窓
明け部分に露呈した銅箔面をエッチングして所定形状の
導電パターンを形成し、この第１のフォトレジスト膜を
除去して、第２のフォトレジスト膜を形成して、パッド
電極１５の形成予定部を露光し窓明けして固化する。そ
してパッド電極形成予定部にレーザ光を照射して凹部１
５ａを形成する。この凹部１５ａは直径約３０μｍで、
導電パターンのパッド電極形成予定部を貫通し深さが約
２２μｍに形成され、パッド電極形成予定部と同時にメ
ッキ処理されて直径約２４μｍに形成される。この配線
基板１３上のパッド電極１５で囲まれ半導体ペレット９
が対向配置される領域に樹脂１８を供給して、半導体ペ
レット９と配線基板１３とを対向させ、凸部１２ｂを凹
部１５ａに挿入して加圧し、樹脂１８を硬化させるため
に約２００℃に加熱すると、凸部１２ｂは回転放物体様
に形成されているため、凹部１５ａを貫通し、その先端
が加熱により軟化した絶縁基板１４に食い込み中間部が
軸方向に圧縮されて膨出し、凸部１２ｂ外周面は凹部１
５ａ内周面に密接し係合する。このとき、凹部１５ａの
内周面はメッキによる補強層１７が形成されており、凸
部１２ｂの膨出に凹部１５ａ内周面が追随しないため、
凸部１２ｂと凹部１５ａは強固に密着する。そしてバン
プ電極１２のボール圧潰部１２ａがパッド電極１５と重
合し塑性変形した状態で密着する。この状態を保って、
樹脂１８を硬化させると樹脂１８の収縮によりバンプ電
極１２とパッド電極１５とは加圧された状態を保ち、図
１に示す半導体装置が得られる。この半導体装置は、上
記のように凹部１５ａ内で凸部１２ｂが係合し、この係
合によりボール圧潰部１２ａとパッド電極１５の圧接に
よる電気的接続をさらに確実なものとしているが、樹脂
１８の硬化を促進させるために、半導体ペレット９を加
熱すると、この熱は半導体基板１０からバンプ電極１２
に伝達され、各電極１２、１５の重合部と凹凸部１２
ｂ、１５ａの係合部に集中的に伝達される。このとき、
樹脂１８の加熱温度を配線基板１３の絶縁基板１４のガ
ラス転移温度より高く、例えばガラス転移温度１２０〜
１７０℃のエポキシ樹脂に対し半導体ペレット９の加熱
温度を２００℃に設定し、１２０秒間加圧すると、絶縁
基板１４のパッド電極１５部分が局部的に軟化し、凹部
１５ａを中心に数μｍ〜２０μｍ沈み込み変形する。所
定時間、加熱、加圧すると加熱加圧を停止しても変形状
態がこの状態が残留するが、この変形により、図３に示
すように凹部１５ａの開口部が狭くなり、凸部１２ｂの
基部に食い込み凹凸部１２ｂ，１５ａの係合状態を強固
にすることができる。これにより、パッド電極１５とバ
ンプ電極本体１２ａの圧接による電気的接続が、樹脂１
８にクラックを生じることにより損なわれても、凹凸部
１２ｂ、１５ａの係合状態が保たれるため各電極１２、
１５の電気的接続を良好に保つことができる。従って、
本発明による半導体装置は、起動、停止が頻繁に繰り返
されるような電子機器、温度変化が大きく熱膨張、収縮
が著しい環境で使用される電子機器に適用でき、信頼性
の高い電子部品を提供することができる。尚、本発明は
上記実施例にのみ限定されるものではなく、例えば、半
導体ペレット９は凸部１２ｂを金属細線の引き切り切断
して形成したものだけでなく、引き切り切断した後、平
板治具でレベリング処理し凸部１２ｂの高さを揃えたも
のでもよい。また、バンプ電極１２はボールボンディン
グ法により形成するだけでなく、メッキや蒸着により形
成することもでき、この場合には凸部１２ｂは線状だけ
でなく、平面形状、側面形状をともに任意の形状に形成
することができる。またこれに対応して、凹部１５ａも
レーザ光照射により形成するだけでなく、エッチング処
理により形成することができ、平面形状も円形だけでな
く、凸部１２ｂの形状に対応して形成することができ
る。また、本発明は半導体ペレット９上の全てのバンプ
電極１２に適用するだけでなく、熱膨張、収縮により大
きな応力がかかる部分にのみ適用することもできる。ま
た、樹脂１８の加熱温度は、樹脂１８の硬化時間に直接
関係するが、硬化時間の短いものや、紫外線硬化型樹脂
を用いることにより加熱時間を省くこともでき、２００
℃以上の温度で加熱時間を短縮することもできる。
【０００７】
【発明の効果】以上のように本発明によればバンプ電極
とパッド電極とを圧接させて電気的接続させるとともに
各電極に形成した凹凸部を互いに係合させるようにした
から、半導体ペレットと配線基板１３とを接着し各電極
間の圧接状態を保つ樹脂にクラックを生じて各電極間の
圧接状態が損なわれることになっても、電気的接続を保
つことができ、信頼性の高い半導体装置を実現できる。
【図面の簡単な説明】
【図１】 本発明の実施例を示す要部側断面図
【図２】 配線基板の要部拡大側断面図
【図３】 図１半導体装置の要部拡大側断面図
【図４】 従来の半導体装置の一例を示す要部側断面図
【符号の説明】
９ 半導体ペレット １２ バンプ電極 １２ａ バンプ電極本体 １２ｂ 凸部 １３ 配線基板 １４ 絶縁基板 １５ パッド電極 １５ａ 凹部 １８ 樹脂

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】一主面上に多数のバンプ電極を形成した半
    導体ペレットと前記バンプ電極に対応してパッド電極を
    形成した配線基板とを対向させ、バンプ電極とパッド電
    極とを重合させて加圧し、半導体ペレットと配線基板の
    対向面間を樹脂にて接着したプリップチップ構造の半導
    体装置において、 上記バンプ電極とパッド電極の重合部分に、バンプ電極
    より径小でかつ互いに係合する凸部及び凹部をそれぞれ
    形成したことを特徴とする半導体装置。
  2. 【請求項２】バンプ電極が、金線の先端に形成した溶融
    ボールを圧着して形成されたものであり、凸部が金線の
    切断残り部分であることを特徴とする請求項１に記載の
    半導体装置。
  3. 【請求項３】パッド電極に、バンプ電極に形成された凸
    部と係合する凹部を形成し、この凹部の内周面に補強層
    を形成したことを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】配線基板のパッド電極近傍を変形させ凹部
    内周面を凸部外周面に密着させたことを特徴とする請求
    項１に記載の半導体装置。
  5. 【請求項５】金属細線の先端を溶融させて形成した金属
    ボールを半導体ペレットに加圧接着しこの加圧接着部近
    傍で金属細線を切断して金属細線の切断残り部分による
    凸部を有するバンプ電極を形成する工程と、半導体ペレ
    ット上に形成したバンプ電極と対応する絶縁基板上の所
    定位置にパッド電極を形成するとともにパッド電極領域
    内に前記凸部と係合する凹部を形成する工程と、半導体
    ペレットと配線基板の対向面間に樹脂を供給する工程
    と、半導体ペレットと配線基板とを対向させバンプ電極
    とパッド電極とをそれぞれに形成した凹凸部を係合させ
    て重合加圧する工程とを含むことを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】絶縁基板上の、半導体ペレット上に形成さ
    れた多数のバンプ電極と対応する位置にパッド電極を形
    成した配線基板であって、このパッド電極に前記バンプ
    電極を重合加圧させ、半導体ペレットが樹脂にて接着さ
    れる配線基板において、 前記パッド電極に、半導体ペレットのバンプ電極より突
    設された凸部が係合される凹部を、レーザ光を照射して
    形成したことを特徴とする配線基板。
  7. 【請求項７】パッド電極を含む絶縁基板上を保護膜で被
    覆し、この保護膜上よりパッド電極にレーザ光を照射し
    て凹部を形成したことを特徴とする請求項６に記載の配
    線基板。
  8. 【請求項８】凹部内周面を含むパッド電極表面を硬質金
    属にて被覆したことを特徴とする請求項６に記載の配線
    基板。
JP9037476A 1997-02-21 1997-02-21 半導体装置およびその製造方法並びに配線基板 Pending JPH10233413A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9037476A JPH10233413A (ja) 1997-02-21 1997-02-21 半導体装置およびその製造方法並びに配線基板
US09/023,432 US6194781B1 (en) 1997-02-21 1998-02-13 Semiconductor device and method of fabricating the same
CN98106629A CN1100349C (zh) 1997-02-21 1998-02-21 半导体器件及其制造方法
US09/375,637 US6406989B1 (en) 1997-02-21 1999-08-17 Method of fabricating semiconductor device with bump electrodes
US09/663,776 US6433426B1 (en) 1997-02-21 2000-09-18 Semiconductor device having a semiconductor with bump electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9037476A JPH10233413A (ja) 1997-02-21 1997-02-21 半導体装置およびその製造方法並びに配線基板

Publications (1)

Publication Number Publication Date
JPH10233413A true JPH10233413A (ja) 1998-09-02

Family

ID=12498584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9037476A Pending JPH10233413A (ja) 1997-02-21 1997-02-21 半導体装置およびその製造方法並びに配線基板

Country Status (3)

Country Link
US (2) US6194781B1 (ja)
JP (1) JPH10233413A (ja)
CN (1) CN1100349C (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026910A1 (en) * 1999-10-08 2001-04-19 Dai Nippon Printing Co., Ltd. Non-contact data carrier and ic chip
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびｉｃチップ
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002222828A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 半導体素子実装用基板
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP2008091692A (ja) * 2006-10-03 2008-04-17 Alps Electric Co Ltd 半導体回路モジュールの製造方法
JP2011210930A (ja) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd フレキシブル基板及び該フレキシブル基板を備える回路モジュール
CN102340934A (zh) * 2010-07-20 2012-02-01 深圳市堃琦鑫华科技有限公司 一种无金属钎料pcb电子装配工艺

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365977B1 (en) * 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
KR100817646B1 (ko) * 2000-03-10 2008-03-27 스태츠 칩팩, 엘티디. 플립칩 상호연결 구조물
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP3414696B2 (ja) * 2000-05-12 2003-06-09 日本電気株式会社 半導体装置のキャリア基板の電極構造
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
JP2002222899A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
US7154166B2 (en) 2001-08-15 2006-12-26 Texas Instruments Incorporated Low profile ball-grid array package for high power
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
TWI237364B (en) * 2004-12-14 2005-08-01 Advanced Semiconductor Eng Flip chip package with anti-floating mechanism
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US20090065936A1 (en) * 2005-03-16 2009-03-12 Jenny Wai Lian Ong Substrate, electronic component, electronic configuration and methods of producing the same
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US8120149B2 (en) * 2006-01-24 2012-02-21 Stats Chippac Ltd. Integrated circuit package system
JP4793169B2 (ja) 2006-08-24 2011-10-12 日立電線株式会社 接続体および光送受信モジュール
US7692281B2 (en) * 2007-02-16 2010-04-06 Tyco Electronics Corporation Land grid array module with contact locating features
FR2928032B1 (fr) * 2008-02-22 2011-06-17 Commissariat Energie Atomique Composant de connexion muni d'inserts avec cales compensatrices.
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
JP5573396B2 (ja) * 2010-06-15 2014-08-20 富士通株式会社 固体電解コンデンサおよび電源回路
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US8304277B2 (en) 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
JP6075825B2 (ja) * 2012-04-26 2017-02-08 新光電気工業株式会社 パッド形成方法
CN104401929B (zh) * 2014-11-20 2016-05-11 上海华虹宏力半导体制造有限公司 用于融合键合晶片的键合结构及锚点结构
JP2017050358A (ja) * 2015-08-31 2017-03-09 トヨタ自動車株式会社 半導体装置
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US10991668B1 (en) * 2019-12-19 2021-04-27 Synaptics Incorporated Connection pad configuration of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US3986225A (en) * 1975-09-02 1976-10-19 Duskin Franchise Co. Ltd. Mop holder
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH05166881A (ja) 1991-12-19 1993-07-02 Matsushita Electron Corp フリップチップ実装方法
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JPH07153796A (ja) 1993-11-30 1995-06-16 Toshiba Corp 半導体実装装置およびその製造方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026910A1 (en) * 1999-10-08 2001-04-19 Dai Nippon Printing Co., Ltd. Non-contact data carrier and ic chip
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびｉｃチップ
US6686650B1 (en) 1999-10-08 2004-02-03 Dai Nippon Printing Co., Ltd. Non-contact data carrier and IC chip
US6887738B2 (en) 2000-06-28 2005-05-03 Sharp Kabushiki Kaisha Method of making semiconductor device with flip chip mounting
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4520052B2 (ja) * 2001-01-17 2010-08-04 パナソニック株式会社 半導体装置およびその製造方法
JP2002222828A (ja) * 2001-01-29 2002-08-09 Kyocera Corp 半導体素子実装用基板
JP4587573B2 (ja) * 2001-01-29 2010-11-24 京セラ株式会社 半導体素子実装体および半導体素子実装体の製造方法
JP2008091692A (ja) * 2006-10-03 2008-04-17 Alps Electric Co Ltd 半導体回路モジュールの製造方法
JP4745185B2 (ja) * 2006-10-03 2011-08-10 アルプス電気株式会社 半導体回路モジュールの製造方法
JP2011210930A (ja) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd フレキシブル基板及び該フレキシブル基板を備える回路モジュール
CN102340934A (zh) * 2010-07-20 2012-02-01 深圳市堃琦鑫华科技有限公司 一种无金属钎料pcb电子装配工艺

Also Published As

Publication number Publication date
US6194781B1 (en) 2001-02-27
CN1100349C (zh) 2003-01-29
US6433426B1 (en) 2002-08-13
CN1198013A (zh) 1998-11-04

Similar Documents

Publication Publication Date Title
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
US5739053A (en) Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
JPH10303252A (ja) 半導体装置
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP3252745B2 (ja) 半導体装置およびその製造方法
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
JP3269390B2 (ja) 半導体装置
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2001148401A (ja) 半導体装置およびその製造方法
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
US6406989B1 (en) Method of fabricating semiconductor device with bump electrodes
JPH11111761A (ja) 半導体チップ部品の実装体
JP2006319253A (ja) 電子部品実装体の製造方法
JP2001274197A (ja) 半導体装置及びその製造方法
JPH1167823A (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2004247621A (ja) 半導体装置およびその製造方法
JPH1116941A (ja) キャリアフィルムを用いた半導体パッケージの製造方法
JP2004253598A (ja) 電子部品の実装方法
JPH11224918A (ja) 半導体装置及びその製造方法
US6407457B1 (en) Contact-bumpless chip contacting method and an electronic circuit produced by said method
JP2001127102A (ja) 半導体装置およびその製造方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法