JP2770821B2 - 半導体装置の実装方法および実装構造 - Google Patents
半導体装置の実装方法および実装構造Info
- Publication number
- JP2770821B2 JP2770821B2 JP19215096A JP19215096A JP2770821B2 JP 2770821 B2 JP2770821 B2 JP 2770821B2 JP 19215096 A JP19215096 A JP 19215096A JP 19215096 A JP19215096 A JP 19215096A JP 2770821 B2 JP2770821 B2 JP 2770821B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting pad
- mounting
- semiconductor device
- substrate
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を基板
に実装する方法およびその実装構造に関し、特に、フリ
ップチップ方式による半導体装置を基板に実装する方法
およびその実装構造に関する。
に実装する方法およびその実装構造に関し、特に、フリ
ップチップ方式による半導体装置を基板に実装する方法
およびその実装構造に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、低価格化に伴
い、半導体素子を基板に高密度で実装するための構造が
簡略化されてきている。このような簡略化された構造を
有する半導体素子の高密度実装構造としてフリップチッ
プ方式が提案されている。
い、半導体素子を基板に高密度で実装するための構造が
簡略化されてきている。このような簡略化された構造を
有する半導体素子の高密度実装構造としてフリップチッ
プ方式が提案されている。
【０００３】フリップチップ方式は、複数のバンプ電極
が少なくとも一つの面に実装された半導体素子を、その
面をフェイスダウンさせて回路基板に接続するものであ
り、特開平４−８２２４１号公報に開示されている。
が少なくとも一つの面に実装された半導体素子を、その
面をフェイスダウンさせて回路基板に接続するものであ
り、特開平４−８２２４１号公報に開示されている。
【０００４】図９（Ａ）および（Ｂ）を参照して、従来
のフリップチップ実装構造について説明する。
のフリップチップ実装構造について説明する。
【０００５】基板１上に、ゴム等の弾性回復力を有する
物質からなる絶縁性樹脂層２が形成されている。さら
に、絶縁性樹脂層２上にスパッタリング法あるいは蒸着
法により実装用パッド３が形成されている。絶縁性樹脂
層２上の半導体素子４が基板１に固定される領域であっ
て、基板１上の実装用パッド３が形成される領域も含む
領域に封止樹脂５が塗布されている。一方、半導体素子
４の基板１側の面には、複数のバンプ電極６が形成され
ている。
物質からなる絶縁性樹脂層２が形成されている。さら
に、絶縁性樹脂層２上にスパッタリング法あるいは蒸着
法により実装用パッド３が形成されている。絶縁性樹脂
層２上の半導体素子４が基板１に固定される領域であっ
て、基板１上の実装用パッド３が形成される領域も含む
領域に封止樹脂５が塗布されている。一方、半導体素子
４の基板１側の面には、複数のバンプ電極６が形成され
ている。
【０００６】まず、半導体素子４の下面に設けられる複
数のバンプ電極６と基板１上の実装用パッド３との位置
合わせを行い、次いで、半導体素子４が基板１上に加圧
圧接される。この際、半導体素子４のバンプ電極６と基
板１上の実装用パッド３との間に存在していた封止樹脂
５が押し出されるため、バンプ電極６と実装用パッド３
とが電気的に接続される。この従来のフリップチップ実
装構造では、基板１と実装用パッド３との間に弾性回復
力を有する絶縁性樹脂層２が形成されているために、絶
縁性樹脂層２の弾性回復力と封止樹脂５の収縮力によっ
てバンプ電極６と実装用パッド３との電気的接続が安定
して保持される。
数のバンプ電極６と基板１上の実装用パッド３との位置
合わせを行い、次いで、半導体素子４が基板１上に加圧
圧接される。この際、半導体素子４のバンプ電極６と基
板１上の実装用パッド３との間に存在していた封止樹脂
５が押し出されるため、バンプ電極６と実装用パッド３
とが電気的に接続される。この従来のフリップチップ実
装構造では、基板１と実装用パッド３との間に弾性回復
力を有する絶縁性樹脂層２が形成されているために、絶
縁性樹脂層２の弾性回復力と封止樹脂５の収縮力によっ
てバンプ電極６と実装用パッド３との電気的接続が安定
して保持される。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来のフリップチップ実装構造では、温度サイクル試験等
の加速試験において絶縁性樹脂層２の弾性回復力および
封止樹脂５の収縮力が劣化しやすく、結果として、封止
樹脂５の熱膨張量がその収縮力および絶縁性樹脂層２の
弾性回復力を上回り、バンプ電極６と実装用パッド３の
間に隙間が形成される。したがって、バンプ電極６と実
装用パッド３との間に形成された隙間が原因で、半導体
素子４と基板１とが接続不良を起こす。
来のフリップチップ実装構造では、温度サイクル試験等
の加速試験において絶縁性樹脂層２の弾性回復力および
封止樹脂５の収縮力が劣化しやすく、結果として、封止
樹脂５の熱膨張量がその収縮力および絶縁性樹脂層２の
弾性回復力を上回り、バンプ電極６と実装用パッド３の
間に隙間が形成される。したがって、バンプ電極６と実
装用パッド３との間に形成された隙間が原因で、半導体
素子４と基板１とが接続不良を起こす。
【０００８】さらに、この従来のフリップチップ実装構
造では、実装用パッド３および絶縁性樹脂層２を弾性変
形させた状態で、半導体素子４と基板１とを接続させて
いる。そのため、温度変化により封止樹脂５の収縮力と
絶縁性樹脂層２の弾性回復力とのバランスが変化した場
合、それに伴って実装用パッド３の変形状態も変化す
る。このように、温度変化により、実装用パッド３にか
なりのストレスが加わることになり、その結果、実装用
パッド３が損傷して、断線等が生じるケースもある。
造では、実装用パッド３および絶縁性樹脂層２を弾性変
形させた状態で、半導体素子４と基板１とを接続させて
いる。そのため、温度変化により封止樹脂５の収縮力と
絶縁性樹脂層２の弾性回復力とのバランスが変化した場
合、それに伴って実装用パッド３の変形状態も変化す
る。このように、温度変化により、実装用パッド３にか
なりのストレスが加わることになり、その結果、実装用
パッド３が損傷して、断線等が生じるケースもある。
【０００９】さらに、従来のフリップチップ構造では、
基板１上に弾性回復力を有する絶縁性樹脂層２を形成す
る必要があるために、製造工程の複雑化、高コスト化を
避けることはできない。
基板１上に弾性回復力を有する絶縁性樹脂層２を形成す
る必要があるために、製造工程の複雑化、高コスト化を
避けることはできない。
【００１０】さらに、従来のフリップリップ実装構造で
は、球状のバンプ電極を予め塗布された封止樹脂中に埋
入させて、このバンプ電極と実装用パッドとの接続を図
っているために、バンプ電極と実装用パッドとの間に封
止樹脂が残留した状態で両者が接続されてしまう。した
がって、バンプ電極と実装用パッドとの間に不要な封止
樹脂が残留しているために、接続状態が極めて不安定で
あるという問題点もある。
は、球状のバンプ電極を予め塗布された封止樹脂中に埋
入させて、このバンプ電極と実装用パッドとの接続を図
っているために、バンプ電極と実装用パッドとの間に封
止樹脂が残留した状態で両者が接続されてしまう。した
がって、バンプ電極と実装用パッドとの間に不要な封止
樹脂が残留しているために、接続状態が極めて不安定で
あるという問題点もある。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置の実装方法は、複数の突起電
極を有する半導体装置を基板に実装する方法であって、
基板上には実装用パッドが予め形成されているととも
に、基板上の前記半導体装置が実装される領域上には封
止樹脂が予め備えられ、突起電極を実装用パッドに押し
つけて、突起電極の先端を突起電極と実装用パッドとの
接触面積が点から面に拡大するように変形させた後、封
止樹脂を硬化させるものである。
めに、本発明の半導体装置の実装方法は、複数の突起電
極を有する半導体装置を基板に実装する方法であって、
基板上には実装用パッドが予め形成されているととも
に、基板上の前記半導体装置が実装される領域上には封
止樹脂が予め備えられ、突起電極を実装用パッドに押し
つけて、突起電極の先端を突起電極と実装用パッドとの
接触面積が点から面に拡大するように変形させた後、封
止樹脂を硬化させるものである。
【００１２】また、本発明の半導体装置の実装構造は、
基板上に設けられる実装用パッドと、半導体装置の基板
側の面に設けられ、略球状の第１の部分と実装用パッド
に加圧圧接されて該実装用パッドとの接触部分が点から
面へと拡大するように変形された第２の部分とを含んで
形成される複数の突起電極と、基板と半導体装置との間
に配置される封止樹脂とを備えるものである。
基板上に設けられる実装用パッドと、半導体装置の基板
側の面に設けられ、略球状の第１の部分と実装用パッド
に加圧圧接されて該実装用パッドとの接触部分が点から
面へと拡大するように変形された第２の部分とを含んで
形成される複数の突起電極と、基板と半導体装置との間
に配置される封止樹脂とを備えるものである。
【００１３】
【発明の実施の形態】本発明の第１の実施形態につい
て、図１（Ａ）〜（Ｃ）を参照して詳細に説明する。
て、図１（Ａ）〜（Ｃ）を参照して詳細に説明する。
【００１４】図１（Ａ）を参照すると、内層回路１０２
を有する積層構造の回路基板１０１上には、底面１１０
が内層回路１０２と接するような凹状の実装用パッド１
０３が設けられている。一方、半導体素子１０５の回路
基板１０１側の面には、尖状のテール１０６を有する複
数のバンプ電極１０７が電極１０８を介して設けられて
いる。
を有する積層構造の回路基板１０１上には、底面１１０
が内層回路１０２と接するような凹状の実装用パッド１
０３が設けられている。一方、半導体素子１０５の回路
基板１０１側の面には、尖状のテール１０６を有する複
数のバンプ電極１０７が電極１０８を介して設けられて
いる。
【００１５】図１（Ａ）では、回路基板１０１上に封止
樹脂１０９が供給され、実装用パッド１０３にバンプ電
極１０７を対向させるように、半導体素子１０５が回路
基板１０１に対して位置合わせされている。
樹脂１０９が供給され、実装用パッド１０３にバンプ電
極１０７を対向させるように、半導体素子１０５が回路
基板１０１に対して位置合わせされている。
【００１６】図１（Ｂ）を参照すると、半導体素子１０
５を回路基板１０１に対し押しつけて、バンプ電極１０
７のテール１０６を封止樹脂１０９中に埋入させる。埋
入したテール１０６の先端は、実装用パッド１０３の底
面１１０に当接する。さらに、半導体素子１０５を回路
基板１０１に対して押圧して、図１（Ｃ）に示すよう
に、バンプ電極１０７のテール１０６を塑性変形させて
実装用パッド１０３の底面１１０に圧接させる。そし
て、封止樹脂１０９を半導体素子１０５のバンプ電極１
０３が設置された面にも接着させた状態で、封止樹脂１
０９を加熱硬化させる。
５を回路基板１０１に対し押しつけて、バンプ電極１０
７のテール１０６を封止樹脂１０９中に埋入させる。埋
入したテール１０６の先端は、実装用パッド１０３の底
面１１０に当接する。さらに、半導体素子１０５を回路
基板１０１に対して押圧して、図１（Ｃ）に示すよう
に、バンプ電極１０７のテール１０６を塑性変形させて
実装用パッド１０３の底面１１０に圧接させる。そし
て、封止樹脂１０９を半導体素子１０５のバンプ電極１
０３が設置された面にも接着させた状態で、封止樹脂１
０９を加熱硬化させる。
【００１７】本実施形態では、半導体素子１０５のバン
プ電極１０７が回路基板１０１の実装用パッド１０３上
に接触した後、さらに、バンプ電極１０７を実装用パッ
ド１０３に強く押しつけたとしても、実装用パッド１０
３の底面１１０に接して下層に形成された内層回路１０
２が、バンプ電極１０７による実装用パッド１０３への
押圧力を分散させる。したがって、実装用パッド１０３
がその押圧力により変形することはなく、バンプ電極１
０７のテール１０６のみが塑性変形するために、実装用
パッド１０３の損傷に対する信頼性を保持したまま、確
実にバンプ電極１０７を実装用パッド１０３に接続する
ことができる。
プ電極１０７が回路基板１０１の実装用パッド１０３上
に接触した後、さらに、バンプ電極１０７を実装用パッ
ド１０３に強く押しつけたとしても、実装用パッド１０
３の底面１１０に接して下層に形成された内層回路１０
２が、バンプ電極１０７による実装用パッド１０３への
押圧力を分散させる。したがって、実装用パッド１０３
がその押圧力により変形することはなく、バンプ電極１
０７のテール１０６のみが塑性変形するために、実装用
パッド１０３の損傷に対する信頼性を保持したまま、確
実にバンプ電極１０７を実装用パッド１０３に接続する
ことができる。
【００１８】また、本実施形態では、圧接工法用樹脂の
特性として硬化収縮率が熱膨張率よりも大きいものを封
止樹脂１０９として用いている。この封止樹脂１０９を
介して半導体素子１０５を回路基板１０１に高温加熱加
圧して実装すると、封止樹脂１０９は高い収縮率を得て
バンプ電極１０７と実装用パッド１０３とを確実に接続
させることができる。また、高温環境下においても硬化
収縮率が熱膨張率を上回っているためバンプ電極１０７
を実装用パッド１０３から離そうとする力が働かず、し
たがって、接続状態が不安定になることはない。
特性として硬化収縮率が熱膨張率よりも大きいものを封
止樹脂１０９として用いている。この封止樹脂１０９を
介して半導体素子１０５を回路基板１０１に高温加熱加
圧して実装すると、封止樹脂１０９は高い収縮率を得て
バンプ電極１０７と実装用パッド１０３とを確実に接続
させることができる。また、高温環境下においても硬化
収縮率が熱膨張率を上回っているためバンプ電極１０７
を実装用パッド１０３から離そうとする力が働かず、し
たがって、接続状態が不安定になることはない。
【００１９】また、半導体素子１０５のバンプ電極１０
７のテール１０６の形状が尖状であるために、バンプ電
極１０７を実装用パッド１０３に押しつけてテール１０
６を変形させることにより、バンプ電極１０７の先端と
実装用パッド１０３との接触部分が点から面へ広がる。
したがって、実装用パッド１０３上に存在していた封止
樹脂１０９が、確実にテール１０６とパッド１０３との
接触部分から排除される。バンプ電極１０７と実装用パ
ッド１０３の挟雑物のない確実な接続を得ることができ
る。
７のテール１０６の形状が尖状であるために、バンプ電
極１０７を実装用パッド１０３に押しつけてテール１０
６を変形させることにより、バンプ電極１０７の先端と
実装用パッド１０３との接触部分が点から面へ広がる。
したがって、実装用パッド１０３上に存在していた封止
樹脂１０９が、確実にテール１０６とパッド１０３との
接触部分から排除される。バンプ電極１０７と実装用パ
ッド１０３の挟雑物のない確実な接続を得ることができ
る。
【００２０】次に、本発明の第１の実施形態を図２
（Ａ）〜（Ｄ）、図３（Ａ）〜（Ｄ）、図４（Ａ）、
（Ｂ）および図５を参照して、さらに詳細に説明する。
（Ａ）〜（Ｄ）、図３（Ａ）〜（Ｄ）、図４（Ａ）、
（Ｂ）および図５を参照して、さらに詳細に説明する。
【００２１】図２（Ａ）には、半導体素子が実装されて
いない状態の回路基板が示される。回路基板１０１上に
設けれた実装用パッド１０３は凹形状を有しており、そ
の凹部の底面１１０が回路基板の内層回路１０２と接続
されている。
いない状態の回路基板が示される。回路基板１０１上に
設けれた実装用パッド１０３は凹形状を有しており、そ
の凹部の底面１１０が回路基板の内層回路１０２と接続
されている。
【００２２】ここで、このような実装用パッドが設けら
れた回路基板の製造方法について図３（Ａ）〜（Ｄ）を
参照して説明する。
れた回路基板の製造方法について図３（Ａ）〜（Ｄ）を
参照して説明する。
【００２３】回路基板は、プリント配線基板上に樹脂層
を積みフォトビアホールで各層の接続を取るような、い
わゆる、ビルドアップ工法におけるフォトビアホールの
形成方法を適用して、製造することができる。
を積みフォトビアホールで各層の接続を取るような、い
わゆる、ビルドアップ工法におけるフォトビアホールの
形成方法を適用して、製造することができる。
【００２４】回路基板１０１は、エポキシを含む材料か
らなる基板１１１上に内層回路１０２が形成される積層
板を用いる。図３（Ａ）を参照すると、内層回路１０２
上には、感光性樹脂１１２が塗布されている。さらに、
図３（Ｂ）に示すように、感光性樹脂１１２表面の一部
に斜光材１１３を配置し、上方から一様に光１１４を照
射する。すると、図３（Ｃ）に示すとおり、光１１４が
照射された領域における感光性樹脂１１２は、内層回路
１０２上で硬化し、一方、斜光材１１３が設けられた部
分のみ、光１１４が照射されないため、樹脂１１２は硬
化せずに除去され、内層回路１０２の一部が露出され
る。さらに、その感光性樹脂１１２上および露出した内
層回路１０２上に、めっき工法等により、実装用パッド
１０３を形成する。最後に、実装用パッドの表面に対し
て研磨が施される。
らなる基板１１１上に内層回路１０２が形成される積層
板を用いる。図３（Ａ）を参照すると、内層回路１０２
上には、感光性樹脂１１２が塗布されている。さらに、
図３（Ｂ）に示すように、感光性樹脂１１２表面の一部
に斜光材１１３を配置し、上方から一様に光１１４を照
射する。すると、図３（Ｃ）に示すとおり、光１１４が
照射された領域における感光性樹脂１１２は、内層回路
１０２上で硬化し、一方、斜光材１１３が設けられた部
分のみ、光１１４が照射されないため、樹脂１１２は硬
化せずに除去され、内層回路１０２の一部が露出され
る。さらに、その感光性樹脂１１２上および露出した内
層回路１０２上に、めっき工法等により、実装用パッド
１０３を形成する。最後に、実装用パッドの表面に対し
て研磨が施される。
【００２５】凹状に形成された実装用パッド１０３を備
える回路基板１０１の形成方法は、フォトビア法に限ら
れるものではなく、レーザ光を用いた穴開け技術を適用
しても良い。
える回路基板１０１の形成方法は、フォトビア法に限ら
れるものではなく、レーザ光を用いた穴開け技術を適用
しても良い。
【００２６】実装用パッド１０３の厚みに関しては、周
知のめっき工法により所望の厚みを得ることができるた
め、特に限定されないが、本実施形態では、例えば、２
０μｍ程度とする。また、実装用パッド１０３の凹部形
状は、特に限定されるものではないが、本実施形態で
は、開口径を９０μｍ、底面の直径を５０μｍの円形状
のものを採用する。
知のめっき工法により所望の厚みを得ることができるた
め、特に限定されないが、本実施形態では、例えば、２
０μｍ程度とする。また、実装用パッド１０３の凹部形
状は、特に限定されるものではないが、本実施形態で
は、開口径を９０μｍ、底面の直径を５０μｍの円形状
のものを採用する。
【００２７】図２（Ｂ）を参照すると、回路基板１０１
上の半導体素子１０５を搭載する領域に封止樹脂１０９
が供給される。封止樹脂の供給方法としては、スクリー
ン印刷工法を適用することができるが、この工法に限定
されるものではなく、他の公知の方法、例えば、ディス
ペンサーを用いて封止樹脂１０９を回路基板１０１上に
供給する方法等も適用することができる。また、封止樹
脂１０９としては、エポキシ系の熱硬化型即硬化性樹脂
で硬化収縮率の値が熱膨張率の値よりも大きい樹脂が使
用される。本実施形態では、例えば、封止樹脂１０９と
して、２７０゜Cの加熱を３０秒ほど行うことにより硬化
が完了するものを使用する。
上の半導体素子１０５を搭載する領域に封止樹脂１０９
が供給される。封止樹脂の供給方法としては、スクリー
ン印刷工法を適用することができるが、この工法に限定
されるものではなく、他の公知の方法、例えば、ディス
ペンサーを用いて封止樹脂１０９を回路基板１０１上に
供給する方法等も適用することができる。また、封止樹
脂１０９としては、エポキシ系の熱硬化型即硬化性樹脂
で硬化収縮率の値が熱膨張率の値よりも大きい樹脂が使
用される。本実施形態では、例えば、封止樹脂１０９と
して、２７０゜Cの加熱を３０秒ほど行うことにより硬化
が完了するものを使用する。
【００２８】なお、本実施形態において、封止樹脂とし
ては、加熱硬化するものに限らず、紫外線を照射するこ
とにより硬化する樹脂等も用いることができる。
ては、加熱硬化するものに限らず、紫外線を照射するこ
とにより硬化する樹脂等も用いることができる。
【００２９】次に、図２（Ｃ）に示すように、半導体素
子１０５の下面に形成された複数のバンプ電極１０７と
回路基板１０１上の実装用パッド１０３の底面１１０と
の位置とが対応するように位置合わせが行われる。
子１０５の下面に形成された複数のバンプ電極１０７と
回路基板１０１上の実装用パッド１０３の底面１１０と
の位置とが対応するように位置合わせが行われる。
【００３０】ここで、テールを有するバンプ電極の形成
方法は、図４（Ａ）および（Ｂ）に示すとおり、ワイヤ
ボンディング法を適用して形成することができる。バン
プ電極を形成するためのワイヤの材質としては、金ある
いは金を含む合金が適用される。特に、９９．９９９％
高純度の金に特定の元素添加と熱処理を行うことによっ
て生成された材料が用いられる。
方法は、図４（Ａ）および（Ｂ）に示すとおり、ワイヤ
ボンディング法を適用して形成することができる。バン
プ電極を形成するためのワイヤの材質としては、金ある
いは金を含む合金が適用される。特に、９９．９９９％
高純度の金に特定の元素添加と熱処理を行うことによっ
て生成された材料が用いられる。
【００３１】図４（Ａ）を参照すると、先端が球状に形
成されたボンディングワイヤ１１５がツール１１６によ
り、電極１０８上に所定の押圧力で圧接される。次に、
図４（Ｂ）に示すとおり、ツール１１６を所定の力で、
電極１０８に対して真上に引き上げることによって、一
定の高さでボンディングワイヤ１１５を破断させ、略球
状の部分に高さばらつきのない尖状形状のテールが備え
られたバンプ電極１０７を電極１０８上に形成すること
ができる。
成されたボンディングワイヤ１１５がツール１１６によ
り、電極１０８上に所定の押圧力で圧接される。次に、
図４（Ｂ）に示すとおり、ツール１１６を所定の力で、
電極１０８に対して真上に引き上げることによって、一
定の高さでボンディングワイヤ１１５を破断させ、略球
状の部分に高さばらつきのない尖状形状のテールが備え
られたバンプ電極１０７を電極１０８上に形成すること
ができる。
【００３２】また、本実施形態のバンプ電極１０７の形
状としては、図５に示すとおり、バンプ径が８０μｍ、
テール径２０μｍ、バンプ厚４０μｍおよびテール長５
０μｍとする。しかしながら、これらのサイズは、特に
これに限定されるものではなく、例えば、バンプ径は、
半導体素子１０５上に設けれる電極１０８の大きさに応
じて適宜設計され、また、テール径も、所望のバンプ径
に応じて用いられるボンディングワイヤ１１５の径にほ
ぼ一致する。また、テール長は、これは、バンプ全長、
バンプ厚とテール長の合計である、に対し、４０％から
７０％程度に設計されることが可能であるが、好ましく
は、５０％から６０％程度の高さとすることが好まし
い。テール長が、バンプ全長に対して、短すぎたり、あ
るいは長すぎたりする場合には、半導体素子と回路基板
を接続する際に、バンプ電極の高さにばらつきが生じ易
く、結果として、良好な接続状態を得ることができな
い。
状としては、図５に示すとおり、バンプ径が８０μｍ、
テール径２０μｍ、バンプ厚４０μｍおよびテール長５
０μｍとする。しかしながら、これらのサイズは、特に
これに限定されるものではなく、例えば、バンプ径は、
半導体素子１０５上に設けれる電極１０８の大きさに応
じて適宜設計され、また、テール径も、所望のバンプ径
に応じて用いられるボンディングワイヤ１１５の径にほ
ぼ一致する。また、テール長は、これは、バンプ全長、
バンプ厚とテール長の合計である、に対し、４０％から
７０％程度に設計されることが可能であるが、好ましく
は、５０％から６０％程度の高さとすることが好まし
い。テール長が、バンプ全長に対して、短すぎたり、あ
るいは長すぎたりする場合には、半導体素子と回路基板
を接続する際に、バンプ電極の高さにばらつきが生じ易
く、結果として、良好な接続状態を得ることができな
い。
【００３３】さらに、図２（Ｄ）を参照すると、半導体
素子１０５が、回路基板１０１に加圧・加熱される。こ
こで、加圧量は、バンプ電極１０７が変形するのに十分
な量とし、本実施形態では、バンプ電極１０７１個当た
り３０グラムとする。また、加熱量は、半導体素子１０
５側を２７０度、回路基板１０１側を８０度で、保持時
間３０秒とする。なお、バンプ電極１０７の変形量は、
テール１０６のほぼ全体が変形することが好ましいが、
塑性変形後のテール１０６の高さが、変形前のテール長
の少なくとも５０％以下となるようにする。
素子１０５が、回路基板１０１に加圧・加熱される。こ
こで、加圧量は、バンプ電極１０７が変形するのに十分
な量とし、本実施形態では、バンプ電極１０７１個当た
り３０グラムとする。また、加熱量は、半導体素子１０
５側を２７０度、回路基板１０１側を８０度で、保持時
間３０秒とする。なお、バンプ電極１０７の変形量は、
テール１０６のほぼ全体が変形することが好ましいが、
塑性変形後のテール１０６の高さが、変形前のテール長
の少なくとも５０％以下となるようにする。
【００３４】テール１０７と実装用パッド１０３の底面
１１０との接触面積が、テール１０６の塑性変形に進行
につれて、点から面へ拡大されていく。したがって、バ
ンプ電極１０７と実装用パッド１０３との接触部から完
全に封止樹脂１０９を排除することができ、接続状態を
良好にすることができる。さらに、接触面積が拡大され
るため、安定した接続状態を得ることができる。
１１０との接触面積が、テール１０６の塑性変形に進行
につれて、点から面へ拡大されていく。したがって、バ
ンプ電極１０７と実装用パッド１０３との接触部から完
全に封止樹脂１０９を排除することができ、接続状態を
良好にすることができる。さらに、接触面積が拡大され
るため、安定した接続状態を得ることができる。
【００３５】また、バンプ電極１０７から実装用パッド
１０３が受ける押圧力は、実装用パッド１０３の下層に
配置される内層回路１０２で分散される。したがって、
実装用パッド１０３の変形を低減することができる。
１０３が受ける押圧力は、実装用パッド１０３の下層に
配置される内層回路１０２で分散される。したがって、
実装用パッド１０３の変形を低減することができる。
【００３６】次に、本発明の第２の実施形態について図
６（Ａ）〜（Ｃ）および図７（Ａ）〜（Ｄ）を参照して
詳細に説明する。
６（Ａ）〜（Ｃ）および図７（Ａ）〜（Ｄ）を参照して
詳細に説明する。
【００３７】図６（Ａ）を参照すると、半導体素子１０
５および半導体素子１０５に配置されるテール１０６を
有する複数のバンプ電極１０７は、前述の第１の実施形
態の構成と同様である。したがって、バンプ電極１０７
の形成方法も、図４（Ａ）および（Ｂ）で示した方法を
適用することができ、また、バンプ電極１０７の形状
も、図５に示した形状を適用できる。一方、内層回路１
０２を有する積層構造の回路基板１０１には、底面１１
７が内層回路１０２と接するような凹状の実装用パッド
１１８が設けられている。実装用パッド１１８の凹部の
断面形状は、図６（Ａ）に示すとおり、台形状であり、
底面１１７の径が凹部の開口の径よりも大きい。このよ
うな形状を有する実装用パッド１１８を設けた回路基板
１０１の形成方法は、基本的には、図３（Ａ）〜（Ｄ）
で示したプリント基板に対するビルドアップ工法のフォ
トビアホールの形成方法を適用することができるが、本
実施形態では、実装用パッド１１８の凹部の断面形状を
台形とするために、フォトビアホールの形成時に研磨量
を調整する必要がある。
５および半導体素子１０５に配置されるテール１０６を
有する複数のバンプ電極１０７は、前述の第１の実施形
態の構成と同様である。したがって、バンプ電極１０７
の形成方法も、図４（Ａ）および（Ｂ）で示した方法を
適用することができ、また、バンプ電極１０７の形状
も、図５に示した形状を適用できる。一方、内層回路１
０２を有する積層構造の回路基板１０１には、底面１１
７が内層回路１０２と接するような凹状の実装用パッド
１１８が設けられている。実装用パッド１１８の凹部の
断面形状は、図６（Ａ）に示すとおり、台形状であり、
底面１１７の径が凹部の開口の径よりも大きい。このよ
うな形状を有する実装用パッド１１８を設けた回路基板
１０１の形成方法は、基本的には、図３（Ａ）〜（Ｄ）
で示したプリント基板に対するビルドアップ工法のフォ
トビアホールの形成方法を適用することができるが、本
実施形態では、実装用パッド１１８の凹部の断面形状を
台形とするために、フォトビアホールの形成時に研磨量
を調整する必要がある。
【００３８】本実施形態では、実装用パッド１１８の凹
部の形状として、開口径が４０μｍ、底面の直径が５０
μｍである円形状のものを使用する。
部の形状として、開口径が４０μｍ、底面の直径が５０
μｍである円形状のものを使用する。
【００３９】本実施形態における半導体素子１０５を回
路基板１０１に実装する工程は、図１（Ａ）〜（Ｃ）お
よび図２（Ａ）〜（Ｄ）で示した第１の実施形態と同様
である。しかしながら、半導体素子１０５を回路基板１
０１に加熱・加圧して、バンプ電極１０７を塑性変形さ
せる場合、変形後のテール１０６の最大径が、実装用パ
ッド１１８の開口径よりも大きくすることが好ましい。
こうすることにより、バンプ電極１０７が実装用パッド
１１８の開口部分に引っかかり、実装用パッド１１８の
凹部内部に固定される。したがって、バンプ電極１０７
と実装用パッド１１８との接続保持力が、封止樹脂１０
９の収縮力のみではなく、構造的な係止作用による物理
的な保持力が加わるため、接続信頼性をさらに向上させ
ることができる。本実施形態では、構造的な接続保持力
を得ることができるため、封止樹脂として硬化収縮率の
値が熱膨張率の値よりも小さいものでも使用することが
できる。
路基板１０１に実装する工程は、図１（Ａ）〜（Ｃ）お
よび図２（Ａ）〜（Ｄ）で示した第１の実施形態と同様
である。しかしながら、半導体素子１０５を回路基板１
０１に加熱・加圧して、バンプ電極１０７を塑性変形さ
せる場合、変形後のテール１０６の最大径が、実装用パ
ッド１１８の開口径よりも大きくすることが好ましい。
こうすることにより、バンプ電極１０７が実装用パッド
１１８の開口部分に引っかかり、実装用パッド１１８の
凹部内部に固定される。したがって、バンプ電極１０７
と実装用パッド１１８との接続保持力が、封止樹脂１０
９の収縮力のみではなく、構造的な係止作用による物理
的な保持力が加わるため、接続信頼性をさらに向上させ
ることができる。本実施形態では、構造的な接続保持力
を得ることができるため、封止樹脂として硬化収縮率の
値が熱膨張率の値よりも小さいものでも使用することが
できる。
【００４０】本発明の第１の実施形態および第２の実施
形態では、実装用パッドが凹状に形成され、さらに、回
路基板として、内層回路を有する積層構造のものを使用
する例を示したが、本発明は、これらに限定されるもの
ではない。
形態では、実装用パッドが凹状に形成され、さらに、回
路基板として、内層回路を有する積層構造のものを使用
する例を示したが、本発明は、これらに限定されるもの
ではない。
【００４１】図８（Ａ）〜（Ｃ）に示す本発明の第３の
実施形態では、基板１１９は、内層回路を有しおらず、
その上面に実装用パッド１２０が形成されている。ま
た、実装用パッド１２０は、凹状に形成されてはいな
い。一方、半導体素子１０５に形成されるバンプ電極１
０７は、その形成方法および形状ともに、既に説明され
た本発明の第１および第２の実施形態のバンプ電極と同
様のものである。
実施形態では、基板１１９は、内層回路を有しおらず、
その上面に実装用パッド１２０が形成されている。ま
た、実装用パッド１２０は、凹状に形成されてはいな
い。一方、半導体素子１０５に形成されるバンプ電極１
０７は、その形成方法および形状ともに、既に説明され
た本発明の第１および第２の実施形態のバンプ電極と同
様のものである。
【００４２】なお、図８（Ａ）から（Ｃ）に示される半
導体素子１０５を基板１１９に実装する工程は、基本的
に、図１（Ａ）〜（Ｃ）で示された方法と同様である。
本実施形態では、基板１１９が内層回路を有していない
ため、半導体素子１０５による基板１１９への押圧力を
大きくし過ぎると、実装用パッド１２０の変形を招くた
めに注意が必要である。一方、バンプ電極１０７の塑性
変形を利用して、バンプ電極１０７と実装用パッド１２
０との接触面積が点から面へ拡大するために、バンプ電
極１０７と実装用パッド１２０との間に余計な封止樹脂
が残留することを防ぐことができ、従来の実装構造と比
較して、接続状態を良好にすることができる。
導体素子１０５を基板１１９に実装する工程は、基本的
に、図１（Ａ）〜（Ｃ）で示された方法と同様である。
本実施形態では、基板１１９が内層回路を有していない
ため、半導体素子１０５による基板１１９への押圧力を
大きくし過ぎると、実装用パッド１２０の変形を招くた
めに注意が必要である。一方、バンプ電極１０７の塑性
変形を利用して、バンプ電極１０７と実装用パッド１２
０との接触面積が点から面へ拡大するために、バンプ電
極１０７と実装用パッド１２０との間に余計な封止樹脂
が残留することを防ぐことができ、従来の実装構造と比
較して、接続状態を良好にすることができる。
【００４３】
【発明の効果】以上説明したとおり、本発明の半導体装
置の実装方法および実装構造では、半導体装置に設けれ
たバンプ電極の先端に尖状のテールを設け、このテール
と実装用パッドとの接触面積が、テールの塑性変形に進
行につれて、点から面へ拡大されるように、半導体装置
を基板に押しつけて、両者を接続している。したがっ
て、バンプ電極と実装用パッドとの接触部から完全に封
止樹脂を排除することができ、接続状態を良好にするこ
とができる。さらに、接触面積が拡大されるため、安定
した接続状態を得ることができる。
置の実装方法および実装構造では、半導体装置に設けれ
たバンプ電極の先端に尖状のテールを設け、このテール
と実装用パッドとの接触面積が、テールの塑性変形に進
行につれて、点から面へ拡大されるように、半導体装置
を基板に押しつけて、両者を接続している。したがっ
て、バンプ電極と実装用パッドとの接触部から完全に封
止樹脂を排除することができ、接続状態を良好にするこ
とができる。さらに、接触面積が拡大されるため、安定
した接続状態を得ることができる。
【００４４】さらに、基板として、内層回路を有する積
層構造の基板を使用し、その基板状に形成される実装用
パッドを、底面が内層回路と接触するような凹部形状と
することによって、バンプ電極から実装用パッドが受け
る押圧力は、実装用パッドの下層に配置される内層回路
で分散される。したがって、実装用パッドの変形を低減
することができ、接続状態を良好に保つことができる。
層構造の基板を使用し、その基板状に形成される実装用
パッドを、底面が内層回路と接触するような凹部形状と
することによって、バンプ電極から実装用パッドが受け
る押圧力は、実装用パッドの下層に配置される内層回路
で分散される。したがって、実装用パッドの変形を低減
することができ、接続状態を良好に保つことができる。
【図１】本発明の第１の実施形態の主要部の構成および
実装工程を示す図である。
実装工程を示す図である。
【図２】本発明の第１の実施形態の構成および実装工程
を示す図である。
を示す図である。
【図３】本発明の第１の実施形態における回路基板の構
成および形成工程を示す図である。
成および形成工程を示す図である。
【図４】本発明の第１の実施形態におけるテールを有す
るバンプ電極の形成工程を説明する図である。
るバンプ電極の形成工程を説明する図である。
【図５】本発明の第１の実施形態におけるテールを有す
るバンプ電極の寸法を示す図である。
るバンプ電極の寸法を示す図である。
【図６】本発明の第２の実施形態の主要部の構成および
実装工程を示す図である。
実装工程を示す図である。
【図７】本発明の第２の実施形態の構成および実装工程
を示す図である。
を示す図である。
【図８】本発明の第３の実施形態の構成および実装工程
を示す図である。
を示す図である。
【図９】従来のフリップチップ方式による半導体素子を
回路基板に実装した構成を示す図である。
回路基板に実装した構成を示す図である。
１０１ 回路基板 １０２ 内層回路 １０３ 実装用パッド １０５ 半導体素子 １０６ テール １０７ バンプ電極 １０８ 電極 １０９ 封止樹脂 １１０ 底面
Claims (10)
- 【請求項１】 複数の突起電極を備える半導体装置を、
実装用パッドが形成された基板に実装する方法であっ
て、 前記基板上の半導体装置が実装される領域上に、前記突
起電極と前記実装用パッドとを接触させる前に、封止樹
脂を予め供給し、 前記突起電極を前記実装用パッドに押しつけて、前記突
起電極の先端を該突起電極と前記実装用パッドとの接触
面積が点から面に拡大するように変形させた後、前記封
止樹脂を硬化させることを特徴とする半導体装置の実装
方法。 - 【請求項２】 前記突起電極は、変形前は、略球状の部
材と該球状部材の先端に配置された尖状の部材とを備え
ており、 該突起電極を前記実装用パッドに押しつけることによっ
て、前記尖状部材をつぶすように変形することを特徴と
する前記請求項１に記載の半導体装置の実装方法。 - 【請求項３】 前記尖状部材を、変形前の該尖状部材の
長さの少なくとも５０パーセント以下の長さになるま
で、変形することを特徴とする前記請求項２に記載の半
導体装置の実装方法。 - 【請求項４】 前記封止樹脂に対し所定の熱量を加える
か、あるいは該封止樹脂に対し紫外光を照射することに
よって、該封止樹脂を硬化することを特徴とする前記請
求項１に記載の半導体装置の実装方法。 - 【請求項５】 基板上の半導体装置が実装される領域上
に、前記半導体装置に設けられる突起電極と前記基板上
に形成された実装用パッドとを接触させる前に封止樹脂
を予め供給し、 前記突起電極を前記実装用パッドに押しつけて、前記突
起電極の先端を該突起電極と前記実装用パッドとの接触
面積が点から面に拡大するように変形させた後、前記封
止樹脂を硬化させる半導体装置の実装方法であって、 前記基板は、その内部に、前記突起電極から前記実装用
パッドへ加わる押圧力を分散させる内層部材を有する積
層構造により形成され、 前記実装用パッドは、凹部を有し、該凹部の底面が前記
内部導電層の一部と接触するものであって、 前記突起電極は、前記実装用パッドの凹部底面に対して
加圧圧接されることを特徴とする半導体装置の実装方
法。 - 【請求項６】 前記実装用パッドの凹部の開口部分の大
きさは、該凹部の底面の大きさよりも小さく形成されて
おり、 前記突起電極の先端の径を、前記開口部分の径よりも大
きくなるまで、該先端を変形させることを特徴とする前
記請求項５に記載の半導体装置の実装方法。 - 【請求項７】 半導体装置を基板に実装した構造であっ
て、 前記基板上に設けられる実装用パッドと、 前記半導体装置の前記基板側の面に設けられ、略球状の
第１の部分と該第１の部分の先端に配置され前記実装用
パッドに加圧圧接されて該実装用パッドとの接触部分が
点から面へと拡大するように変形された第２の部分とを
含んで形成される複数の突起電極と、 前記基板と前記半導体装置との間に配置される封止樹脂
とを備える半導体装置の実装構造。 - 【請求項８】 前記第２の部分は、変形前は、尖状形状
を有しており、変形後の長さは、該変形前の長さの少な
くとも５０パーセント以下であることを特徴とする前記
請求項７に記載の半導体装置の実装構造。 - 【請求項９】 前記基板は、その内部に導電層を有する
積層構造により形成され、 前記実装用パッドは、凹部を有し、該凹部の底面が前記
内部導電層の一部と接触し、 前記突起電極は、前記実装用パッドの凹部底面に接触し
ていることを特徴とする前記請求項８に記載の半導体装
置の実装構造。 - 【請求項１０】 前記実装用パッドの凹部の開口部分の
大きさは、該凹部の底面の大きさよりも小さく形成され
ており、 前記第２の部分の径は、前記開口部分の径よりも大きい
ことを特徴とする前記請求項９に記載の半導体装置の実
装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215096A JP2770821B2 (ja) | 1995-07-27 | 1996-07-22 | 半導体装置の実装方法および実装構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-191737 | 1995-07-27 | ||
| JP19173795 | 1995-07-27 | ||
| JP19215096A JP2770821B2 (ja) | 1995-07-27 | 1996-07-22 | 半導体装置の実装方法および実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997816A JPH0997816A (ja) | 1997-04-08 |
| JP2770821B2 true JP2770821B2 (ja) | 1998-07-02 |
Family
ID=26506870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19215096A Expired - Lifetime JP2770821B2 (ja) | 1995-07-27 | 1996-07-22 | 半導体装置の実装方法および実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770821B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041694A (ja) * | 1996-07-25 | 1998-02-13 | Sharp Corp | 半導体素子の基板実装構造及びその実装方法 |
| DE69737375T2 (de) * | 1996-12-27 | 2007-11-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens |
| JP3119230B2 (ja) | 1998-03-03 | 2000-12-18 | 日本電気株式会社 | 樹脂フィルムおよびこれを用いた電子部品の接続方法 |
| US6780668B1 (en) | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| JP2001093938A (ja) | 1999-09-20 | 2001-04-06 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
| WO2001052317A1 (fr) * | 2000-01-14 | 2001-07-19 | Toray Engineering Co., Ltd. | Procede et dispositif de montage de puce |
| JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
| KR100817646B1 (ko) | 2000-03-10 | 2008-03-27 | 스태츠 칩팩, 엘티디. | 플립칩 상호연결 구조물 |
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| WO2007043152A1 (ja) | 2005-10-06 | 2007-04-19 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP5186741B2 (ja) | 2006-08-18 | 2013-04-24 | 富士通セミコンダクター株式会社 | 回路基板及び半導体装置 |
| US20120267674A1 (en) * | 2009-09-24 | 2012-10-25 | Kyocera Corporation | Mounting substrate, light emitting body, and method for manufacturing mounting substrate |
| JP2012109481A (ja) * | 2010-11-19 | 2012-06-07 | Toray Ind Inc | 半導体装置の製造方法および半導体装置 |
-
1996
- 1996-07-22 JP JP19215096A patent/JP2770821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0997816A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6449838B2 (en) | Method of mounting a semiconductor device to a substrate | |
| US7053494B2 (en) | Semiconductor device and production method therefor | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| KR100376336B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2003273160A (ja) | 半導体実装モジュール | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2002170853A (ja) | フリップチップ実装方法 | |
| JP2003059971A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JP4026732B2 (ja) | 半導体装置、およびこの製造方法 | |
| JPH05275485A (ja) | 突起電極とその製造法及びその突起電極を用いた実装体 | |
| JP3168998B2 (ja) | 素子実装方法及び半導体装置 | |
| JP2002208613A (ja) | 半導体装置 | |
| JPH11135672A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110417 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |