JPH1145954A - フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 - Google Patents

フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器

Info

Publication number
JPH1145954A
JPH1145954A JP9201157A JP20115797A JPH1145954A JP H1145954 A JPH1145954 A JP H1145954A JP 9201157 A JP9201157 A JP 9201157A JP 20115797 A JP20115797 A JP 20115797A JP H1145954 A JPH1145954 A JP H1145954A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor integrated
conductive paste
integrated circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9201157A
Other languages
English (en)
Inventor
Naoya Isada
尚哉 諌田
Toyoki Asada
豊樹 浅田
Yoshio Ozeki
良雄 大関
Yasuo Amano
泰雄 天野
Kunio Matsumoto
邦夫 松本
Yasuhiro Narukawa
泰弘 成川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9201157A priority Critical patent/JPH1145954A/ja
Priority to TW087111695A priority patent/TW388945B/zh
Priority to US09/122,782 priority patent/US6153938A/en
Priority to KR1019980030088A priority patent/KR100288035B1/ko
Publication of JPH1145954A publication Critical patent/JPH1145954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、半導体集積回路チップを有機
回路基板に直接搭載するフリップチップ接続構造体の製
造工程において、基板に特殊な材料やプロセスを使用す
ることなく、安定して接続抵抗の低い接続を歩留まり良
く形成することにある。 【解決手段】本発明は、上記目的を達成するために、例
えば半導体集積回路チップの電極上に形成した突起電極
と、有機回路基板の電極部分の高さばらつきを有機回路
基板の電極部分の変形と突起電極に転写した導電性ペー
ストの変形によって吸収し、組立時の歩留まりを向上す
るものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路チ
ップを回路基板に直接フェースダウンで電気的に接続さ
れた構造体およびそれによって構成された電子機器に関
する。
【０００２】
【従来の技術】従来の電子機器の組立には、はんだ付け
が多用されているが、電子機器の高度化と小形化，薄形
化の要求によって、ＩＣパッケージの接続端子数の増加
と小形化により、端子ピッチの減少が急速に進んでい
る。従来のはんだ付け技術では、微細な電極に精度よく
はんだ供給することが困難になっており、はんだ付けに
よる組立が困難になっている。
【０００３】そこで、半導体集積回路を直接基板に搭載
する接続技術が開発されてきており、なかでも半導体回
路素子の能動素子面を基板に対して下向きに搭載するフ
リップチップ搭載が電気的特性と実装密度の向上を実現
する手段として有力な工法である。代表的な方法として
は、特公平６−６６３５５号公報に記載のように、半導
体集積回路チップの端子電極に突起電極を形成し、接続
接点と基板上の電極が可撓性のある導電性接着剤を介在
させる方法や、特公平８−２５７４３６９号公報に記載
のように、フリップチップ接続構造の半導体集積回路チ
ップと回路基板の間に充填する樹脂の硬化収縮によって
導電性粒子間の導電性を高め、電気的接続の安定性を高
める方法等が開発されている。
【０００４】
【発明が解決しようとする課題】しかし、前述の導電性
粒子を用いた電気的接続では、半導体集積回路素子の突
起電極と有機回路基板の間の電気的な接続抵抗がばらつ
くことが大きな問題となっている。従って、それぞれの
接続点の信頼性水準もばらつくこととなり、電極端子数
の増大と適用範囲の拡大に必ずしも対応できなくなって
きている。
【０００５】この接続抵抗のばらつきは、半導体集積回
路素子の有する突起電極の高さばらつきが原因の一つと
考えられ、導電性ペーストを突起電極と電極との間に介
在させたとしても充分な接続信頼性は得られない。従っ
て、接続抵抗のばらつきを抑制するには、突起電極の高
さばらつきを抑制することが最も重要となってくる。こ
れは導電性ペーストを介在させない場合でも同様であ
る。この突起電極の高さばらつきを抑制する方法として
は、特開平８−１１１４３７に記載のように、半導体集
積回路素子を基板に搭載する際に、加圧して、突起電極
の変形量により高さばらつきを吸収させたものがある。
【０００６】しかし、このように突起電極を変形させよ
うとした場合、５０g/ピンの加圧力が必要となり、多ピ
ンになるほど半導体集積回路素子や回路基板が破損しか
ねない。例えば、２００ピンの半導体集積回路素子を実
装する場合、５０×２００gの加圧力が必要となり、現
状の製品ではこの加圧力に耐えることはできない。これ
はワイヤバンプなどの比較的変形しやすいものについて
も同様の状況にある。
【０００７】従って、本発明は、このような従来技術の
問題点を解決すべく、突起電極の高さばらつきを吸収す
る全く新規な製造プロセスによるフリップチップ接続構
造体とそれを搭載した電子機器とを提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、突起電極を有
する半導体集積回路素子を絶縁層と電極とを有する回路
基板に実装するフリップチップ接続方法であって、該絶
縁層を加熱により軟化させる工程と、該電極と該軟化し
た絶縁層とを加圧により変形させる工程とを有すること
で前記目的を達成する。
【０００９】もしくは、突起電極を有する半導体集積回
路素子と回路基板とを導電粒子と熱可塑性樹脂とを有す
る導電性ペーストを介して実装するフリップチップ接続
方法であって、該導電性ペーストを加熱により軟化させ
る工程と、該軟化した導電性ペーストの有する該熱可塑
性樹脂を加圧により該突起電極の周囲へ移動させる工程
とを有することで前記目的を達成する。
【００１０】もしくは、突起電極を有する半導体集積回
路素子と、絶縁層と電極とを有する回路基板とを導電粒
子と熱可塑性樹脂を有する導電性ペーストを介して実装
するフリップチップ接続方法であって、該絶縁層と該導
電性ペーストとを加熱により軟化させる工程と、該電極
と該軟化した絶縁層とを加圧により変形させる工程と、
該軟化した導電性ペーストの有する該熱可塑性樹脂を加
圧により該突起電極の周囲へ移動させる工程とを有する
ことで前記目的を達成する。
【００１１】このように加熱することで、回路基板の有
する絶縁層は軟化し、また、加圧により絶縁層と電極と
は変形するので、これによって突起電極の高さばらつき
を吸収することができ、接続抵抗のばらつきを抑制する
ことができる。
【００１２】また、加熱することで、導電性ペースト中
の熱可塑性樹脂は軟化し、また、加圧することで、その
軟化した熱可塑性樹脂はバンプ周囲にはみ出すように移
動する。従って、基板上の電極とバンプとの間に介在す
る導電性ペーストには導電粒子が密の状態で存在するこ
ととなり、この導電粒子が密となる部分で半導体集積回
路素子の有する突起電極の高さばらつきを吸収すること
ができる。すなわち、突起電極の高さに応じて導電粒子
が密となる部分の高さを調整して作り込むことができ
る。ここで「密」の状態とは、導電性ペーストの単位体
積当たりの導電粒子の数のことを意味し、バンプの基板
の電極の間に介在する導電性ペーストと、そのバンプ周
囲に存在する導電性ペーストとの比較した状態を意味す
るものである。
【００１３】また、この導電粒子が密となる部分を突起
電極と電極との間に形成することで電気的な接続抵抗を
低減することもできる。
【００１４】また、突起電極の先端付近に転写された導
電性ペーストのなかで、突起電極と基板上の配線の間に
拘束されなかった比較的導電粒子密度の低い部分での応
力緩和によって信頼性の高い接続を実現することもでき
る。
【００１５】また、信頼性を保証するために、電極以外
の半導体集積回路と有機回路基板の間に充填樹脂を介在
させるが、この充填樹脂が搭載中の加熱・加圧の工程で
硬化することによって搭載時の加圧力を保持することも
できる。
【００１６】ところで、前述のように、加圧により回路
基板の電極を変形させた場合、その断線が問題となる。
従って、回路基板の変形と導電性ペーストに形成される
導電粒子の密の部分とを最適に組み合わせて実装するこ
とが望ましい。
【００１７】なお、いずれの場合も、加熱と加圧を組み
合わせて実装することで、従来よりも小さな加圧力によ
り突起電極の高さばらつきを抑制することができる。
【００１８】また、加熱と加圧とは、同時に行っても独
立に行われていても問題はなく、加熱により絶縁樹脂も
しくは/および熱可塑性樹脂を軟化させた状態で、加圧
するものであれば良い。
【００１９】
【発明の実施の形態】以下、図面を用いて本発明を詳述
する。
【００２０】図１は、有機回路基板への搭載が完了した
本発明のフリップチップ接続構造の断面を示している。
【００２１】図において、１は半導体集積回路素子、２
は半導体集積回路素子の電極に設けた突起電極（バン
プ）、３は導電性ペースト、４は導電性ペースト３に含
まれる導電粒子、５は導電性ペースト３に含まれる熱可
塑性樹脂、６は回路基板、７は回路基板６に設けられた
電極、８は基板の有する絶縁樹脂、９は硬化収縮力を有
する樹脂である。なお、突起電極２の材料としては、金
バンプまたは銀と錫による合金バンプなどが好ましい。
また、導電性ペースト３は金粉，銀粉または銀パラジウ
ム合金粉と熱可塑性樹脂からなる材料が好ましい。ま
た、充填樹脂９はエポキシアクリレートまたはフェノー
ルエポキシ、シアノアクリレートを主骨格とする材料が
好ましい。特に、回路基板６が有機材料で形成されてい
る場合は、エポキシアクリレートまたはフェノールエポ
キシが好ましい。また、充填樹脂９はそのガラス転移温
度が半導体集積回路素子１の動作保証しようとする温度
を上回ることが好ましい。これは半導体集積回路素子１
の動作時に充填樹脂９が軟化しないようにするためであ
る。
【００２２】まず、突起電極２を設けた半導体集積回路
１を基板６上の電極７に実装する方法について図２から
図９を用いて説明する。
【００２３】半導体集積回路素子１の電極に突起電極２
をワイヤバンピングなどの方法によって形成する（ステ
ップ１、図３参照）。
【００２４】次に、それを、導電性粒子４と熱可塑性樹
脂からなる導電性ペースト３を一定の膜厚に塗布したト
レイに搭載し、突起電極２の先端に導電性ペースト３を
転写する（ステップ２、図４参照）。
【００２５】次に、これを、有機回路基板６に位置決め
搭載するが、あらかじめ有機回路基板６の半導体集積回
路素子１が搭載される部分に必要量の熱硬化性樹脂等の
充填樹脂９を塗布しておく（ステップ３、図５参照）。
【００２６】次に、この充填樹脂９を塗布した有機回路
基板６の電極７に所望の突起電極２が位置するように半
導体集積回路素子１を搭載する（ステップ４、図６参
照）。
【００２７】次に、この半導体集積回路素子１を搭載し
た有機回路基板６を加圧しながら充填樹脂９の硬化温度
付近で加熱し、充填樹脂９に充分な接着力が発生するま
で保持する（ステップ５、図７参照）。たとえばエポキ
シアクリレートを主骨格に持つ樹脂の場合には１８０℃
で３０秒間加熱すれば充分硬化し、樹脂中のボイド発生
も見られなかった。
【００２８】図９は、このステップ５の状態遷移を示し
たものである。
【００２９】図９（a）はステップ５以前の状態であ
り、導電性ペースト３中の導電粒子４はほぼ均一に存在
している。また回路基板６の電極７と絶縁層８との加圧
による変形はない。
【００３０】図９（b）はステップ５での状態である。
【００３１】有機回路基板６に形成された絶縁樹脂８
は、加熱により軟化し、有機回路基板６の電極７とその
絶縁樹脂８は比較的低い加圧力によって変形する。この
場合、有機回路基板６の絶縁樹脂８と電極７とを加熱せ
ずに変形させるよりも比較的低い加圧力により変形させ
ることができる。また突起電極１と有機回路基板６の電
極７に介在する導電ペースト３中の熱可塑性樹脂５は加
熱によって軟化するとともに、加圧によって突起電極１
周囲にはみ出すように移動し、導電粒子４は密な領域１
０を形成する。
【００３２】次に、加圧・加熱状態での充填樹脂９の硬
化により半導体集積回路素子１と有機回路基板６との位
置関係を保持する（ステップ６、図８参照）。
【００３３】以上のプロセスにより、図１に示す実装構
造体が得られる。
【００３４】このように図１に示すフリップチップ接続
構造体は、半導体集積回路素子１の電極上に形成した突
起電極２と有機回路基板６の電極部分７の高さばらつき
を、有機回路基板６の電極部分７の変形と突起電極２に
転写した導電性ペースト３の変形によって吸収し、組立
時の歩留まりを向上することができる。また、半導体集
積回路素子１の突起電極２と有機基板６の電極７との間
に、導電粒子４の密度の高い層をつくることで、低抵抗
接続を実現することができる。さらに、半導体集積回路
素子１と回路基板７間の充填樹脂９を搭載時に加圧・加
熱し、硬化させることにより信頼性を確保することもで
きる。
【００３５】なお、この実施例では、充填樹脂９を予め
基板に塗布した後に、半導体集積回路素子１を搭載した
が、半導体集積回路１を有機回路基板６に搭載した後
に、それらが形成するギャップに充填樹脂９を充填する
ようにしても良い。この場合、導電性ペースト３を有機
回路基板６の有する電極７上に塗布させても良い。
【００３６】また、突起電極２はワイヤバンプに限ら
ず、一般的な金バンプ等で有ればよい。
【００３７】また、熱可塑性樹脂５および絶縁樹脂８
は、充填樹脂９の硬化温度で、軟化するような材料が好
ましい。
【００３８】本実施例では、回路基板６の変形と、導電
性ペースト３の変形とが生ずる例について説明したが、
前述の如く、いずれか一方でも突起電極２の高さばらつ
きは抑制することはできる。
【００３９】このように、本発明の半導体集積回路素子
１と有機回路基板６のフリップチップ構造を形成する上
で、基板に特殊な工程を付加することなく、高い歩留ま
りで、安定した低い接続抵抗の接続構造体を構成でき
る。これによって、デジタルやアナログの区別なく広い
範囲で適用可能な低コストのフリップチップ構造を実現
できるので、高速信号の伝送系から一般の民生機器の低
コスト化・高機能化を実現することができる。
【００４０】また、本発明は、これまで説明してきた実
施例に限定されるものではなく、加熱・加圧することで
半導体集積回路素子を基板に実装するものであれば良
い。従って、本構造を半導体装置に適用しても同様の効
果が得られる。
【００４１】
【発明の効果】本発明によれば、半導体集積回路素子を
有機回路基板に直接搭載するフリップチップ接続構造体
の製造工程において、基板に特殊な材料やプロセスを使
用することなく、安定して接続抵抗の低い接続を歩留ま
り良く形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における接続構造体の断面図
【図２】本発明の一実施例における実装フローを示す図
【図３】図２に示す実装フローにおける接続構造体の断
面図
【図４】図２に示す実装フローにおける接続構造体の断
面図
【図５】図２に示す実装フローにおける接続構造体の断
面図
【図６】図２に示す実装フローにおける接続構造体の断
面図
【図７】図２に示す実装フローにおける接続構造体の断
面図
【図８】図２に示す実装フローにおける接続構造体の断
面図
【図９】図２に示す実装フローにおける接続構造体の断
面図
【符号の説明】
１ 半導体集積回路素子 ２ 突起電極 ３ 導電性ペースト ４ 導電粒子 ５ 熱可塑性樹脂 ６ 回路基板 ７ 電極 ８ 絶縁樹脂 ９ 充填樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 泰雄 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 松本 邦夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 成川 泰弘 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】突起電極を有する半導体集積回路素子を絶
    縁層と電極とを有する回路基板に実装するフリップチッ
    プ接続方法であって、 該絶縁層を加熱により軟化させる工程と、該電極と該軟
    化した絶縁層とを加圧により変形させる工程とを有する
    ことを特徴とするフリップチップ接続方法。
  2. 【請求項２】突起電極を有する半導体集積回路素子と回
    路基板とを導電粒子と熱可塑性樹脂とを有する導電性ペ
    ーストを介して実装するフリップチップ接続方法であっ
    て、 該導電性ペーストを加熱により軟化させる工程と、該軟
    化した導電性ペーストの有する該熱可塑性樹脂を加圧に
    より該突起電極の周囲へ移動させる工程とを有すること
    を特徴とするフリップチップ接続方法。
  3. 【請求項３】突起電極を有する半導体集積回路素子と、
    絶縁層と電極とを有する回路基板とを導電粒子と熱可塑
    性樹脂を有する導電性ペーストを介して実装するフリッ
    プチップ接続方法であって、 該絶縁層と該導電性ペーストとを加熱により軟化させる
    工程と、該電極と該軟化した絶縁層とを加圧により変形
    させる工程と、該軟化した導電性ペーストの有する該熱
    可塑性樹脂を加圧により該突起電極の周囲へ移動させる
    工程とを有することを特徴とするフリップチップ接続方
    法。
  4. 【請求項４】突起電極を有する半導体集積回路素子と、
    絶縁層と該絶縁層上に形成された電極とを有する回路基
    板とを備え、該電極と該絶縁層とを変形させて形成して
    該突起電極と該電極とを電気的に接続することを特徴と
    するなるフリップチップ接続構造体。
  5. 【請求項５】突起電極を有する半導体集積回路素子と、
    該突起電極と電気的に接続する電極を有する回路基板
    と、該突起電極と該電極との間に介在する導電性ペース
    トとを備え、 該導電性ペーストに含まれる導電粒子のうち該突起電極
    と該電極との間に介在する導電粒子密度を密な状態とな
    るよう形成して該突起電極と該電極とを電気的に接続す
    ることを特徴とするなるフリップチップ接続構造体。
  6. 【請求項６】突起電極を有する半導体集積回路素子と、
    絶縁層と該絶縁層上に形成された電極とを有する回路基
    板と、該突起電極と該電極との間に介在する導電性ペー
    ストとを備え、 該電極と該絶縁層とを変形させて形成し、該導電性ペー
    ストに含まれる導電粒子のうち該突起電極と該電極との
    間に介在する導電粒子密度を密な状態となるよう形成し
    て該突起電極と該電極とを電気的に接続することを特徴
    とするなるフリップチップ接続構造体。
  7. 【請求項７】請求項４から６のいずれかに記載のフリッ
    プチップ接続構造体を備えたことを特徴とする電子機
    器。
JP9201157A 1997-07-28 1997-07-28 フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 Pending JPH1145954A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9201157A JPH1145954A (ja) 1997-07-28 1997-07-28 フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
TW087111695A TW388945B (en) 1997-07-28 1998-07-17 Filp-chip connecting method, filp-chip connected structure and electronic device using the same
US09/122,782 US6153938A (en) 1997-07-28 1998-07-27 Flip-chip connecting method, flip-chip connected structure and electronic device using the same
KR1019980030088A KR100288035B1 (ko) 1997-07-28 1998-07-27 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9201157A JPH1145954A (ja) 1997-07-28 1997-07-28 フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器

Publications (1)

Publication Number Publication Date
JPH1145954A true JPH1145954A (ja) 1999-02-16

Family

ID=16436333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9201157A Pending JPH1145954A (ja) 1997-07-28 1997-07-28 フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器

Country Status (4)

Country Link
US (1) US6153938A (ja)
JP (1) JPH1145954A (ja)
KR (1) KR100288035B1 (ja)
TW (1) TW388945B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601709A (zh) * 2015-10-15 2017-04-26 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
WO1999026283A1 (en) * 1997-11-19 1999-05-27 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
JP2001044358A (ja) 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
US6348740B1 (en) * 2000-09-05 2002-02-19 Siliconware Precision Industries Co., Ltd. Bump structure with dopants
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
KR100443504B1 (ko) 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
KR100445296B1 (ko) * 2002-07-22 2004-08-21 주식회사 플렉시스 플립 칩 온 필름 및 그 제조방법
US7521115B2 (en) * 2002-12-17 2009-04-21 Intel Corporation Low temperature bumping process
US7387827B2 (en) 2002-12-17 2008-06-17 Intel Corporation Interconnection designs and materials having improved strength and fatigue life
JP2008508519A (ja) * 2004-07-28 2008-03-21 エス・ブイ・プローブ・プライベート・リミテッド 基板上に同一平面上のボンディングパッドを製造するための方法および装置
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US20070004216A1 (en) * 2005-06-30 2007-01-04 Chuan Hu Formation of assemblies with a diamond heat spreader
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
CN101635290B (zh) * 2008-07-22 2012-05-30 瀚宇彩晶股份有限公司 金属凸块结构及其应用于封装结构
US20120049079A1 (en) * 2010-08-24 2012-03-01 General Electric Company Electronic assembly
EP2748902B1 (en) * 2011-10-10 2019-08-28 Koninklijke Philips N.V. A method of assembling vcsel chips on a sub-mount
US10741483B1 (en) * 2020-01-28 2020-08-11 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750726B2 (ja) * 1987-05-07 1995-05-31 松下電器産業株式会社 半導体チップの実装体
JP2574369B2 (ja) * 1988-03-07 1997-01-22 松下電器産業株式会社 半導体チップの実装体およびその実装方法
JPH0666355B2 (ja) * 1988-12-16 1994-08-24 松下電器産業株式会社 半導体装置の実装体およびその実装方法
US5141777A (en) * 1990-05-02 1992-08-25 Advanced Products, Inc. Highly conductive polymer thick film compositions
US5740010A (en) * 1992-10-21 1998-04-14 Devoe; Daniel F. Printing and adhering patterned metal on laid-up multi-layer green wafer before firing so as to later form precise integral co-fired conductive traces and pads on top and bottom surfaces of monolithic, buried-substrate, capacitors
JPH08111437A (ja) * 1994-10-12 1996-04-30 Matsushita Electron Corp 半導体装置の実装方法
US5837119A (en) * 1995-03-31 1998-11-17 International Business Machines Corporation Methods of fabricating dendritic powder materials for high conductivity paste applications
JP2731383B2 (ja) * 1996-09-09 1998-03-25 富士通株式会社 部品実装構造及び部品実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601709A (zh) * 2015-10-15 2017-04-26 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN106601709B (zh) * 2015-10-15 2022-01-11 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Also Published As

Publication number Publication date
US6153938A (en) 2000-11-28
KR100288035B1 (ko) 2001-05-02
KR19990014197A (ko) 1999-02-25
TW388945B (en) 2000-05-01

Similar Documents

Publication Publication Date Title
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JPH1070362A (ja) 基板を結合する方法および構造
JP2001189337A (ja) 電極バンプおよびそれを用いた半導体素子並びに半導体装置
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2001015551A (ja) 半導体装置およびその製造方法
JP5052605B2 (ja) 半導体チップ
JP2008192984A (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH10270497A (ja) 半導体素子固定方法
JP2001351945A (ja) 半導体装置の製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH09246318A (ja) 半導体装置およびその製造方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JPH10256306A (ja) 回路板の製造法
JP3383774B2 (ja) 半導体素子の実装方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JPH11214571A (ja) 半導体素子実装用シート
JP3598058B2 (ja) 回路基板