JPH10270497A - 半導体素子固定方法 - Google Patents
半導体素子固定方法Info
- Publication number
- JPH10270497A JPH10270497A JP7516797A JP7516797A JPH10270497A JP H10270497 A JPH10270497 A JP H10270497A JP 7516797 A JP7516797 A JP 7516797A JP 7516797 A JP7516797 A JP 7516797A JP H10270497 A JPH10270497 A JP H10270497A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- adhesive film
- insulating adhesive
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 フリップチップ実装を行うような半導体素子
は、一般に電極数が多く、半導体素子の回路設計上、電
極は半導体素子の周辺に配置されている。アンダーフィ
ル材の充填時には、これらの半導体素子の電極間から液
状樹脂を重力と毛細管現象で流し込むが、半導体素子と
回路基板との間隔は数１０μｍから５００μｍ程度と狭
いため、半導体素子中央部分には十分に樹脂が行き渡ら
ず、このため未充填部分が出来易く、半導体素子の動作
が不安定となったり、耐湿信頼性が低い、アンダーフィ
ル材の充填に時間がかかる、アンダーフィル材の硬化工
程も時間がかかる等の問題点があり、これらに替わる半
導体素子の固定方法を提供する。 【解決手段】 回路基板に半導体素子のバンプ電極を直
接接続するに際し、熱可塑性の絶縁接着フィルム３を介
して半導体素子の固定を行うことを特徴とする、半導体
素子の固定方法。
は、一般に電極数が多く、半導体素子の回路設計上、電
極は半導体素子の周辺に配置されている。アンダーフィ
ル材の充填時には、これらの半導体素子の電極間から液
状樹脂を重力と毛細管現象で流し込むが、半導体素子と
回路基板との間隔は数１０μｍから５００μｍ程度と狭
いため、半導体素子中央部分には十分に樹脂が行き渡ら
ず、このため未充填部分が出来易く、半導体素子の動作
が不安定となったり、耐湿信頼性が低い、アンダーフィ
ル材の充填に時間がかかる、アンダーフィル材の硬化工
程も時間がかかる等の問題点があり、これらに替わる半
導体素子の固定方法を提供する。 【解決手段】 回路基板に半導体素子のバンプ電極を直
接接続するに際し、熱可塑性の絶縁接着フィルム３を介
して半導体素子の固定を行うことを特徴とする、半導体
素子の固定方法。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板上に半導
体素子のバンプ電極を直接接続する際の、半導体素子の
固定方法に関するものである。
体素子のバンプ電極を直接接続する際の、半導体素子の
固定方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化、薄型化に伴っ
て、半導体装置の一層の高密度実装の要求が高まってい
る。半導体装置の実装方法として従来より用いられてい
るリードフレームを用いた方法では、このような高密度
実装の要求には応えることが出来なかった。そこで、半
導体素子の大きさとほぼ同じサイズで半導体を実装する
方法として、チップスケールパッケージやフリップチッ
プ実装が考案されている。これらの中で、フリップチッ
プ実装は、近年の電子機器の小型化、高密度化に伴っ
て、半導体素子を最小の面積で実装できる方法として注
目されてきた。フリップチップ実装に使用する半導体素
子の電極上にはバンプが形成されており、バンプと回路
基板上の配線とを電気的に接合する。
て、半導体装置の一層の高密度実装の要求が高まってい
る。半導体装置の実装方法として従来より用いられてい
るリードフレームを用いた方法では、このような高密度
実装の要求には応えることが出来なかった。そこで、半
導体素子の大きさとほぼ同じサイズで半導体を実装する
方法として、チップスケールパッケージやフリップチッ
プ実装が考案されている。これらの中で、フリップチッ
プ実装は、近年の電子機器の小型化、高密度化に伴っ
て、半導体素子を最小の面積で実装できる方法として注
目されてきた。フリップチップ実装に使用する半導体素
子の電極上にはバンプが形成されており、バンプと回路
基板上の配線とを電気的に接合する。
【０００３】バンプの形成方法には、メッキによって形
成する方法や、半田バンプ、ワイヤーボンディング技術
を利用したスタッドバンプなどの方法が知られている。
バンプと回路基板との接続方法としては、クリーム半田
を印刷塗布し、リフローによって接続する方法や、導電
性の硬化性樹脂を塗布して、接合後に硬化させる方法が
知られている。このようにして接続された半導体素子実
装回路基板は、そのままで使用すると、半導体の電極部
分が空気中に露出しており、耐湿信頼性が著しく低い。
また、半田リフローなどのあと工程の熱履歴によって、
電極接続部分に応力がかかり、接続がはずれてしまうと
いった問題がある。そこで、バンプと回路基板とを接続
した後、接合部分の信頼性を向上させるために、半導体
素子と回路基板の隙間に、アンダーフィル材と呼ばれる
液状樹脂を充填し、硬化させて、半導体素子と回路基板
とを固定する方法が行われている。アンダーフィル材の
充填は、回路基板を傾斜させて上方の端に液状樹脂をデ
ィスペンス等の方法で塗布し、重力と毛細管現象で半導
体素子と回路基板の間に流し込む方法が行われている。
成する方法や、半田バンプ、ワイヤーボンディング技術
を利用したスタッドバンプなどの方法が知られている。
バンプと回路基板との接続方法としては、クリーム半田
を印刷塗布し、リフローによって接続する方法や、導電
性の硬化性樹脂を塗布して、接合後に硬化させる方法が
知られている。このようにして接続された半導体素子実
装回路基板は、そのままで使用すると、半導体の電極部
分が空気中に露出しており、耐湿信頼性が著しく低い。
また、半田リフローなどのあと工程の熱履歴によって、
電極接続部分に応力がかかり、接続がはずれてしまうと
いった問題がある。そこで、バンプと回路基板とを接続
した後、接合部分の信頼性を向上させるために、半導体
素子と回路基板の隙間に、アンダーフィル材と呼ばれる
液状樹脂を充填し、硬化させて、半導体素子と回路基板
とを固定する方法が行われている。アンダーフィル材の
充填は、回路基板を傾斜させて上方の端に液状樹脂をデ
ィスペンス等の方法で塗布し、重力と毛細管現象で半導
体素子と回路基板の間に流し込む方法が行われている。
【０００４】
【発明が解決しようとする課題】ところが、フリップチ
ップ実装を行うような半導体素子は、一般に電極数が多
く、半導体素子の回路設計上、電極は半導体素子の周辺
に配置されている。アンダーフィル材の充填時には、こ
れらの半導体素子の電極間から液状樹脂を重力と毛細管
現象で流し込むが、半導体素子と回路基板との間隔は数
１０μｍから５００μｍ程度と狭いため、半導体素子中
央部分には十分に樹脂が行き渡らず、このため未充填部
分が出来易く、半導体素子の動作が不安定となったり、
耐湿信頼性が低いという問題点があった。また、アンダ
ーフィル材の充填は重力と毛細管現象によるため、時間
がかかり、さらに一般にアンダーフィル材は熱硬化性の
樹脂が用いられるため、硬化工程も時間がかかるもので
あった。また、半導体素子の電極と回路基板との電気的
接続においても、電極間隔が狭いために、導電性樹脂や
半田のショートが発生し易いという問題点があった。
ップ実装を行うような半導体素子は、一般に電極数が多
く、半導体素子の回路設計上、電極は半導体素子の周辺
に配置されている。アンダーフィル材の充填時には、こ
れらの半導体素子の電極間から液状樹脂を重力と毛細管
現象で流し込むが、半導体素子と回路基板との間隔は数
１０μｍから５００μｍ程度と狭いため、半導体素子中
央部分には十分に樹脂が行き渡らず、このため未充填部
分が出来易く、半導体素子の動作が不安定となったり、
耐湿信頼性が低いという問題点があった。また、アンダ
ーフィル材の充填は重力と毛細管現象によるため、時間
がかかり、さらに一般にアンダーフィル材は熱硬化性の
樹脂が用いられるため、硬化工程も時間がかかるもので
あった。また、半導体素子の電極と回路基板との電気的
接続においても、電極間隔が狭いために、導電性樹脂や
半田のショートが発生し易いという問題点があった。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、回路基板に半導体素子のバンプ電極
を直接接続するに際し、熱可塑性の絶縁接着フィルムを
介して半導体素子の固定を行うことを特徴とする、半導
体素子の固定方法を提供する。
めに、本発明では、回路基板に半導体素子のバンプ電極
を直接接続するに際し、熱可塑性の絶縁接着フィルムを
介して半導体素子の固定を行うことを特徴とする、半導
体素子の固定方法を提供する。
【０００６】
【発明の実施の形態】半導体素子と回路基板を絶縁接着
フィルムで固定接続するに際しては、１回の圧着工程で
バンプ接続と半導体素子の固定を同時に行っても良い
が、圧着工程を２段階に分けて行っても良い。即ち、１
回目に、バンプの接続温度よりも低く、絶縁接着フィル
ムのガラス転移温度よりも高い温度で圧着を行い、２回
目にバンプの接続温度で圧着を行う方法である。このよ
うに２回に分けて接着を行うことにより、まず、１回目
の圧着でバンプ電極がその形状を保持したままで、軟化
した絶縁接着フィルムに食い込み、各電極が確実に分離
絶縁される。次に２回目の圧着を行う事によって、バン
プ電極と回路基板の端子とが接続されるため、半導体素
子の電極ピッチが狭い場合でも隣の電極とのショートが
起こらず、信頼性の高い接続が可能となる。
フィルムで固定接続するに際しては、１回の圧着工程で
バンプ接続と半導体素子の固定を同時に行っても良い
が、圧着工程を２段階に分けて行っても良い。即ち、１
回目に、バンプの接続温度よりも低く、絶縁接着フィル
ムのガラス転移温度よりも高い温度で圧着を行い、２回
目にバンプの接続温度で圧着を行う方法である。このよ
うに２回に分けて接着を行うことにより、まず、１回目
の圧着でバンプ電極がその形状を保持したままで、軟化
した絶縁接着フィルムに食い込み、各電極が確実に分離
絶縁される。次に２回目の圧着を行う事によって、バン
プ電極と回路基板の端子とが接続されるため、半導体素
子の電極ピッチが狭い場合でも隣の電極とのショートが
起こらず、信頼性の高い接続が可能となる。
【０００７】また、半導体素子と回路基板を絶縁接着フ
ィルムで固定するに際し、半導体素子と回路基板の間に
挟んで、同時に両方に熱圧着しても良いが、先にいずれ
かの接着面に熱圧着しておき、その後、もう一方に熱圧
着しても良い。例えば、半導体素子の回路面に絶縁接着
フィルムを重ねて、バンプの接続温度以下でかつ絶縁接
着フィルムのガラス転移温度以上の温度で熱圧着して、
バンプ電極を絶縁接着フィルムに食い込ませて電極間の
絶縁を行うとともに、半導体素子の回路面に接着する。
この絶縁接着フィルム付き半導体素子を回路基板にバン
プ接続温度で熱圧着する。あるいは、絶縁接着フィルム
を回路基板の半導体素子搭載部分に半導体素子の大きさ
よりも大きいサイズで熱圧着しておき、この上に、半導
体素子をバンプ接続温度で熱圧着し、バンプ接続とアン
ダフィルを同時に行う。
ィルムで固定するに際し、半導体素子と回路基板の間に
挟んで、同時に両方に熱圧着しても良いが、先にいずれ
かの接着面に熱圧着しておき、その後、もう一方に熱圧
着しても良い。例えば、半導体素子の回路面に絶縁接着
フィルムを重ねて、バンプの接続温度以下でかつ絶縁接
着フィルムのガラス転移温度以上の温度で熱圧着して、
バンプ電極を絶縁接着フィルムに食い込ませて電極間の
絶縁を行うとともに、半導体素子の回路面に接着する。
この絶縁接着フィルム付き半導体素子を回路基板にバン
プ接続温度で熱圧着する。あるいは、絶縁接着フィルム
を回路基板の半導体素子搭載部分に半導体素子の大きさ
よりも大きいサイズで熱圧着しておき、この上に、半導
体素子をバンプ接続温度で熱圧着し、バンプ接続とアン
ダフィルを同時に行う。
【０００８】また、回路基板に絶縁接着フィルムを熱圧
着する際に、半導体素子のバンプ電極を接続する端子部
分のみが覆われるような形状に、絶縁接着フィルムを金
型による打ち抜きなどの方法で成形したものを熱圧着
し、ここに、半導体素子のバンプ電極を熱圧着しても良
い。この場合にも、半導体素子の熱圧着を、絶縁接着フ
ィルムのガラス転移温度以上でバンプ接続温度以下の温
度による１回目の圧着と、バンプ接続温度で行う２回目
の圧着とに分けて行うことにより、各バンプ電極間の絶
縁を確実に行うことが出来る。
着する際に、半導体素子のバンプ電極を接続する端子部
分のみが覆われるような形状に、絶縁接着フィルムを金
型による打ち抜きなどの方法で成形したものを熱圧着
し、ここに、半導体素子のバンプ電極を熱圧着しても良
い。この場合にも、半導体素子の熱圧着を、絶縁接着フ
ィルムのガラス転移温度以上でバンプ接続温度以下の温
度による１回目の圧着と、バンプ接続温度で行う２回目
の圧着とに分けて行うことにより、各バンプ電極間の絶
縁を確実に行うことが出来る。
【０００９】絶縁接着フィルムには、耐熱性と絶縁性、
接着性を有するフィルムが使用される。フィルムの樹脂
は熱硬化性でも熱可塑性でも使用できるが、熱硬化性樹
脂のフィルムを使用した場合、半導体素子の固定後に樹
脂の硬化工程が必要となり、加熱圧着のみで接着工程が
行える熱可塑性樹脂に比べて生産性に劣る為、熱可塑性
樹脂のフィルムが好ましい。熱可塑性フィルムの樹脂に
は、ポリイミド、ポリアミド、ポリアミドイミド等、耐
熱性の良い熱可塑性の樹脂が用いられる。特に、絶縁フ
ィルムを、シリコーン変性ポリイミド樹脂とすると、半
導体素子と回路基板への接着力が強く、また、樹脂の吸
湿率が低くなるために、電気特性の信頼性も向上する。
接着性を有するフィルムが使用される。フィルムの樹脂
は熱硬化性でも熱可塑性でも使用できるが、熱硬化性樹
脂のフィルムを使用した場合、半導体素子の固定後に樹
脂の硬化工程が必要となり、加熱圧着のみで接着工程が
行える熱可塑性樹脂に比べて生産性に劣る為、熱可塑性
樹脂のフィルムが好ましい。熱可塑性フィルムの樹脂に
は、ポリイミド、ポリアミド、ポリアミドイミド等、耐
熱性の良い熱可塑性の樹脂が用いられる。特に、絶縁フ
ィルムを、シリコーン変性ポリイミド樹脂とすると、半
導体素子と回路基板への接着力が強く、また、樹脂の吸
湿率が低くなるために、電気特性の信頼性も向上する。
【００１０】熱可塑性樹脂のガラス転移温度は、バンプ
接続温度よりも低いことが必要である。ガラス転移温度
がこれよりも高いと、フィルムを熱圧着する際にバンプ
に高温がかかり、形状が崩れたり、隣のバンプとのショ
ートが発生する。また、バンプ接続時にフィルムが軟化
しないために、バンプが回路基板の端子に充分に圧着さ
れない。
接続温度よりも低いことが必要である。ガラス転移温度
がこれよりも高いと、フィルムを熱圧着する際にバンプ
に高温がかかり、形状が崩れたり、隣のバンプとのショ
ートが発生する。また、バンプ接続時にフィルムが軟化
しないために、バンプが回路基板の端子に充分に圧着さ
れない。
【００１１】
（実施例１）半導体素子の電極に半田ボールバンプを形
成した半導体素子と、半導体素子の電極に対応する位置
に接続用端子回路を形成した回路基板と、ガラス転移温
度が１５０℃で厚みが７５μｍの熱可塑性ポリイミド絶
縁接着フィルムを用いた。熱可塑性ポリイミド絶縁接着
フィルムを半導体素子とおなじ大きさに打ち抜きによっ
て切り、回路基板上の半導体素子搭載部分に配置し、次
に半導体素子の回路面を、回路基板上の接続用端子と位
置合わせして、絶縁接着フィルム上から、２６０℃で３
０秒加熱圧着し、半田ボールを絶縁接着フィルム中に食
い込ませると同時に回路基板上の端子と接続させ、さら
に半導体素子の回路面と絶縁接着フィルムを圧着した。
このようにして得られた半導体素子実装回路基板は、半
導体素子と回路基板との接続に要する時間が３０秒と短
く、また、３０℃／７０％の条件下で１０００時間処理
を行ったが、処理後も半導体素子と回路基板の接続は良
好であり、絶縁接着フィルムの剥離も見られなかった。
成した半導体素子と、半導体素子の電極に対応する位置
に接続用端子回路を形成した回路基板と、ガラス転移温
度が１５０℃で厚みが７５μｍの熱可塑性ポリイミド絶
縁接着フィルムを用いた。熱可塑性ポリイミド絶縁接着
フィルムを半導体素子とおなじ大きさに打ち抜きによっ
て切り、回路基板上の半導体素子搭載部分に配置し、次
に半導体素子の回路面を、回路基板上の接続用端子と位
置合わせして、絶縁接着フィルム上から、２６０℃で３
０秒加熱圧着し、半田ボールを絶縁接着フィルム中に食
い込ませると同時に回路基板上の端子と接続させ、さら
に半導体素子の回路面と絶縁接着フィルムを圧着した。
このようにして得られた半導体素子実装回路基板は、半
導体素子と回路基板との接続に要する時間が３０秒と短
く、また、３０℃／７０％の条件下で１０００時間処理
を行ったが、処理後も半導体素子と回路基板の接続は良
好であり、絶縁接着フィルムの剥離も見られなかった。
【００１２】（実施例２）半導体素子の電極に半田ボー
ルバンプを形成した半導体素子と、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板と、
ガラス転移温度が１８０℃で厚みが１００μｍの熱可塑
性ポリイミド絶縁接着フィルムを用いた。熱可塑性ポリ
イミド絶縁接着フィルムを半導体素子とおなじ大きさに
打ち抜きによって切り、回路基板上の半導体素子搭載部
分に２５０℃、３秒で加熱圧着した。次に半導体素子の
回路面を、回路基板上の接続用端子と位置合わせして、
絶縁接着フィルムに、２３０℃、１５秒で圧着し、半田
ボールを絶縁接着フィルム中に食い込ませた。さらに、
半導体素子を２８０に加熱しながら１０秒間圧着を続け
て、半田ボールと回路基板の端子を接続させるととも
に、半導体素子の回路面と絶縁接着フィルムを圧着し
た。このようにして得られた半導体素子実装回路基板
は、半導体素子と回路基板との接続に要する時間が２８
秒と短く、また、３０℃／７０％の条件下で１０００時
間処理を行ったが、処理後も半導体素子と回路基板の接
続は良好であり、絶縁接着フィルムの剥離も見られなか
った。
ルバンプを形成した半導体素子と、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板と、
ガラス転移温度が１８０℃で厚みが１００μｍの熱可塑
性ポリイミド絶縁接着フィルムを用いた。熱可塑性ポリ
イミド絶縁接着フィルムを半導体素子とおなじ大きさに
打ち抜きによって切り、回路基板上の半導体素子搭載部
分に２５０℃、３秒で加熱圧着した。次に半導体素子の
回路面を、回路基板上の接続用端子と位置合わせして、
絶縁接着フィルムに、２３０℃、１５秒で圧着し、半田
ボールを絶縁接着フィルム中に食い込ませた。さらに、
半導体素子を２８０に加熱しながら１０秒間圧着を続け
て、半田ボールと回路基板の端子を接続させるととも
に、半導体素子の回路面と絶縁接着フィルムを圧着し
た。このようにして得られた半導体素子実装回路基板
は、半導体素子と回路基板との接続に要する時間が２８
秒と短く、また、３０℃／７０％の条件下で１０００時
間処理を行ったが、処理後も半導体素子と回路基板の接
続は良好であり、絶縁接着フィルムの剥離も見られなか
った。
【００１３】（実施例３）半導体素子の電極に半田ボー
ルバンプを形成した半導体素子と、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板と、
ガラス転移温度が１８０℃で厚みが１００μｍの熱可塑
性シリコーン変性ポリイミド絶縁接着フィルムを用い
た。熱可塑性シリコーン変性ポリイミド絶縁接着フィル
ムを半導体素子とおなじ大きさに打ち抜きによって切
り、半導体素子の回路面上に置き、２３０℃、１５秒間
加熱圧着して半田ボールバンプをシリコーン変性ポリイ
ミド絶縁接着フィルムに食い込ませるとともに、半導体
素子の回路面に絶縁接着フィルムを加熱圧着した。この
ようにして得られた絶縁接着フィルム付き半導体素子
を、回路基板上の半導体素子搭載部分に電極を位置合わ
せして配置し、半導体素子上から、２８０℃で１０秒加
熱圧着し、半田ボールと回路基板上の端子とを接続させ
ると同時に、回路基板と絶縁接着フィルムを圧着した。
このようにして得られた半導体素子実装回路基板は、半
導体素子と回路基板の接続に要する時間が２５秒と短
く、また、８５℃／８５％の条件下で１０００時間処理
を行ったが、処理後も半導体素子と回路基板の接続は良
好であり、絶縁接着フィルムの剥離も見られなかった。
ルバンプを形成した半導体素子と、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板と、
ガラス転移温度が１８０℃で厚みが１００μｍの熱可塑
性シリコーン変性ポリイミド絶縁接着フィルムを用い
た。熱可塑性シリコーン変性ポリイミド絶縁接着フィル
ムを半導体素子とおなじ大きさに打ち抜きによって切
り、半導体素子の回路面上に置き、２３０℃、１５秒間
加熱圧着して半田ボールバンプをシリコーン変性ポリイ
ミド絶縁接着フィルムに食い込ませるとともに、半導体
素子の回路面に絶縁接着フィルムを加熱圧着した。この
ようにして得られた絶縁接着フィルム付き半導体素子
を、回路基板上の半導体素子搭載部分に電極を位置合わ
せして配置し、半導体素子上から、２８０℃で１０秒加
熱圧着し、半田ボールと回路基板上の端子とを接続させ
ると同時に、回路基板と絶縁接着フィルムを圧着した。
このようにして得られた半導体素子実装回路基板は、半
導体素子と回路基板の接続に要する時間が２５秒と短
く、また、８５℃／８５％の条件下で１０００時間処理
を行ったが、処理後も半導体素子と回路基板の接続は良
好であり、絶縁接着フィルムの剥離も見られなかった。
【００１４】（比較例１）半導体素子の電極に半田ボー
ルバンプを形成した半導体素子を、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板上
に、電極を位置合わせして配置し、２６０℃、１０秒の
半田リフロー処理によって、半導体素子と回路基板の接
続を行った。次に、半導体素子と回路基板の隙間に、熱
硬化性の液状樹脂からなるアンダーフィル材を、回路基
板を７０℃で加熱しながら、６０秒で流し込んだ。その
後、この回路基板をオーブンに入れて、７０℃で３０
分、さらに１５０℃で２時間加熱して、アンダーフィル
材の硬化を行った。このようにして得られた半導体素子
実装回路基板は、半導体素子と回路基板との接続に要し
た時間が約２時間３０分以上と長く、生産性が悪かっ
た。
ルバンプを形成した半導体素子を、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板上
に、電極を位置合わせして配置し、２６０℃、１０秒の
半田リフロー処理によって、半導体素子と回路基板の接
続を行った。次に、半導体素子と回路基板の隙間に、熱
硬化性の液状樹脂からなるアンダーフィル材を、回路基
板を７０℃で加熱しながら、６０秒で流し込んだ。その
後、この回路基板をオーブンに入れて、７０℃で３０
分、さらに１５０℃で２時間加熱して、アンダーフィル
材の硬化を行った。このようにして得られた半導体素子
実装回路基板は、半導体素子と回路基板との接続に要し
た時間が約２時間３０分以上と長く、生産性が悪かっ
た。
【００１５】（比較例２）半導体素子の電極に半田ボー
ルバンプを形成した半導体素子を、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板上
に、電極を位置合わせして配置し、２６０℃、１０秒の
半田リフロー処理によって、半導体素子と回路基板の接
続を行った。このようにして得られた半導体素子実装回
路基板は、半導体素子と回路基板との接続に要した時間
は、１０秒と短かったが、この回路基板を３０℃７０％
で３００時間処理したところ、電極の接続不良が発生
し、信頼性の低い物であった。
ルバンプを形成した半導体素子を、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板上
に、電極を位置合わせして配置し、２６０℃、１０秒の
半田リフロー処理によって、半導体素子と回路基板の接
続を行った。このようにして得られた半導体素子実装回
路基板は、半導体素子と回路基板との接続に要した時間
は、１０秒と短かったが、この回路基板を３０℃７０％
で３００時間処理したところ、電極の接続不良が発生
し、信頼性の低い物であった。
【００１６】（比較例３）半導体素子の電極に半田ボー
ルバンプを形成した半導体素子と、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板と、
ガラス転移温度が３００℃で厚みが７５μｍの熱可塑性
ポリイミド絶縁接着フィルムを用いた。熱可塑性ポリイ
ミド絶縁接着フィルムを半導体素子とおなじ大きさに打
ち抜きによって切り、回路基板上の半導体素子搭載部分
に配置し、次に半導体素子の回路面を、回路基板上の接
続用端子と位置合わせして、絶縁接着フィルム上から、
３５０℃で３０秒加熱圧着し、半田ボールを絶縁接着フ
ィルム中に食い込ませると同時に回路基板上の端子と接
続させ、さらに半導体素子の回路面と絶縁接着フィルム
を圧着した。このようにして得られた半導体素子実装回
路基板は、半導体素子の半田ボールバンプが加熱圧着時
に溶融し、隣の電極とショートが発生しており、使用で
きないものあった。
ルバンプを形成した半導体素子と、半導体素子の電極に
対応する位置に接続用端子回路を形成した回路基板と、
ガラス転移温度が３００℃で厚みが７５μｍの熱可塑性
ポリイミド絶縁接着フィルムを用いた。熱可塑性ポリイ
ミド絶縁接着フィルムを半導体素子とおなじ大きさに打
ち抜きによって切り、回路基板上の半導体素子搭載部分
に配置し、次に半導体素子の回路面を、回路基板上の接
続用端子と位置合わせして、絶縁接着フィルム上から、
３５０℃で３０秒加熱圧着し、半田ボールを絶縁接着フ
ィルム中に食い込ませると同時に回路基板上の端子と接
続させ、さらに半導体素子の回路面と絶縁接着フィルム
を圧着した。このようにして得られた半導体素子実装回
路基板は、半導体素子の半田ボールバンプが加熱圧着時
に溶融し、隣の電極とショートが発生しており、使用で
きないものあった。
【００１７】
【発明の効果】本発明の半導体素子固定方法によれば、
半導体素子と回路基板との接続に要する時間が短く生産
性が良く、しかも電気特性や耐湿信頼性が良好な半導体
素子実装回路基板を得ることが出来る。熱可塑性の絶縁
接着フィルムによって、半導体素子の回路面と回路基板
との間が充填されるため、アンダーフィル材をあとから
充填する工程が不要となる。また、絶縁接着フィルムを
半導体素子の回路面全面が覆われる様な大きさにするこ
とによって、半導体素子の中央部分にも絶縁樹脂を行き
渡らせることが出来るため、液状樹脂のアンダーフィル
材を使用した場合のように、半導体素子中央部に樹脂の
実充填部分が残るようなことも無い。また、熱可塑性の
絶縁接着フィルムのガラス転移温度を、バンプの接続温
度よりも低くする事によって、バンプ接続時に絶縁接着
フィルムの樹脂が流動し、バンプ電極と回路基板とが接
続されると同時に、半導体素子の回路面と回路基板の両
方に接着するため、隣接電極との絶縁信頼性の高いバン
プ接続とアンダーフィルを同時に行うことが出来る。
半導体素子と回路基板との接続に要する時間が短く生産
性が良く、しかも電気特性や耐湿信頼性が良好な半導体
素子実装回路基板を得ることが出来る。熱可塑性の絶縁
接着フィルムによって、半導体素子の回路面と回路基板
との間が充填されるため、アンダーフィル材をあとから
充填する工程が不要となる。また、絶縁接着フィルムを
半導体素子の回路面全面が覆われる様な大きさにするこ
とによって、半導体素子の中央部分にも絶縁樹脂を行き
渡らせることが出来るため、液状樹脂のアンダーフィル
材を使用した場合のように、半導体素子中央部に樹脂の
実充填部分が残るようなことも無い。また、熱可塑性の
絶縁接着フィルムのガラス転移温度を、バンプの接続温
度よりも低くする事によって、バンプ接続時に絶縁接着
フィルムの樹脂が流動し、バンプ電極と回路基板とが接
続されると同時に、半導体素子の回路面と回路基板の両
方に接着するため、隣接電極との絶縁信頼性の高いバン
プ接続とアンダーフィルを同時に行うことが出来る。
【図１】 本発明の方法で固定された半導体素子実装回
路基板
路基板
【図２】 本発明の方法で固定された半導体素子実装回
路基板の接続部分
路基板の接続部分
【図３】 従来の半導体素子実装回路基板
【図４】 本発明の半導体素子固定方法の第１の実施例
の工程説明図
の工程説明図
【図５】 本発明の半導体素子固定方法の第２の実施例
の工程説明図
の工程説明図
１：半導体素子 ２：バンプ電極 ３：絶縁接着フィルム ４：回路基板 ５：半導体の電極 ６：回路基板上の接続端子 ７：アンダーフィル材 ８：ヒートブロック Ｔ１：ガラス転移温度以上 Ｔ２：ガラス転移温度以上バンプ接続温度以下 Ｔ３：バンプ接続温度
Claims (3)
- 【請求項１】 回路基板に半導体素子のバンプ電極を直
接接続するに際し、ガラス転移温度が半導体素子のバン
プ接続時の温度よりも低い、熱可塑性の絶縁接着フィル
ムを介して半導体素子の固定を行うことを特徴とする、
半導体素子の固定方法。 - 【請求項２】 熱可塑性の絶縁接着フィルムのガラス転
移温度以上で、かつ、半導体素子のバンプ接続時の温度
よりも低い温度で加熱圧着を行う第１の加熱圧着工程
と、バンプ接続温度で加熱圧着を行う第２の加熱圧着工
程を有する事を特徴とする請求項１記載の半導体素子の
固定方法。 - 【請求項３】 前記熱可塑性の絶縁接着フィルムが、シ
リコーン変性ポリイミド樹脂である、請求項１記載の半
導体素子の固定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7516797A JPH10270497A (ja) | 1997-03-27 | 1997-03-27 | 半導体素子固定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7516797A JPH10270497A (ja) | 1997-03-27 | 1997-03-27 | 半導体素子固定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270497A true JPH10270497A (ja) | 1998-10-09 |
Family
ID=13568385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7516797A Pending JPH10270497A (ja) | 1997-03-27 | 1997-03-27 | 半導体素子固定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270497A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127186A (ja) * | 1999-10-25 | 2001-05-11 | Oki Electric Ind Co Ltd | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 |
| US6593663B2 (en) | 2001-07-06 | 2003-07-15 | Denso Corporation | Electronic device including stacked microchips |
| US6716665B2 (en) | 2000-05-12 | 2004-04-06 | Fujitsu Limited | Method of mounting chip onto printed circuit board in shortened working time |
| JP2004158825A (ja) * | 2003-07-17 | 2004-06-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP1204136A4 (en) * | 1999-07-16 | 2004-10-13 | Matsushita Electric Ind Co Ltd | HOUSING OF SEMICONDUCTOR ARRANGEMENT AND ITS MANUFACTURING METHOD |
| US7331502B2 (en) * | 2001-03-19 | 2008-02-19 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
| JP2009088351A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| US8003441B2 (en) | 2007-07-23 | 2011-08-23 | Lintec Corporation | Manufacturing method of semiconductor device |
| CN102687603A (zh) * | 2009-12-24 | 2012-09-19 | 住友电木株式会社 | 导电连接材料、电子部件的生产方法以及具有导电连接材料的电子构件和电子部件 |
| KR20130066519A (ko) | 2011-12-12 | 2013-06-20 | 닛토덴코 가부시키가이샤 | 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 |
| EP3211661A2 (en) | 2016-02-26 | 2017-08-30 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing a flip-chip type semiconductor apparatus using a photosensitive adhesive layer and corresponding flip-chip type semiconductor apparatus |
-
1997
- 1997-03-27 JP JP7516797A patent/JPH10270497A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1204136A4 (en) * | 1999-07-16 | 2004-10-13 | Matsushita Electric Ind Co Ltd | HOUSING OF SEMICONDUCTOR ARRANGEMENT AND ITS MANUFACTURING METHOD |
| US7090482B2 (en) | 1999-07-16 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method |
| JP2001127186A (ja) * | 1999-10-25 | 2001-05-11 | Oki Electric Ind Co Ltd | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 |
| US6716665B2 (en) | 2000-05-12 | 2004-04-06 | Fujitsu Limited | Method of mounting chip onto printed circuit board in shortened working time |
| US7331502B2 (en) * | 2001-03-19 | 2008-02-19 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
| US6593663B2 (en) | 2001-07-06 | 2003-07-15 | Denso Corporation | Electronic device including stacked microchips |
| JP2004158825A (ja) * | 2003-07-17 | 2004-06-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US8003441B2 (en) | 2007-07-23 | 2011-08-23 | Lintec Corporation | Manufacturing method of semiconductor device |
| JP2009088351A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| US8300419B2 (en) | 2007-10-01 | 2012-10-30 | Denso Corporation | Electronic circuit device and method of making the same |
| CN102687603A (zh) * | 2009-12-24 | 2012-09-19 | 住友电木株式会社 | 导电连接材料、电子部件的生产方法以及具有导电连接材料的电子构件和电子部件 |
| KR20130066519A (ko) | 2011-12-12 | 2013-06-20 | 닛토덴코 가부시키가이샤 | 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 |
| US8951843B2 (en) | 2011-12-12 | 2015-02-10 | Nitto Denko Corporation | Laminated sheet and method of manufacturing semiconductor device using the laminated sheet |
| EP3211661A2 (en) | 2016-02-26 | 2017-08-30 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing a flip-chip type semiconductor apparatus using a photosensitive adhesive layer and corresponding flip-chip type semiconductor apparatus |
| KR20170101131A (ko) | 2016-02-26 | 2017-09-05 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 반도체 장치의 제조 방법, 플립 칩형 반도체 장치의 제조 방법, 반도체 장치 및 플립 칩형 반도체 장치 |
| US10416557B2 (en) | 2016-02-26 | 2019-09-17 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787395B2 (en) | Method of manufacturing a multi-chip module | |
| US6531022B1 (en) | Mounting method of semiconductor element | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US7638876B2 (en) | Bumpless semiconductor device | |
| US8080884B2 (en) | Mounting structure and mounting method | |
| US6153938A (en) | Flip-chip connecting method, flip-chip connected structure and electronic device using the same | |
| JPH06302653A (ja) | 半導体装置 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH10270497A (ja) | 半導体素子固定方法 | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| JP2000022040A (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPH0551179B2 (ja) | ||
| KR100746362B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| WO2000049652A1 (fr) | Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JPH10256306A (ja) | 回路板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041001 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| A02 | Decision of refusal |
Effective date: 20051108 Free format text: JAPANESE INTERMEDIATE CODE: A02 |