JPH0997815A - フリップチップ接合方法およびそれにより得られる半導体パッケージ - Google Patents
フリップチップ接合方法およびそれにより得られる半導体パッケージInfo
- Publication number
- JPH0997815A JPH0997815A JP7276811A JP27681195A JPH0997815A JP H0997815 A JPH0997815 A JP H0997815A JP 7276811 A JP7276811 A JP 7276811A JP 27681195 A JP27681195 A JP 27681195A JP H0997815 A JPH0997815 A JP H0997815A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- hole
- chip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップと回路基板の電気的な接続を同
時に行うとともに接合部の封止を容易かつ確実に行い得
るようなフリップチップ接合方法を提供する。 【解決手段】 半導体チップと回路基板の電気的接続を
行うに際し、半導体チップの電極パッドと対応した位置
にスルーホールを形成した絶縁性接着剤フィルムを半導
体チップと回路基板との間に介在させて加熱圧着するこ
とにより半導体チップと回路基板との電気的接続を行う
とともに接合部の封止を行うことを特徴とするフリップ
チップ接合方法。
時に行うとともに接合部の封止を容易かつ確実に行い得
るようなフリップチップ接合方法を提供する。 【解決手段】 半導体チップと回路基板の電気的接続を
行うに際し、半導体チップの電極パッドと対応した位置
にスルーホールを形成した絶縁性接着剤フィルムを半導
体チップと回路基板との間に介在させて加熱圧着するこ
とにより半導体チップと回路基板との電気的接続を行う
とともに接合部の封止を行うことを特徴とするフリップ
チップ接合方法。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に使
用する半導体装置の製造方法に関するものである。
用する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体チップを回路基板に直接接
合するフリップチップ接合は、例えば半導体チップの電
極パッド上に突起電極を形成し、回路基板の電極パッド
と該突起電極とを加熱加圧して接合し、その後半導体チ
ップと回路基板との隙間から液体樹脂を注入して接合部
を封止する方法が採られていた。図５（ａ）〜（ｃ）
は、従来のフリップチップ接合法について工程順に示し
た説明図である。
合するフリップチップ接合は、例えば半導体チップの電
極パッド上に突起電極を形成し、回路基板の電極パッド
と該突起電極とを加熱加圧して接合し、その後半導体チ
ップと回路基板との隙間から液体樹脂を注入して接合部
を封止する方法が採られていた。図５（ａ）〜（ｃ）
は、従来のフリップチップ接合法について工程順に示し
た説明図である。
【０００３】図５に従って、従来のフリップチップ接合
法について簡単に説明する。図５において、１は半導体
チップ、２は半導体チップ上の電極パッド、３はＡｕに
より形成された突起電極、７は回路基板、８は回路基板
の電極パッド、９は封止樹脂である。
法について簡単に説明する。図５において、１は半導体
チップ、２は半導体チップ上の電極パッド、３はＡｕに
より形成された突起電極、７は回路基板、８は回路基板
の電極パッド、９は封止樹脂である。
【０００４】フリップチップ接合を行うには、先ず図５
（ａ）のように半導体チップ１上の電極パッド２にボー
ルボンディング法またはめっき法によりＡｕバンプを形
成し、必要に応じて該Ａｕバンプの高さを揃えるために
平坦化を行って突起電極３とする。次に図３（ｂ）に示
すようにＡｕバンプ（突起電極３）と回路基板７上の電
極パッド８が相互に向き合う状態に位置合わせし、突起
電極３と該電極パッド８とを加熱圧接することによって
電気的な接続を行う。そしてさらに図５（ｃ）のように
半導体チップ１と回路基板７との隙間に液状樹脂９を注
入して加熱硬化させて接合部間隙を封止して電気的接続
部の保護を行なうものである。
（ａ）のように半導体チップ１上の電極パッド２にボー
ルボンディング法またはめっき法によりＡｕバンプを形
成し、必要に応じて該Ａｕバンプの高さを揃えるために
平坦化を行って突起電極３とする。次に図３（ｂ）に示
すようにＡｕバンプ（突起電極３）と回路基板７上の電
極パッド８が相互に向き合う状態に位置合わせし、突起
電極３と該電極パッド８とを加熱圧接することによって
電気的な接続を行う。そしてさらに図５（ｃ）のように
半導体チップ１と回路基板７との隙間に液状樹脂９を注
入して加熱硬化させて接合部間隙を封止して電気的接続
部の保護を行なうものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
たような従来のフリップチップ接合では、半導体チップ
と回路基板との電気的な接続と、接合部の封止に２工程
を要し、また接合部の封止を電気的な接続を行った後に
行うために液状樹脂の注入による接合部の封止が十分に
行われず、したがって、電気的接続部分の保護が完全に
行なわれないという問題があった。
たような従来のフリップチップ接合では、半導体チップ
と回路基板との電気的な接続と、接合部の封止に２工程
を要し、また接合部の封止を電気的な接続を行った後に
行うために液状樹脂の注入による接合部の封止が十分に
行われず、したがって、電気的接続部分の保護が完全に
行なわれないという問題があった。
【０００６】本発明は、フリップチップ接合における上
記の問題を解決し、半導体チップと回路基板の電気的な
接続を同時に行うとともに接合部の封止を容易かつ確実
に行い得るような接合方法を提供するとともに、これに
より信頼性の高い半導体パッケージを提供することを目
的とするものである。
記の問題を解決し、半導体チップと回路基板の電気的な
接続を同時に行うとともに接合部の封止を容易かつ確実
に行い得るような接合方法を提供するとともに、これに
より信頼性の高い半導体パッケージを提供することを目
的とするものである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、半導体チップと回路基板の電気的接続を
行うに際し、半導体チップの電極パッドと対応した位置
にスルーホールを形成した絶縁性接着剤フィルムを半導
体チップと回路基板との間に介在させて加熱圧着するこ
とにより半導体チップと回路基板との電気的接続を行う
とともに接合部の封止を行うことを特徴とするフリップ
チップ接合方法である。また、本発明において、半導体
チップのと回路基板の電気的接続は、予め前記スルーホ
ールに導電性接着剤を充填しておくか、またはスルーホ
−ルの径に見合った径の突起電極を半導体または回路基
板の電極パッド上に突出形成させておくか、いずれかの
方法またはこれらの併用方法で行われる。
めの本発明は、半導体チップと回路基板の電気的接続を
行うに際し、半導体チップの電極パッドと対応した位置
にスルーホールを形成した絶縁性接着剤フィルムを半導
体チップと回路基板との間に介在させて加熱圧着するこ
とにより半導体チップと回路基板との電気的接続を行う
とともに接合部の封止を行うことを特徴とするフリップ
チップ接合方法である。また、本発明において、半導体
チップのと回路基板の電気的接続は、予め前記スルーホ
ールに導電性接着剤を充填しておくか、またはスルーホ
−ルの径に見合った径の突起電極を半導体または回路基
板の電極パッド上に突出形成させておくか、いずれかの
方法またはこれらの併用方法で行われる。
【０００８】
【発明の実施の形態】本発明は、上記したように半導体
チップと回路基板の電気的接合を行うに際し、半導体チ
ップの電極パッドと対応した位置にスルーホールを形成
した絶縁性接着剤フィルムを、半導体チップと回路基板
との間に介在させることにより半導体チップと回路基板
とを電気的に接続すると同時に接合部の封止を行うもの
である。
チップと回路基板の電気的接合を行うに際し、半導体チ
ップの電極パッドと対応した位置にスルーホールを形成
した絶縁性接着剤フィルムを、半導体チップと回路基板
との間に介在させることにより半導体チップと回路基板
とを電気的に接続すると同時に接合部の封止を行うもの
である。
【０００９】本発明においては、半導体チップと回路基
板の電極との間の電気的接続を行うに際し、半導体チッ
プと回路基板との間に、電気的接続のための電極接合該
当部分にスルーホルが形成された絶縁性接着剤フィルム
を介在させたものであるから、半導体チップと回路基板
とを加熱圧接することで該半導体チップと絶縁性接着剤
フィルムとの間および回路基板と絶縁性接着剤フィルム
との間でそれぞれ面的な接着が行われ、その後に特別の
封止処理を施すことなく、半導体チップの電極パッドと
回路基板の電極との電気的接続が行われると同時に半導
体チップと回路基板の電気的接続部周辺部分の封止も容
易かつ確実に行うことができる。
板の電極との間の電気的接続を行うに際し、半導体チッ
プと回路基板との間に、電気的接続のための電極接合該
当部分にスルーホルが形成された絶縁性接着剤フィルム
を介在させたものであるから、半導体チップと回路基板
とを加熱圧接することで該半導体チップと絶縁性接着剤
フィルムとの間および回路基板と絶縁性接着剤フィルム
との間でそれぞれ面的な接着が行われ、その後に特別の
封止処理を施すことなく、半導体チップの電極パッドと
回路基板の電極との電気的接続が行われると同時に半導
体チップと回路基板の電気的接続部周辺部分の封止も容
易かつ確実に行うことができる。
【００１０】上記本発明において使用される絶縁性接着
剤フィルムには、熱可塑性または少なくとも２段階の硬
化温度を有する熱硬化型の接着剤が適当である。該フィ
ルムの接着方式は、接着剤単体で形成されたフィルム、
またはベースフィルムの両面に接着剤膜を塗布した両面
接着方式のいずれのものでもよい。また、スルーホール
の形成は、金型プレス法、レーザー法などこの種スルー
ホールの形成に際して用いられる一般的方法が採用され
る。
剤フィルムには、熱可塑性または少なくとも２段階の硬
化温度を有する熱硬化型の接着剤が適当である。該フィ
ルムの接着方式は、接着剤単体で形成されたフィルム、
またはベースフィルムの両面に接着剤膜を塗布した両面
接着方式のいずれのものでもよい。また、スルーホール
の形成は、金型プレス法、レーザー法などこの種スルー
ホールの形成に際して用いられる一般的方法が採用され
る。
【００１１】半導体チップと回路基板との電気的接続
は、予め半導体チップの電極パッド上に従来と同様にＡ
ｕバンプ等による突起電極をスルーホールの径よりも若
干小さい径で形成しておいて該突起電極を介して半導体
チップの電極パッドと回路基板の電極間の電気的導通を
図ってもよく、またはスルーホール内に導電性の接着剤
を充填しておいて加熱圧着を行うに際して、絶縁性接着
剤の硬化とともに該導電性接着剤の硬化を行わせること
によって電気的導通を図るようにしてよい。また、勿論
これらの方法を併用した接続方法も可能である。また、
突起電極は半導体チップの電極パッド上に形成させる代
わりに回路基板の電極上に形成させることもできる。
は、予め半導体チップの電極パッド上に従来と同様にＡ
ｕバンプ等による突起電極をスルーホールの径よりも若
干小さい径で形成しておいて該突起電極を介して半導体
チップの電極パッドと回路基板の電極間の電気的導通を
図ってもよく、またはスルーホール内に導電性の接着剤
を充填しておいて加熱圧着を行うに際して、絶縁性接着
剤の硬化とともに該導電性接着剤の硬化を行わせること
によって電気的導通を図るようにしてよい。また、勿論
これらの方法を併用した接続方法も可能である。また、
突起電極は半導体チップの電極パッド上に形成させる代
わりに回路基板の電極上に形成させることもできる。
【００１２】なお、電気的接続のために導電性接着剤を
使用する方法においては、スルーホールに充填する導電
性接着剤の量は、あまり多すぎると接着後の該導電性接
着剤が該スルーホールからはみ出して隣接するスルーホ
ール（導体回路）と短絡する危険性があるので、その充
填量はスルーホールの容積と同程度にすることが望まし
い。また、導電性接着剤は、熱硬化性であっても熱可塑
性のいずれでもよいが、その接着温度が絶縁性接着剤フ
ィルムの接着温度と同じか、それに近い温度であること
が好ましい。
使用する方法においては、スルーホールに充填する導電
性接着剤の量は、あまり多すぎると接着後の該導電性接
着剤が該スルーホールからはみ出して隣接するスルーホ
ール（導体回路）と短絡する危険性があるので、その充
填量はスルーホールの容積と同程度にすることが望まし
い。また、導電性接着剤は、熱硬化性であっても熱可塑
性のいずれでもよいが、その接着温度が絶縁性接着剤フ
ィルムの接着温度と同じか、それに近い温度であること
が好ましい。
【００１３】
【実施例】以下に本発明を実施例を図１（実施例１）、
図２（実施例２）および図３（実施例３）に基づいて説
明する。これらの図面において、４は絶縁性接着剤フィ
ルム、５は該接着剤フィルムに形成されたスルーホー
ル、６は導電性接着剤、１０は外部接続用パッドであ
る。またその他の符号は図４で説明した通りである。
図２（実施例２）および図３（実施例３）に基づいて説
明する。これらの図面において、４は絶縁性接着剤フィ
ルム、５は該接着剤フィルムに形成されたスルーホー
ル、６は導電性接着剤、１０は外部接続用パッドであ
る。またその他の符号は図４で説明した通りである。
【００１４】実施例１：本実施例は、半導体チップと回
路基板との電気的接合を絶縁性接着剤フィルム４のスル
ーホール５に導電性接着剤６を充填しておくことにより
行う場合についてのものである。図１は、本発明の一実
施態様について工程順に示したものであり、以下本実施
例を図１に基づいて説明すると、先ず図１（ａ）に示す
ように、１００℃および１２０℃の２温度段階に硬化温
度を有するポリイミド系樹脂フィルムを絶縁性接着剤フ
ィルム４として用い、該接着剤フィルム４と半導体チッ
プ１とを重ね合わせた際に該接着剤フィルム４における
半導体チップの電極パッド２の位置に対応する位置に、
レーザー等を用いて電極パッド２と同程度の径を有する
スルーホール５を形成する。図２は、上記によりスルー
ホール５の形成された絶縁性接着剤フィルム４の一例を
示す平面図である。
路基板との電気的接合を絶縁性接着剤フィルム４のスル
ーホール５に導電性接着剤６を充填しておくことにより
行う場合についてのものである。図１は、本発明の一実
施態様について工程順に示したものであり、以下本実施
例を図１に基づいて説明すると、先ず図１（ａ）に示す
ように、１００℃および１２０℃の２温度段階に硬化温
度を有するポリイミド系樹脂フィルムを絶縁性接着剤フ
ィルム４として用い、該接着剤フィルム４と半導体チッ
プ１とを重ね合わせた際に該接着剤フィルム４における
半導体チップの電極パッド２の位置に対応する位置に、
レーザー等を用いて電極パッド２と同程度の径を有する
スルーホール５を形成する。図２は、上記によりスルー
ホール５の形成された絶縁性接着剤フィルム４の一例を
示す平面図である。
【００１５】次に図１（ｂ）および図１（ｃ）に示すよ
うに、回路基板７の電極パッド８とスルーホール５とが
重なり合うように位置合わせを行って、回路基板７上に
該絶縁性接着剤フィルム４を設置し、スルーホール５中
に該スルーホール５に見合った容積の導電性接着剤６を
充填する。使用される導電性接着剤６としては、例えば
エポキシ樹脂に銀粉末を分散させた熱硬化型導電性樹脂
接着剤を使用する。スルーホール５への導電性接着剤６
の充填に際しては、最終的に得られる半導体パッケージ
において該導電性接着剤６がスルーホール５外へはみ出
さないように慎重にその充填量を定める必要がある。
うに、回路基板７の電極パッド８とスルーホール５とが
重なり合うように位置合わせを行って、回路基板７上に
該絶縁性接着剤フィルム４を設置し、スルーホール５中
に該スルーホール５に見合った容積の導電性接着剤６を
充填する。使用される導電性接着剤６としては、例えば
エポキシ樹脂に銀粉末を分散させた熱硬化型導電性樹脂
接着剤を使用する。スルーホール５への導電性接着剤６
の充填に際しては、最終的に得られる半導体パッケージ
において該導電性接着剤６がスルーホール５外へはみ出
さないように慎重にその充填量を定める必要がある。
【００１６】次に、図１（ｄ）に示すように半導体チッ
プの電極パッド２と導電性接着剤６が充填されたスルー
ホール５が重なり合うように位置合わせをして、半導体
チップ１を絶縁性接着剤フィルム４上に設置して、全体
を加熱、加圧し、その後、絶縁性接着剤フィルムの硬化
を十分に行わせるために１８０℃で３０分間の加熱処理
を行なう。最後に回路基板７の外部接続パッド１０に外
部接続用端子（図示せず）を取り付けて半導体チップと
回路基板とのフリップチップ接合による半導体パッケー
ジを得ることができる。
プの電極パッド２と導電性接着剤６が充填されたスルー
ホール５が重なり合うように位置合わせをして、半導体
チップ１を絶縁性接着剤フィルム４上に設置して、全体
を加熱、加圧し、その後、絶縁性接着剤フィルムの硬化
を十分に行わせるために１８０℃で３０分間の加熱処理
を行なう。最後に回路基板７の外部接続パッド１０に外
部接続用端子（図示せず）を取り付けて半導体チップと
回路基板とのフリップチップ接合による半導体パッケー
ジを得ることができる。
【００１７】以上のように本発明によるときは、半導体
チップの電極パッド２と回路基板の電極パッド８との電
気的な接続と絶縁性接着剤フィルム４の接着による電気
的接続部分周縁の封止とを同時に行うことができるので
工程の簡略化を図ることができ、さらに該接合部分の封
止も確実かつ容易に行うことができる効果がある。ま
た、従来の金属の拡散による接合に比べて２５０℃以下
の低温で接続を行うことができるので、得られる半導体
パッケージにおける熱応力による欠陥の発生を防止する
ことができるなどその利点は大きい。
チップの電極パッド２と回路基板の電極パッド８との電
気的な接続と絶縁性接着剤フィルム４の接着による電気
的接続部分周縁の封止とを同時に行うことができるので
工程の簡略化を図ることができ、さらに該接合部分の封
止も確実かつ容易に行うことができる効果がある。ま
た、従来の金属の拡散による接合に比べて２５０℃以下
の低温で接続を行うことができるので、得られる半導体
パッケージにおける熱応力による欠陥の発生を防止する
ことができるなどその利点は大きい。
【００１８】実施例２：図３は、本発明の他の実施態様
により得られた半導体パッケージの概略断面を示すもの
であって、電気的接続を行うに際して、導電性接着剤６
によらず突起電極３の形成によって行う方法を採用した
場合の例を示したものである。本実施例においては、先
ず、半導体チップの電極パッド２上にボールボンディン
グによりＡｕバンプによる突起電極３を形成しておい
て、その後、絶縁性接着剤フィルム４のスルーホール５
への充填工程を除いた実施例１と同様の接合工程を経て
半導体チップ１と回路基板７とのフリップチップ接合を
行うものである。この場合において、半導体チップの電
極パッド２上に形成する突起電極３の径は、スルーホー
ル５の径よりも大きくてはならない。
により得られた半導体パッケージの概略断面を示すもの
であって、電気的接続を行うに際して、導電性接着剤６
によらず突起電極３の形成によって行う方法を採用した
場合の例を示したものである。本実施例においては、先
ず、半導体チップの電極パッド２上にボールボンディン
グによりＡｕバンプによる突起電極３を形成しておい
て、その後、絶縁性接着剤フィルム４のスルーホール５
への充填工程を除いた実施例１と同様の接合工程を経て
半導体チップ１と回路基板７とのフリップチップ接合を
行うものである。この場合において、半導体チップの電
極パッド２上に形成する突起電極３の径は、スルーホー
ル５の径よりも大きくてはならない。
【００１９】本実施例の場合には、半導体チップと回路
基板との電気的な接続は、突起電極３と回路基板の電極
パッド８との直接接合によって行われるので、接合温度
は２５０℃以上の高温を必要とする。このため絶縁性接
着剤フィルム４の材質には耐熱性の高いものを選ばなく
てはならないが、半導体チップの電極パッド２のピッチ
が狭く導電性接着剤６のはみ出しによる短絡が生じ易い
ような場合にはこの方法は極めて有効である。
基板との電気的な接続は、突起電極３と回路基板の電極
パッド８との直接接合によって行われるので、接合温度
は２５０℃以上の高温を必要とする。このため絶縁性接
着剤フィルム４の材質には耐熱性の高いものを選ばなく
てはならないが、半導体チップの電極パッド２のピッチ
が狭く導電性接着剤６のはみ出しによる短絡が生じ易い
ような場合にはこの方法は極めて有効である。
【００２０】実施例３：図４は、さらに本発明の他の実
施態様により得られた半導体パッケージの概略断面を示
すものであって、半導体チップ１と回路基板７との電気
的な接続を導電性接着剤６の使用と突起電極３の形成と
を併用して行う場合についてのものである。本実施例に
おいては実施例２と同様に、先ず半導体チップの電極パ
ッド２上にボールボンディングによりＡｕバンプによる
突起電極３を形成しておいて、その後実施例１と同様の
接合工程を経て半導体チップ１と回路基板７とのフリッ
プチップ接合を行うものである。
施態様により得られた半導体パッケージの概略断面を示
すものであって、半導体チップ１と回路基板７との電気
的な接続を導電性接着剤６の使用と突起電極３の形成と
を併用して行う場合についてのものである。本実施例に
おいては実施例２と同様に、先ず半導体チップの電極パ
ッド２上にボールボンディングによりＡｕバンプによる
突起電極３を形成しておいて、その後実施例１と同様の
接合工程を経て半導体チップ１と回路基板７とのフリッ
プチップ接合を行うものである。
【００２１】本実施例によるときは、半導体チップ１と
回路基板７との電気的接続を突起電極３による接合と導
電性接着剤６による接合との併用によって行うものであ
るから、突起電極３による極間の直接接合が何らかの理
由によって十分完全に行われないような場合でも、同時
に付与された導電性接着剤６の補完的な接着作用によっ
て導電不良となるようなことがない。また本実施例の方
法によれば、スルーホール５に充填する導電性接着剤６
の充填量は突起電極３の使用によって極端に少なくする
ことができるので、導電性接着剤６をスルーホール５内
に均一に充填することが困難な場合にはこの方法は極め
て有効である。
回路基板７との電気的接続を突起電極３による接合と導
電性接着剤６による接合との併用によって行うものであ
るから、突起電極３による極間の直接接合が何らかの理
由によって十分完全に行われないような場合でも、同時
に付与された導電性接着剤６の補完的な接着作用によっ
て導電不良となるようなことがない。また本実施例の方
法によれば、スルーホール５に充填する導電性接着剤６
の充填量は突起電極３の使用によって極端に少なくする
ことができるので、導電性接着剤６をスルーホール５内
に均一に充填することが困難な場合にはこの方法は極め
て有効である。
【００２２】
【発明の効果】以上述べたように、本発明によるときは
フリップチップ接合方法において、半導体チップと回路
基板の電気的接続を行なう工程と該接続部を封止する工
程とを同時に行なうことができるので、工程が簡略化さ
れ、さらに従来の液状樹脂を注入する方法に比べて、本
発明では絶縁性接着剤フィルムでの面接着によるために
封止作業が容易で、かつ確実に行なうことができる。し
たがって本発明によれば信頼性の高い半導体パッケージ
を高い収率で得ることができるなどその工業的効果は大
きい。
フリップチップ接合方法において、半導体チップと回路
基板の電気的接続を行なう工程と該接続部を封止する工
程とを同時に行なうことができるので、工程が簡略化さ
れ、さらに従来の液状樹脂を注入する方法に比べて、本
発明では絶縁性接着剤フィルムでの面接着によるために
封止作業が容易で、かつ確実に行なうことができる。し
たがって本発明によれば信頼性の高い半導体パッケージ
を高い収率で得ることができるなどその工業的効果は大
きい。
【図１】本発明の一実施態様に係る図で、（ａ）〜
（ｄ）はこの実施態様の工程順を示した概略断面図であ
る。
（ｄ）はこの実施態様の工程順を示した概略断面図であ
る。
【図２】本発明において使用される絶縁性接着剤フィル
ムの一例を示す平面図である。
ムの一例を示す平面図である。
【図３】本発明の他の実施態様により得られた半導体パ
ッケージの概略断面図である。
ッケージの概略断面図である。
【図４】本発明の他の実施態様により得られた半導体パ
ッケージの概略断面図である。
ッケージの概略断面図である。
【図５】従来のフリップチップ接合方法の概略を示す図
で、（ａ）〜（ｃ）は、従来の工程順を示した説明図で
ある。
で、（ａ）〜（ｃ）は、従来の工程順を示した説明図で
ある。
１ 半導体チップ ２ 半導体チップの電極パッド ３ 突起電極 ４ 絶縁性接着剤フィルム ５ スルーホール ６ 導電性接着剤 ７ 回路基板 ８ 回路基板の電極パッド ９ 封止用液状樹脂 １０ 外部接続用端子
Claims (6)
- 【請求項１】 半導体チップと回路基板とを接合するこ
とによりその電気的接続を行うに際し、該半導体チップ
の電極パッド形成位置と対応した位置にスルーホールが
形成された絶縁性接着剤フィルムを半導体チップと回路
基板との間に介在させることにより、半導体チップと回
路基板の電気的接続と該接合部の封止とを同時に行わせ
ることを特徴とするフリップチップ接合方法。 - 【請求項２】 半導体チップと回路基板との電気的接続
は、前記絶縁性接着剤のスルーホールに導電性接着剤を
充填しておいて半導体チップと回路基板の接合をするこ
とによって行なうことを特徴とする請求項１記載のフリ
ップチップ接合方法。 - 【請求項３】 半導体チップと回路基板の電気的接続
は、前記半導体チップまたは回路基板の電極パッド上に
突起電極を形成しておいて半導体チップと回路基板の接
合をすることによって行なうことを特徴とする請求項１
記載のフリップチップ接合方法。 - 【請求項４】 半導体チップと回路基板の電気的接続
は、請求項２の導電性接着剤による方法と請求項３の突
起電極による方法を併用して行なうことを特徴とする請
求項１記載のフリップチップ接合方法。 - 【請求項５】 突起電極はＡｕバンプにより形成される
ことを特徴とする請求項３または請求項４記載のフリッ
プチップ接合方法。 - 【請求項６】 請求項１の方法によって得られた半導体
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276811A JPH0997815A (ja) | 1995-09-29 | 1995-09-29 | フリップチップ接合方法およびそれにより得られる半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7276811A JPH0997815A (ja) | 1995-09-29 | 1995-09-29 | フリップチップ接合方法およびそれにより得られる半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997815A true JPH0997815A (ja) | 1997-04-08 |
Family
ID=17574724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7276811A Pending JPH0997815A (ja) | 1995-09-29 | 1995-09-29 | フリップチップ接合方法およびそれにより得られる半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0997815A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002289A (ko) * | 1997-06-19 | 1999-01-15 | 윤종용 | COB(chip on board)패키지 |
| US6189208B1 (en) | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6219911B1 (en) | 1998-03-23 | 2001-04-24 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6410415B1 (en) | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| US6620649B2 (en) | 2001-04-24 | 2003-09-16 | Oki Electric Industry Co., Ltd. | Method for selectively providing adhesive on a semiconductor device |
| US6975036B2 (en) | 2002-04-01 | 2005-12-13 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7129585B2 (en) | 2003-01-30 | 2006-10-31 | Samsung Electronics Co., Ltd. | Semiconductor device and method of packaging the same |
| KR100650728B1 (ko) * | 2004-12-24 | 2006-11-27 | 주식회사 하이닉스반도체 | 스택 패키지 및 그 제조방법 |
| KR100650732B1 (ko) * | 2004-12-28 | 2006-11-27 | 주식회사 하이닉스반도체 | 스택 칩 패키지 |
| WO2021239538A3 (de) * | 2020-05-29 | 2022-02-03 | Siemens Aktiengesellschaft | Verfahren zum simultanen fügen und isolieren eines leistungselektronischen halbleiterbauteils auf ein organisches und/oder keramisches substrat und entsprechender verbund |
-
1995
- 1995-09-29 JP JP7276811A patent/JPH0997815A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002289A (ko) * | 1997-06-19 | 1999-01-15 | 윤종용 | COB(chip on board)패키지 |
| US6219911B1 (en) | 1998-03-23 | 2001-04-24 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6189208B1 (en) | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6410415B1 (en) | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
| US6620649B2 (en) | 2001-04-24 | 2003-09-16 | Oki Electric Industry Co., Ltd. | Method for selectively providing adhesive on a semiconductor device |
| US6975036B2 (en) | 2002-04-01 | 2005-12-13 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7579211B2 (en) | 2002-04-01 | 2009-08-25 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7129585B2 (en) | 2003-01-30 | 2006-10-31 | Samsung Electronics Co., Ltd. | Semiconductor device and method of packaging the same |
| US7279360B2 (en) | 2003-01-30 | 2007-10-09 | Samsung Electronics Co., Ltd. | Semiconductor device and method of packaging the same |
| KR100650728B1 (ko) * | 2004-12-24 | 2006-11-27 | 주식회사 하이닉스반도체 | 스택 패키지 및 그 제조방법 |
| KR100650732B1 (ko) * | 2004-12-28 | 2006-11-27 | 주식회사 하이닉스반도체 | 스택 칩 패키지 |
| WO2021239538A3 (de) * | 2020-05-29 | 2022-02-03 | Siemens Aktiengesellschaft | Verfahren zum simultanen fügen und isolieren eines leistungselektronischen halbleiterbauteils auf ein organisches und/oder keramisches substrat und entsprechender verbund |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610999B2 (ja) | 半導体素子の実装方法 | |
| JP2000137785A (ja) | 非接触型ｉｃカードの製造方法および非接触型ｉｃカード | |
| JPH11312712A (ja) | 半導体装置及びその製造方法 | |
| JP2002016101A (ja) | 半導体装置及びその製造方法 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
| JP2002270642A (ja) | 半導体装置の製造方法 | |
| JPH10270497A (ja) | 半導体素子固定方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP3309832B2 (ja) | 電子部品の接続構造及び接続方法 | |
| JP2000022300A (ja) | 配線基板および電子ユニット | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
| JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| TWI228305B (en) | Structure of stacked chip packaging structure and manufacture method of the same | |
| JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ |