JP2002270642A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002270642A
JP2002270642A JP2001068376A JP2001068376A JP2002270642A JP 2002270642 A JP2002270642 A JP 2002270642A JP 2001068376 A JP2001068376 A JP 2001068376A JP 2001068376 A JP2001068376 A JP 2001068376A JP 2002270642 A JP2002270642 A JP 2002270642A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor chip
circuit board
underfill resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001068376A
Other languages
English (en)
Inventor
Koji Yoshida
浩二 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001068376A priority Critical patent/JP2002270642A/ja
Priority to CN02801486A priority patent/CN1462474A/zh
Priority to PCT/JP2002/002255 priority patent/WO2002073686A1/ja
Priority to US10/275,069 priority patent/US20030139004A1/en
Priority to EP02702876A priority patent/EP1369911A4/en
Publication of JP2002270642A publication Critical patent/JP2002270642A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

(57)【要約】 【課題】 超音波接合法を用いながらも、アンダーフィ
ル樹脂によって容易にかつ適正にパッケージ封止すると
ともに、良好なフィレット形状を実現し、信頼性の高い
フリップチップパッケージを得ることができる半導体装
置の製造方法を提供する。 【解決手段】 本半導体装置の製造方法は、回路基板１
０上に、配線パターン１２を覆うようにアンダーフィル
樹脂層（１６）を形成する第１工程と、回路基板１０の
配線パターン１２上に、突起状電極２４を有する半導体
チップ２０を対向させ、更に、アンダーフィル樹脂層
（１６）を貫通して配線パターン１２に突起状電極２４
を押し付けつつ半導体チップ２０に超音波振動を与え
て、配線パターン１２と突起状電極２４とを相互に結合
させる第２工程と、回路基板１０と半導体チップ２０と
の間に介在するアンダーフィル樹脂層１６を硬化させる
第３工程とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳細には、フリップチップ型半導体チ
ップの接続パッドを回路基板に接続する際に用いて好適
な半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体チップを回路基板に機械的
かつ電気的に結合させてフリップチップパッケージを作
製する際に、超音波接合法を用いることに関心が高まっ
ている。超音波接合法に関する記述が、例えば、特開平
10-50758号公報や特開2000−195905号公報にある。ま
た、フリップチップパッケージの作製に際しては、半導
体チップと回路基板との間にアンダーフィル樹脂を注
入、硬化させて、半導体チップと回路基板との温度膨張
係数のミスマッチに起因する損傷を防止することが知ら
れている。しかし、特開平10-50758号公報では、超音波
接合法に用いる装置概要に関する内容が中心に記載され
るだけで、接続した回路基板と半導体チップとの間の隙
間にアンダーフィル樹脂を注入するプロセスの記載はな
い。また、特開2000−195905号公報にも、超音波接合装
置のツールヘッドの洗浄に関する内容が主として記載さ
れるだけで、アンダーフィル樹脂の注入に関する記載は
ない。
【０００３】つまり、フリップチップパッケージの製造
に超音波接合法を用いることに関心が高まってはいるも
のの、現状の技術で製造が可能なのは、セラミックス基
板の使用により樹脂注入が不要なパッケージや、少ピン
かつ小チップで樹脂注入による強度補強を必要としない
パッケージ等に限られる。
【０００４】
【発明が解決しようとする課題】ところで、より大チッ
プの半導体チップや、より多ピンの半導体チップに超音
波接合法を適用する際には、半導体チップと回路基板と
の接合後にアンダーフィル樹脂を注入することが不可欠
であるが、その場合、次のような問題の発生が考えられ
る。つまり、半導体チップと回路基板との接合後に、双
方の間にアンダーフィル樹脂を注入するには、ディスペ
ンサーと呼ばれる装置を用いなければならない。しか
し、ディスペンサーを用いる場合、適切な樹脂注入量の
制御が難しく、適量の樹脂を連続して注入することは困
難である。
【０００５】また、アンダーフィル樹脂の注入は、毛細
管現象を利用して半導体チップと回路基板との間に浸入
させるため、半導体チップと回路基板双方の間をアンダ
ーフィル樹脂で適正な状態に封止することが難しい。そ
の場合、半導体チップの外縁部から緩やかに垂れ下がる
ような良好なフィレット形状を得ることは困難である。
このため、半導体チップと回路基板との温度膨張係数の
ミスマッチに起因する応力を有効に吸収することができ
ず、良好な導通性能を損なってしまう等、パッケージの
信頼性を低下させるおそれもある。
【０００６】そこで、本発明の目的は、超音波接合法を
用いながらも、半導体チップと回路基板との間の隙間を
アンダーフィル樹脂によって容易にかつ適正に封止する
とともに、良好なフィレット形状を実現し、半導体チッ
プと回路基板間に働く応力を適正に吸収でき、良好な導
通性能を有する信頼性の高いフリップチップパッケージ
を得ることができる半導体装置の製造方法を提供するこ
とである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、配線パター
ンが形成された回路基板上に、配線パターンの少なくと
も一部を覆うようにアンダーフィル樹脂層を形成する第
１工程と、回路基板の配線パターン上に、接続パッド及
び接続パッド上に形成された突起状電極を有する半導体
チップを対向させ、更に、アンダーフィル樹脂層を貫通
して配線パターンに突起状電極を押し付けつつ半導体チ
ップに超音波振動を与えて、配線パターンと突起状電極
とを相互に機械的かつ電気的に結合させる第２工程と、
配線パターン及び突起状電極が結合した回路基板及び半
導体チップに所定の処理を施して、回路基板と半導体チ
ップとの間に介在するアンダーフィル樹脂層を硬化させ
る第３工程とを備えることを特徴としている。
【０００８】本発明の半導体装置の製造方法では、アン
ダーフィル樹脂層を形成し、その硬化前に超音波接合を
行うことができるので、超音波接合法を用いながらも、
半導体チップと回路基板との間の隙間に、容易にかつ適
正にアンダーフィル樹脂を介在させてパッケージ封止す
ることができる。アンダーフィル樹脂には通常、半導体
チップと樹脂との線膨張係数を近づけるために、フィラ
ーと呼ばれる絶縁性粒子が混合されており、例えば、超
音波接合法とは異なる他の樹脂圧接工法では、電極間に
フィラーを噛み込んだ場合に接続不良が生じるとの報告
もある。しかし、本発明の製造方法では、アンダーフィ
ル樹脂層上から配線パターンに突起状電極を押し付けつ
つ半導体チップに超音波振動を与えるので、超音波振動
でアンダーフィル樹脂層中のフィラーを突起状電極と配
線パターンとの間から押し出しつつ、双方を溶融、結合
させることができる。
【０００９】この結合時、アンダーフィル樹脂層に、例
えばゲル状樹脂を使用すれば、ゲル状樹脂の各部に超音
波振動が伝わることにより、半導体チップの外縁部から
はみ出た部分が回路基板に向かって自然に垂れ下がる、
良好なフィレット形状を得ることができる。一方、アン
ダーフィル樹脂層に、例えばアンダーフィル樹脂フィル
ムを使用する場合は、第３工程の所定処理を熱処理とす
ることで、半導体チップの外縁部からはみ出た樹脂端部
を収縮させながら硬化させて、良好なフィレット形状を
得ることができる。
【００１０】このため、配線パターン上に予めアンダー
フィル樹脂層を形成してから突起状電極と配線パターン
とを接合処理するにも拘わらず、双方を良好な導通性能
をもって機械的かつ電気的に結合することができる。ま
た、半導体チップと回路基板との間に働く応力を適正に
吸収でき、良好な導通性能をもつ信頼性が高いフリップ
チップパッケージを得ることができる。
【００１１】本発明の好適な実施態様では、第１工程で
は、配線パターン上に、アンダーフィル樹脂層として、
絶縁性とともに熱硬化性を有するゲル状樹脂を塗布し、
第３工程では、所定温度下（例えば１４０℃〜１６０
℃）の熱処理によりゲル状樹脂を硬化させる。ゲル状樹
脂としては、例えば、松下電工社製の「ＣＶ５１８６」
（製品番号）を挙げることができる。
【００１２】また、ゲル状樹脂の塗布に際しては、ディ
スペンス方式、又は印刷方式を用いることができる。例
えば、ディスペンス方式を用いる場合、超音波接合法を
用いた半導体組み立て工程において第２工程（初期接
合）の前に樹脂塗布を行うので、精密な樹脂塗布処理が
不要となって作業が簡便になるという利点がある。一
方、印刷方式を用いる場合には、ディスペンサーといっ
た装置を別途使用する必要がない。このため、ディスペ
ンス量が適正にならずに良好な封止状態が得られないと
いった不具合を無くすことができる。本発明によれば、
ディスペンス方式と印刷方式双方の方式を用いることに
より、超音波接合法による樹脂封止工程の簡略化が可能
になり、工程不良を解消することが可能になる。
【００１３】本発明の更に好適な実施態様では、第１工
程では、配線パターン上に、アンダーフィル樹脂層とし
て、絶縁性とともに熱硬化性を有する樹脂フィルムを貼
り付け、第３工程では、所定温度下（例えば１４０℃〜
１６０℃）の熱処理により樹脂フィルムを硬化させる。
この場合、樹脂フィルムを第２工程（初期接合）の前に
貼り付けるだけで、アンダーフィル樹脂層を容易にかつ
適正に形成できるので、工程不良を解消できるととも
に、精密な樹脂塗布等の煩雑な工程を省き、より一層の
工程簡略化を実現することができる。
【００１４】フィルム状樹脂としては、半導体チップの
温度膨張係数に近い温度膨張係数を有する二酸化ケイ素
（シリカ）及び／又は酸化アルミニウム（アルミナ）等
の粒子を混入したアンダーフィル樹脂フィルムを使用す
ることができる。アンダーフィル樹脂フィルムとして
は、例えば、日東電工社製の「ＰＦＭ２１−Ｂ１Ｆ」
（製品番号）を挙げることができる。
【００１５】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例１ 本実施形態例は、本発明に係る半導体装置の製造方法の
実施形態の一例であって、図１は、本実施形態例に係る
半導体装置の製造方法を示すフローチャート、図２は、
図１に対応する各工程を示す側面図、図３は、ディスペ
ンス方式によるゲル状樹脂の塗布方式を示す平面図、図
４は、本実施形態例で使用可能な突起状電極の形状を示
す側面図である。尚、図２、図４では、多数存在する突
起状電極のうちの２つ又は１つを記載した。
【００１６】まず、図１に示すように、ステップＳ１で
超音波接合法を開始し、ステップＳ２で、回路基板１０
の配線パターン（導配線）１２上に、ディスペンス方式
により、樹脂塗布用シリンジ１４を用いてアンダーフィ
ル樹脂層、つまりゲル状樹脂１６を塗布する（図２
(a)）。この塗布工程は、図３（ａ）に示すように、回
路基板中央部の一点を中心に塗布すること、図３（ｂ）
に示すように、回路基板中央部の四点にそれぞれ塗布す
ること、図３（ｄ）に示すように、回路基板中央部の五
点にそれぞれ塗布することができる。ディスペンス方式
では、ゲル状樹脂１６が充填された樹脂塗布用シリンジ
１４を空気圧で制御するので、上記の一点乃至五点塗布
に限らず、更に多くの多点塗布を採用することができ、
導配線１２のレイアウトに応じて、各塗布方式から任意
に選択することができる。
【００１７】次いで、ステップＳ３では、超音波ボンダ
ーヘッド１８に装着した半導体チップ２０の接続パッド
２２（図４参照）上の突起状電極２４を、配線パターン
１２に対向させる（図２(b)）。
【００１８】ここで、半導体チップ２０の下部面には、
アルミニウム製の複数の接続パッド２２が形成されてお
り、各接続パッド２２には、突起状電極２４がそれぞれ
電気的かつ機械的に結合されている。突起状電極２４に
は、例えば、図４（ａ）に示すように全くレベリングし
ていない形状のもの、図４（ｂ）に示すように比較的低
荷重でレベリングした形状のもの、図４（ｃ）に示すよ
うに比較的高荷重でレベリングしたものを用いることが
できる。図４（ｃ）に示すタイプは、通常ＡＣＦ接続等
で用いられる電極形状であり、突起状電極２４の先端部
分が、面積をかせぐために、他のタイプのものに比して
平坦状を呈する。
【００１９】各形状の突起状電極２４は、超音波接合時
の初期荷重で容易に潰れて変形するように、金（Ａｕ）
ワイヤによるスタッドバンプとして構成されている。
尚、本実施形態例では、超音波接合時の初期荷重で突起
状電極２４の先端が同時に配線パターン１２に当接でき
ることから、図４（ｂ）に示すものを用いる。
【００２０】引き続き、超音波ボンダーヘッド１８によ
り、半導体チップ２０の突起状電極２４を回路基板１０
の配線パターン１２に所定の圧力で押し付けながら、超
音波ボンダーヘッド１８から半導体チップ２０に超音波
振動を与える（図２(c)）。この際、矢印２６で示す方
向の超音波振動により、突起状電極２４が配線パターン
１２に対して加圧状態で摺動するので、突起状電極２４
と配線パターン１２が相互に機械的かつ電気的に結合す
る（図２(d)）。
【００２１】ここで、突起状電極２４と配線パターン１
２との結合時の状態を図５に示す。すなわち、図５
（ａ）に示すように、ゲル状樹脂１６上から配線パター
ン１２に突起状電極２４を押し付けてゲル状樹脂１６を
貫通し、突起状電極２４の先端部を配線パターン１２に
当接させる。
【００２２】更に、図５（ｂ）に示すように、半導体チ
ップ２０、つまり突起状電極２４を矢印２８で示す方向
に押し付けつつ、半導体チップ２０に矢印２６方向の超
音波振動を与える。これにより、先端部が潰れて変形し
た突起状電極２４が、矢印３５で示す方向に振動して、
ゲル状樹脂１６中のフィラー３２を配線パターン１２と
の間から押し出しつつ、図５（ｃ）に示すように、配線
パターン１２に対して溶融、結合する。同時に、ゲル状
樹脂１６の各部に超音波振動が伝わることにより、半導
体チップ２０の外縁部からはみ出た部分が回路基板１０
に向かって自然に垂れ下がるような、図５（ｃ）に示す
良好なフィレット形状が得られる。これに対し、例え
ば、突起状電極２４と配線パターン１２とを接合した後
に、ゲル状樹脂１６を接合部の周囲に設ける場合には、
良好なフィレット形状が得られない等の不具合が出る。
【００２３】この後、ステップＳ４において、結合後の
半導体チップ２０と回路基板１０とを所定のチャンバー
に収容し、例えば１４０℃〜１６０℃の温度下で１１０
分〜１３０分程度の熱処理（熱キュア）を施すことによ
り、ゲル状樹脂１６を硬化させる。次いで、ステップＳ
５において、ゲル状樹脂１６の硬化によってパッケージ
をなした半導体チップ２０及び回路基板１０に対する導
通性能等の検査を実施する。この結果、良好と判定され
れば、そのパッケージは良品として処理を終了する（ス
テップＳ６）。一方、不良と判定されれば、そのパッケ
ージは不良品として回収されることになる。
【００２４】以上により、配線パターン１２上に予めゲ
ル状樹脂１６を塗布してから突起状電極２４と配線パタ
ーン１２とを接合しながらも、突起状電極２４と回路基
板１２の双方を、良好な導通性能をもって機械的かつ電
気的に結合することができる。また、半導体チップ１３
と回路基板１０との間に働く応力を適正に吸収でき、良
好な導通性能を有する信頼性が高いフリップチップパッ
ケージを得ることができる。
【００２５】尚、本実施形態例では、超音波接合前のア
ンダーフィル樹脂層の形成処理にディスペンス方式を用
いた例を挙げたが、これに限らず、印刷方式を用いるこ
ともできる。図６は、印刷方式によるゲル状樹脂１６の
塗布工程を段階的に示す図である。まず、図６（ａ）に
示すように、回路基板１０を用意し、図６（ｂ）に示す
ように、印刷用スクリーン３４で配線パターン１２上を
覆い、図６（ｃ）に示すように、印刷用スクリーン３４
上の一端側にゲル状樹脂１６を盛りつける。
【００２６】この状態において、図６（ｄ）に示すよう
に、印刷用スキージ３６を矢印４０で示す方向に平行移
動させる。これにより、印刷用スクリーン３４の開口部
３４ａ内にゲル状樹脂１６が、図３（ｅ）に示すよう
に、ムラなく浸入する。更に、印刷用スクリーン３４を
取り外すことにより、図６（ｆ）に示すように、配線パ
ターン１２の所定の箇所に、所定厚さのゲル状樹脂１６
が形成される。
【００２７】上述した印刷方式では、ディスペンス方式
において樹脂塗布用シリンジ１４の制御空気圧がシリン
ジ内の残存樹脂量により変化して樹脂塗布量が不安定と
なるようなことがなく、配線パターン１２上への塗布量
を確実に制御できる。このため、量産導入時の樹脂塗布
の制御がより容易になる。
【００２８】実施形態例２ 本実施形態例は、本発明に係る半導体装置の製造方法の
別の実施形態であって、図７は、本実施形態例に係る半
導体装置の製造方法を示すフローチャート、図８及び図
９は、図７に対応する各工程を示す側面図、図１０は、
突起状電極を配線パターンに接合するまでの過程を段階
的に示す側面図である。
【００２９】まず、図７に示すように、超音波接合法を
開始し（ステップＳ１１）、回路基板１０を用意して
（図８(a)）、回路基板１０の配線パターン１２上に、
アンダーフィル樹脂層、つまり、アンダーフィル樹脂フ
ィルム４２を貼り付ける（図８(b)）。アンダーフィル
樹脂フィルム４２は、取扱い性向上のため、セパレータ
部４４と接着層４６とから構成されている。従って、ま
ず、回路基板１０上の配線パターン１２の少なくとも一
部を覆うようにアンダーフィル樹脂フィルム４２の接着
層４６を貼り付けた後、セパレータ部４４を取り除く
（図８(c)）。これにより、回路基板１０の配線パター
ン１２上に接着層４６が残存する。この場合、使用する
アンダーフィル樹脂フィルム４２の厚さに応じて、配線
パターン１２上の接着層４６の厚さを適宜変更できるの
で、印刷方式によりゲル状樹脂１６を所定の厚さに塗布
する方法に対して、工程が簡便になる。
【００３０】次いで、接着層４６の貼着性を向上させる
ため、図８（ｄ）及び（ｅ）に示すように、フィルム仮
付け装置のヘッド部４８により、接着層４６に所定の荷
重を加えて、配線パターン１２上に接着層４６を平坦状
に馴染ませる。この後、図８（ｆ）に示すように、例え
ば１００℃の温度下で１０秒程度の熱処理を行い、接着
層４６を一旦溶融させてから所定の硬度に硬化させる
（仮り硬化処理）。
【００３１】引き続き、ステップＳ１３において、超音
波接合を実施する。すなわち、超音波ボンダーヘッド１
８により半導体チップ２０を配線パターン１２上の接着
層４６に対向させる（図９(a)）。更に、半導体チップ
２０の突起状電極２４を配線パターン１２上に所定の圧
力で押し付けながら、超音波ボンダーヘッド１８から半
導体チップ２０に超音波振動を与える（図９(b)）。こ
の際、矢印２６で示す方向の超音波振動により、加圧状
態で突起状電極２４が配線パターン１２に対して摺動す
るので、突起状電極２４と配線パターン１２とが相互に
機械的かつ電気的に結合する（図９(c)）。
【００３２】ここで、突起状電極２４と配線パターン１
２との結合時の状態を図１０に示す。すなわち、図１０
（ａ）に示すように、アンダーフィル樹脂フィルム４２
の接着層４６上から配線パターン１２に突起状電極２４
を押し付けて接着層４６を貫通し、突起状電極２４の先
端部を配線パターン１２に当接させる。更に、図１０
（ｂ）に示すように、半導体チップ２０、従って突起状
電極２４を矢印２８で示す方向に押し付けつつ、半導体
チップ２０に矢印２６で示す方向の超音波振動を与え
る。これにより、先端部が潰れて変形した突起状電極２
４が、矢印３０で示す方向に振動し、接着層４６中のフ
ィラー３２を突起状電極２４と配線パターン１２との間
から押し出しつつ、配線パターン１２に対して溶融、結
合する（図１０(c)）。
【００３３】この後、ステップＳ１４において、例えば
１４０℃〜１６０℃の温度下で１１０分〜１３０分程度
の熱処理（熱キュア）を施すことにより、接着層４６を
完全に硬化させる（本硬化処理）。この硬化時、接着層
４６では、半導体チップ２０の外縁部からはみ出た樹脂
部分が収縮することにより、回路基板１０に向かって自
然に垂れ下がるような、図１０（ｃ）に示す良好なフィ
レット形状となる。引き続き、ステップＳ１５におい
て、導通性能等の必要事項をチェックする検査を実施
し、良好と判定されれば処理を終了し（ステップＳ１
６）、不良と判定されれば、そのパッケージを不良品と
して回収する。
【００３４】以上のように、本発明の実施形態例１及び
２では、ゲル状樹脂１６又はアンダーフィル樹脂フィル
ム４２でアンダーフィル樹脂層を形成し、その硬化前に
超音波接合を行うことができるので、超音波接合法を用
いながらも、半導体チップ２０と回路基板１０との間の
隙間に、簡単にかつ適正にアンダーフィル樹脂を介在さ
せてパッケージ封止することができる。しかも、アンダ
ーフィル樹脂層上から配線パターン１２に突起状電極２
４を押し付けつつ半導体チップ２０に超音波振動を与え
るので、超音波振動でアンダーフィル樹脂層中のフィラ
ー３２を突起状電極２４と配線パターン１２との間から
確実に押し出しつつ、双方を溶融、結合させることがで
きる。このため、配線パターン１２へのアンダーフィル
樹脂層形成後の接合処理にも拘わらず、双方を良好な導
通性能をもって接合することができる。これにより、半
導体チップ２０と回路基板１０との間に働く応力を適正
に吸収でき、良好な導通性能をもつ信頼性が高いフリッ
プチップパッケージを得ることができる。
【００３５】また、実施形態例１及び２では、突起状電
極２４が、金ワイヤによるスタッドバンプとして形成さ
れ、かつ、配線パターン１２との接続距離が極めて短く
されている。このため、例えば、ワイヤボンディングに
より半導体チップと配線パターンとを接続する場合に比
較して、 Ｚ0＝｛Ｒ2＋（ωＬ−１／ωｃ）2｝1/2 で示されるインピーダンスＺ0が大幅に低減する良好な
導通状態が得られる。
【００３６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、超音波接合法を用いながらも、
半導体チップと回路基板との間の隙間をアンダーフィル
樹脂によって容易にかつ適正に封止するとともに、良好
なフィレット形状を実現し、半導体チップと回路基板と
の間に働く応力を適正に吸収でき、良好な導通性能を有
する信頼性の高いフリップチップパッケージを得ること
ができる。
【図面の簡単な説明】
【図１】本発明の実施形態例１に係る半導体装置の製造
方法を示すフローチャートである。
【図２】図１に対応する工程を示し、（ａ）〜（ｄ）は
各工程毎の側面図である。
【図３】ディスペンス方式によるゲル状樹脂の塗布方式
を示し、（ａ）〜（ｃ）はそれぞれ、一点、四点及び五
点の塗布方式を示す平面図である。
【図４】本発明において使用可能な突起状電極の形状を
示し、（ａ）〜（ｃ）はそれぞれ、異なるレベリング形
状を示す側面図である。
【図５】実施形態例１に係る突起状電極と配線パターン
との結合工程を示し、（ａ）〜（ｃ）はそれぞれ異なる
段階を示す側面図である。
【図６】印刷方式による樹脂塗布工程を示し、（ａ）〜
（ｆ）は工程を段階的に示す側面図である。
【図７】本発明の実施形態例２に係る半導体装置の製造
方法を示すフローチャートである。
【図８】図７に対応する工程を示し、（ａ）〜（ｆ）は
各工程毎の側面図である。
【図９】図７に対応する工程を示し、（ａ）〜（ｄ）は
各工程毎の側面図である。
【図１０】実施形態例２に係る突起状電極と配線パター
ンとの結合工程を示し、（ａ）〜（ｃ）はそれぞれ異な
る段階を示す側面図である。
【符号の説明】
１０……回路基板、１２……配線パターン、１４……樹
脂塗布用シリンジ、１６……ゲル状樹脂、１８……超音
波ボンダーヘッド、２０……半導体チップ、２２……接
続パッド、２４……突起状電極、３２……フィラー、３
４……印刷用スクリーン、４２……アンダーフィル樹脂
フィルム、４４……セパレータ部、４６……接着層、４
８……フィルム仮付け装置のヘッド部。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンが形成された回路基板上
    に、配線パターンの少なくとも一部を覆うようにアンダ
    ーフィル樹脂層を形成する第１工程と、 回路基板の配線パターン上に、接続パッド及び接続パッ
    ド上に形成された突起状電極を有する半導体チップを対
    向させ、更に、アンダーフィル樹脂層を貫通して配線パ
    ターンに突起状電極を押し付けつつ半導体チップに超音
    波振動を与えて、配線パターンと突起状電極とを相互に
    機械的かつ電気的に結合させる第２工程と、 配線パターン及び突起状電極が結合した回路基板及び半
    導体チップに所定の処理を施して、回路基板と半導体チ
    ップとの間に介在するアンダーフィル樹脂層を硬化させ
    る第３工程とを備えることを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 第１工程では、配線パターン上に、アン
    ダーフィル樹脂層として、絶縁性とともに熱硬化性を有
    するゲル状樹脂を塗布し、第３工程では、所定温度下の
    熱処理によりゲル状樹脂を硬化させることを特徴とする
    請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 ゲル状樹脂を塗布するに際して、ディス
    ペンス方式又は印刷方式を用いることを特徴とする請求
    項２に記載の半導体装置の製造方法。
  4. 【請求項４】 第１工程では、配線パターン上に、アン
    ダーフィル樹脂層として、絶縁性とともに熱硬化性を有
    する樹脂フィルムを貼り付け、第３工程では、所定温度
    下の熱処理により樹脂フィルムを硬化させることを特徴
    とする請求項１に記載の半導体装置の製造方法。
  5. 【請求項５】 樹脂フィルムとして、半導体チップの温
    度膨張係数に近い温度膨張係数を有する二酸化ケイ素及
    び／又は酸化アルミニウムの粒子を混入したアンダーフ
    ィル樹脂フィルムを使用することを特徴とする請求項４
    に記載の半導体装置の製造方法。
JP2001068376A 2001-03-12 2001-03-12 半導体装置の製造方法 Pending JP2002270642A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001068376A JP2002270642A (ja) 2001-03-12 2001-03-12 半導体装置の製造方法
CN02801486A CN1462474A (zh) 2001-03-12 2002-03-11 半导体器件的制造方法
PCT/JP2002/002255 WO2002073686A1 (fr) 2001-03-12 2002-03-11 Procede de realisation d'un dispositif a semi-conducteur
US10/275,069 US20030139004A1 (en) 2001-03-12 2002-03-11 Method of manufacturing semiconductor device
EP02702876A EP1369911A4 (en) 2001-03-12 2002-03-11 METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001068376A JP2002270642A (ja) 2001-03-12 2001-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002270642A true JP2002270642A (ja) 2002-09-20

Family

ID=18926576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001068376A Pending JP2002270642A (ja) 2001-03-12 2001-03-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20030139004A1 (ja)
EP (1) EP1369911A4 (ja)
JP (1) JP2002270642A (ja)
CN (1) CN1462474A (ja)
WO (1) WO2002073686A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585897B1 (ko) 2003-04-17 2006-06-07 산요덴키가부시키가이샤 반도체 장치의 제조 방법
US8169083B2 (en) * 2008-12-24 2012-05-01 Shinko Electric Industries Co., Ltd. Semiconductor device
US11552155B2 (en) 2019-11-18 2023-01-10 Samsung Display Co., Ltd. Method for manufacturing display device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7147735B2 (en) 2004-07-22 2006-12-12 Intel Corporation Vibratable die attachment tool
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
JP4828515B2 (ja) * 2007-12-27 2011-11-30 新光電気工業株式会社 半導体装置の製造方法
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
EP2416633A1 (de) * 2010-08-04 2012-02-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren ur Festlegung und/oder Einbettung eines elektronischen Bauteils sowie Kleber zur Verwendung in einem derartigen Verfahren
CN102543774B (zh) * 2012-02-28 2014-02-26 电子科技大学 一种基于环氧树脂类粘合剂的芯片封装方法
US9685478B2 (en) * 2012-11-16 2017-06-20 Sharp Kabushiki Kaisha Flip-chip bonding method and solid-state image pickup device manufacturing method characterized in including flip-chip bonding method
WO2015131185A1 (en) * 2014-02-28 2015-09-03 Intellipaper, Llc Integrated circuitry and methods for manufacturing same
TWI752187B (zh) * 2017-03-14 2022-01-11 美商庫利克和索夫工業公司 用於對半導體元件進行接合的系統及其方法
CN112968094B (zh) * 2020-07-13 2022-03-01 重庆康佳光电技术研究院有限公司 一种倒装led芯片及其制备方法、显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777227B2 (ja) * 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
JP3064998B2 (ja) * 1997-10-28 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585897B1 (ko) 2003-04-17 2006-06-07 산요덴키가부시키가이샤 반도체 장치의 제조 방법
US8169083B2 (en) * 2008-12-24 2012-05-01 Shinko Electric Industries Co., Ltd. Semiconductor device
US11552155B2 (en) 2019-11-18 2023-01-10 Samsung Display Co., Ltd. Method for manufacturing display device

Also Published As

Publication number Publication date
WO2002073686A1 (fr) 2002-09-19
EP1369911A1 (en) 2003-12-10
CN1462474A (zh) 2003-12-17
US20030139004A1 (en) 2003-07-24
EP1369911A4 (en) 2004-03-17

Similar Documents

Publication Publication Date Title
JP2924830B2 (ja) 半導体装置及びその製造方法
JP2001024034A (ja) 回路基板への電子部品の実装方法及びその装置
JP2002270642A (ja) 半導体装置の製造方法
JP2002016101A (ja) 半導体装置及びその製造方法
JPH1154662A (ja) フリップチップ樹脂封止構造及び樹脂封入方法
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP2002043367A (ja) 半導体装置及びその製造方法
JP2010050262A (ja) 半導体装置及びその製造方法
US7687314B2 (en) Electronic apparatus manufacturing method
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
US6818461B2 (en) Method of producing mounting structure and mounting structure produced by the same
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2002299374A (ja) 半導体装置及びその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JP3347911B2 (ja) 半導体装置の実装方法
JP3990814B2 (ja) 電子部品の製造方法および電子部品の製造装置
JP2001332584A (ja) 半導体装置、その製造方法、基板及び半導体チップ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050829