JP3520208B2 - 回路基板への半導体素子の装着方法、及び半導体装置 - Google Patents
回路基板への半導体素子の装着方法、及び半導体装置Info
- Publication number
- JP3520208B2 JP3520208B2 JP27382798A JP27382798A JP3520208B2 JP 3520208 B2 JP3520208 B2 JP 3520208B2 JP 27382798 A JP27382798 A JP 27382798A JP 27382798 A JP27382798 A JP 27382798A JP 3520208 B2 JP3520208 B2 JP 3520208B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- mounting
- insulating adhesive
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Wire Bonding (AREA)
Description
起電極(バンプ)と回路基板上の電極とを電気的に接続
するために用いる、回路基板への半導体素子の装着方法
及び該装着方法にて半導体素子が回路基板に装着された
半導体装置に関する。
ング法バンプ形成方法、及び、半導体素子の接合方法が
米国特許第4661192号公報に示されている。この
方法について説明する。図25に示すように、キャピラ
リー15の先端から出ているAuワイヤ16の先端16
aに対し、放電電極(トーチ)17から数千ボルトの高
電圧を印加する。これによって、トーチ17とワイヤ先
端16aとに放電電流が流れている間、ワイヤ16は先
端16aから高温となり溶融し、図26に示すように金
ボール18になる。図27に示すように、ボール18を
キャピラリー15によって半導体素子3の電極3a上に
固着してバンプ底部19を形成し、次に図28に示すよ
うに上方へキャピラリー15を引き上げる。次にバンプ
底部19の上部でキャピラリー15をルーピングし、ワ
イヤ16をバンプ底部19へ固着させて切断し、バンプ
20を形成する。
された半導体素子3を、図29に示すように平坦面が形
成されたステージ14に押しつけ、バンプ20の先端部
を平坦化したバンプ20を形成する。次に、図30に示
すように、平坦化したバンプ20を有する半導体素子3
をステージ5上に塗布した導電性接着剤6に接触させ、
上記平坦化したバンプ20に導電性接着剤6を転写す
る。次に、図31に示すように、バンプ20上に導電性
接着剤6が転写された半導体素子3を回路基板1上の電
極2に位置合わせして固着することによって、電気的接
続を行う。
半導体素子3と回路基板1との接合は、半導体素子3の
バンプ20に転写した導電性接着剤6だけで行ってい
る。よって半導体素子3と回路基板1との接合は、半導
体素子3のバンプ20の先端の面積だけの接合強度を有
し、かつ体積抵抗値を低くするため接着剤量が少ないの
で導電性接着剤6の強度は1〜2.0g/1接合部と弱
い。よって回路基板1の反りや導電性接着剤6の硬化時
の応力で接合部にクラックが生じ、接続抵抗値が上昇し
たりオープン不良となるという問題がある。本発明は、
このような問題点を解決するためになされたもので、半
導体素子と回路基板との接合において、接続信頼性を高
め、接続強度も高め、かつ接続抵抗値を低く安定させ
る、回路基板への半導体素子の装着方法、及び該装着方
法にて半導体素子が回路基板に装着された半導体装置を
提供することを目的とする。
る半導体素子の装着方法は、回路基板及び半導体素子に
おける互いの対向面の少なくとも一方に、硬化とともに
収縮する絶縁性接着剤を設けるとともに、上記半導体素
子上の突起電極に導電性接着剤を設け、上記回路基板上
の電極と上記突起電極とが対応するように位置合わせし
た後、上記回路基板及び上記半導体素子における互いの
上記対向面を上記絶縁性接着剤にて連結して上記絶縁性
接着剤を硬化させ収縮させた後、上記導電性接着剤を硬
化させて上記回路基板上の上記電極と上記半導体素子上
の上記突起電極とを上記絶縁性接着剤の上記収縮にて電
気的に接続しかつ上記導電性接着剤を介してさらに電気
的に接続させかつ上記半導体素子と上記回路基板とを連
結状態に固定することを特徴とする。
1態様の装着方法にて半導体素子が回路基板に装着され
たことを特徴とする。
ある、回路基板への半導体素子の装着方法、及び該装着
方法にて半導体素子が回路基板に装着された半導体装置
について、図を参照しながら以下に説明する。尚、各図
において同じ構成部分については同じ符号を付してい
る。図1には、上記実施形態における、半導体素子の装
着方法にて半導体素子103が回路基板101に装着さ
れた半導体装置100が示されている。このような半導
体装置100を形成するための上記装着方法について以
下に説明する。図25ないし図29を参照して説明した
従来の半導体素子の場合と同様に、半導体素子103の
電極103aにはバンプとしての突起電極104が形成
され、該突起電極104はステージの平坦面に押圧され
てその先端部分が平坦化されるとともに半導体素子10
3の表面からの高さが均一化される。尚、突起電極10
4の材料としてはAu,Ni,Al,Cu若しくは半田
にて形成されるのが好ましい。又、突起電極104の形
成方法は、メッキ、又は上述した従来の、ワイヤーを用
いたボールボンディング法による形成でも良く、その形
成方法は限定されるものではない。
図20におけるステップ(図内では「S」にて示す)1
に示すように、ステージの平坦面上に塗布されている導
電性接着剤106に突起電極104の先端部分を接触さ
せることで、上記先端部分には導電性接着剤106が転
写される。尚、導電性接着剤106は、銀、金等の導電
性を有するフィラーであれば良く、材質的に限定はな
い。一方、本実施形態では、回路基板101上には、図
3及び図20におけるステップ2に示すように、上記半
導体装着100の形成時には半導体素子103と対向す
る対向面101a内で上記突起電極104と接続する電
極102に接しない位置にて、熱硬化性の絶縁性接着剤
107が塗布される。該絶縁性接着剤107の具体的な
材質は、エポキシ系樹脂、シリコーン系樹脂、ポリイミ
ド系樹脂等で熱によって収縮、硬化するものであれば限
定はしない。又、後述するように、突起電極104の導
電性接着剤106と同一工程にて硬化及び収縮を行わせ
るため、上記絶縁性接着剤107は、60〜200℃の
範囲、好ましくは上記エポキシ系樹脂の場合には120
℃の温度で、15分〜2時間の範囲の時間、好ましくは
1時間にて加熱が行われる。さらに、半導体素子103
を回路基板101上に載置したとき、回路基板101上
の絶縁性接着剤107が半導体素子103の対向面10
3bに付着し上記対向面101aと上記対向面103b
とを連結する必要があることから、絶縁性接着剤107
が液状体にてなるときには図3に示すように回路基板1
01上に凸状にて形成される必要がある。このため絶縁
性接着剤107が液状体にてなるときには、4〜300
Pasの範囲、好ましくは30Pasの値の粘性を有す
る。尚、本実施形態における説明では、絶縁性接着剤1
07が塗布又は付着する半導体素子103は、1チップ
状のものを例に採るが、これに限定されるものではな
く、1チップへの切断前のウエハにおけるものであって
もよい。
07の物性値の一実施例を以下に示す。絶縁性接着剤1
07の硬化条件としては120℃にて30分加熱する。
熱膨張係数は29×10-6/℃、ヤング率10.5GP
a、ガラス転移点は113℃、接着強度は88.26
N、硬化応力は882.6×106Paである。又、上
記絶縁性接着剤107が硬化、収縮するときに半導体素
子103に加わる硬化応力は、半導体素子103を損傷
させる可能性がある。上記硬化応力は、半導体素子10
3の厚み、サイズ、配線材質及び線幅、並びに回路基板
101における厚み、サイズ、材質によって変化する
が、10mm四方で、0.4mm厚のシリコン半導体素
子と0.8mmのガラスエポキシ樹脂の回路基板との場
合、上記硬化応力は、392.3×106〜1176.
8×106Paであれば半導体素子を損傷することはな
い。つまり、硬化、収縮のときにこのような範囲内の硬
化応力を半導体素子103及び回路基板101に生じさ
せる絶縁性接着剤107を使用することで、半導体素子
103及び回路基板101の損傷を防止することができ
る。
半導体素子103の突起電極104を回路基板101の
電極102上に位置合わせをして、導電性接着剤106
によって、突起電極104を回路基板101上の電極1
02へ配置させる。該位置合わせにより、絶縁性接着剤
107は、半導体素子103と回路基板101との間
で、回路基板101の対向面101aと半導体素子10
3の対向面103bとの両者を連結して介在する。次
に、図20のステップ4に示すように、上記半導体素子
103及び上記回路基板101、即ち上記絶縁性接着剤
107及び上記導電性接着剤106を、加熱し硬化させ
る硬化炉、又は上記半導体素子103及び上記回路基板
101の少なくとも一方を加熱する加熱ヒータ付きの加
熱ツールで導電性接着剤106と絶縁性接着剤107と
を同一工程にて硬化させ、図1に示すような半導体装置
100を形成する。このとき、上述の導電性接着剤10
6及び絶縁性接着剤107の硬化により、回路基板10
1と半導体素子103とは仮に固定されるのではなく、
本固定される。尚、上記硬化炉での加熱温度は、上記エ
ポキシ系樹脂の場合本実施形態では120±10℃であ
り、導電性接着剤106と絶縁性接着剤107とを同条
件で硬化させる。
6と絶縁性接着剤107とにおける硬化のタイミング
は、絶縁性接着剤107を導電性接着剤106よりも先
に硬化収縮させる。その理由は、導電性接着剤106を
先に硬化させた場合、突起電極104と回路基板101
上の電極102とが非接合の状態で硬化してしまったと
きにはその後の絶縁性接着剤107による硬化収縮では
上記非接合の状態を改善することができないからであ
る。尚、上記硬化タイミングの具体例としては例えば以
下の場合がある。硬化温度が100℃のとき、絶縁性接
着剤107は25分で硬化収縮し、導電性接着剤106
は40分で硬化する。硬化温度が120℃のときには、
絶縁性接着剤107は20分で硬化収縮し、導電性接着
剤106は35分で硬化する。硬化温度が150℃のと
きには、絶縁性接着剤107は10分で硬化収縮し、導
電性接着剤106は20分で硬化する。
07を導電性接着剤106よりも先に硬化収縮させるた
め、及び先に硬化収縮する絶縁性接着剤107にて突起
電極104と回路基板101上の電極102とが確実に
接合しかつ半導体素子103に割れ等の損傷を発生させ
ないために、絶縁性接着剤107は上述の物性値を採
り、又、硬化タイミングのずれを発生させるために絶縁
性接着剤107のゲル化時間及び硬化時間を導電性接着
剤106よりも早くし、かつ絶縁性接着剤107の硬化
収縮によって半導体素子103に損傷を与えないように
絶縁性接着剤107の硬化条件の低温化を図る。上記絶
縁性接着剤107及び上記導電性接着剤106における
上記ゲル化時間及び硬化時間の差異は両者の成分の違い
に起因する。つまり、上記絶縁性接着剤107は含有す
る接着剤成分が硬化するものであるが、上記導電性接着
剤106はBCA(ブチルカルビトールアセテート)と
呼ばれる溶剤成分を含有し該溶剤成分を揮発させること
により乾燥固化するものである。このように上記溶剤成
分の有無が上記ゲル化時間及び硬化時間の差異を生じさ
せる一つの要因である。尚、半導体素子103及び回路
基板101に加わる硬化応力、つまり内部応力は、硬化
温度によって変化し、例えば100℃、30分では49
0.3×106Paとなり、120℃、30分では88
2.6×106Paとなり、150℃、15分では15
20.0×106Paとなる。よって、上記硬化タイミ
ングのずれを発生させかつ上記硬化応力を上述のように
392.3×106〜1176.8×106Paとなるよ
うにする必要がある。
01とは、導電性接着剤106だけでなく絶縁性接着剤
107によっても接続されることから、回路基板101
と半導体素子103との熱膨張率の差や、回路基板10
1の反りにより、突起電極104と回路基板101の電
極102との接続部分に作用する応力に対し、絶縁性接
着剤107による硬化収縮にて、従来に比べて回路基板
101と半導体素子103とを接続する強度が強く、し
たがって、突起電極104と回路基板101の電極10
2との接続抵抗における値及びそのばらつきが小さくな
り、かつ半導体素子103と回路基板101との接続強
度も強く、安定した、信頼性の高い接合を得ることがで
きる。
の理由から絶縁性接着剤107を回路基板101上に塗
布したが、半導体素子103の対向面103b、又は回
路基板101の対向面101a及び半導体素子103の
対向面103bの両方に塗布することもできる。又、上
述の説明では、図1に示すように絶縁性接着剤107
は、半導体素子103と回路基板101との間にて1箇
所のみに塗布したが、これに限定されるものではなく、
半導体素子103の面積の増大化に伴い図5及び図6に
示す半導体装置115,116の場合のように複数箇所
に絶縁性接着剤107を塗布することができる。このよ
うに、絶縁性接着剤107の塗布位置を2点以上にする
ことで、1回の塗布量を少なくして塗布量のばらつきを
減らし、一定量の絶縁性接着剤107が塗布できるよう
になる。よって、回路基板101上に半導体素子103
を装着した際に、絶縁性接着剤107が回路基板101
の電極102に広がらないようにできる。
素子103と回路基板101とが接続されたときにおい
て、絶縁性接着剤107が半導体素子103の電極10
3a及び回路基板101の電極102のいずれにも付着
していないように配置されたときには以下の効果を奏す
る。即ち、回路基板101へ装着後、半導体素子103
の不良が判明したとき、絶縁性接着剤107は回路基板
101上の電極102に付着していないため、絶縁性接
着剤107が上記エポキシ系樹脂であるときには上記不
良半導体素子をガラス転移点以上の温度である約200
〜230℃に加熱することで絶縁性接着剤107を軟化
させ接合強度を弱め、絶縁性接着剤107を回路基板1
01から剥離させて半導体素子103を回路基板101
から約15秒ほどで除去することができる。よって、回
路基板101は再度使用することができ、再び良品の半
導体素子103を装着できるという効果を奏する。尚、
このような効果を得ることはできなくなるが、絶縁性接
着剤107は、図4に示す半導体装置110の場合のよ
うに、回路基板101の電極102、又は半導体素子1
03の電極103a及び回路基板101の電極102に
付着するように配置してもよい。
液状体を例に採ったが、ペレット状やフィルム状に成形
された接着剤であってもよい。絶縁性接着剤107をフ
ィルム状若しくはペレット状とすることで、絶縁性接着
剤107の供給量のばらつきを減らし、一定量の絶縁性
接着剤107を供給できるようにできる。このとき、ペ
レット状やフィルム状の絶縁性接着剤107は、以下の
理由から、その平面形状における縦横比が1以上の矩形
や楕円形状であるのが好ましい。即ち、後述するよう
に、半導体素子103と回路基板101とが絶縁性接着
剤107にて固定された後、図14に示すように半導体
素子103と回路基板101との隙間へ第1封止用樹脂
161が注入される。上記第1封止用樹脂161が、図
21及び図22に示すように、半導体素子103の側端
面及びその近傍部分206から上記隙間へ矢印201に
示すように一方向に沿って注入される場合、矢印201
の注入方向における絶縁性接着剤107の後端部分20
2に気泡が発生し、空隙部分が発生することがある。そ
こでこのような気泡の発生をなくすために、上記注入方
向に対して流線形となるように絶縁性接着剤107を配
置して、さらに、上記矢印201の上記注入方向に直交
する直交方向に沿った絶縁性接着剤107の縦寸法20
3に対する、上記注入方向に沿った絶縁性接着剤107
の横寸法204の比が1以上になるような平面形状にて
絶縁性接着剤107を配置する。
接着剤107が上述の液状体の場合に塗布部分の平面形
状に対しても適用可能である。又、半導体素子103を
回路基板101上に載置したとき、回路基板101上の
ペレット状やフィルム状の絶縁性接着剤107が半導体
素子103の対向面103bに接触する必要があること
から、ペレット状やフィルム状の絶縁性接着剤107に
おける回路基板101の対向面101aからの高さは、
上記接触が可能な高さである。上記ペレット及びフィル
ムの平面形状寸法は、例えば図1に示す半導体素子10
3の電極103a,103a間の寸法未満の大きさであ
り、その厚さは半導体素子103と回路基板101との
間の寸法である20〜200μmに対応した寸法であっ
て該寸法を若干超える寸法である。
剤107を用いた場合には、以下のような効果もある。
即ち、上述したように、又、図20にてステップ2及び
ステップ3にて示すように、液状の絶縁性接着剤107
を用いたときには、絶縁性接着剤107の塗布動作と、
回路基板101上への半導体素子103の実装動作とは
別工程にて実行される。これに対し、ペレット状やフィ
ルム状の絶縁性接着剤107は固体状であることから、
上記実装動作を実行しながらペレット状やフィルム状の
絶縁性接着剤107を回路基板101と半導体素子10
3との間に配置させることも可能となる。
向面103bに直接に絶縁性接着剤107を付着する構
成となっているが、以下に説明するように半導体素子1
03の対向面103bにまず例えばエポキシ系樹脂にて
なる絶縁樹脂153を形成した半導体素子150を作製
し、その後、絶縁性接着剤107にて半導体素子150
と回路基板101とを接続するようにしてもよい。即
ち、図8に示すように、半導体素子103の電極103
a上に突起電極104を形成した後、回転テーブル15
1上に半導体素子103を固定する。そして、絶縁樹脂
153を半導体素子103の対向面103b上のほぼ中
央部分に塗布し、回転テーブル151を矢印方向に沿っ
て回転させる。これにより、図9に示すように、絶縁樹
脂153は遠心力により拡散し半導体素子103の対向
面103b及び突起電極104周辺の電極103aは絶
縁樹脂153にて覆われる。尚、突起電極104の先端
部分は絶縁樹脂153上に露出している。次に絶縁樹脂
153を硬化させる。硬化後、図10及び図11に示す
ように、突起電極104の先端部分を、平坦面を有する
基材152に押し当て、突起電極104の先端部を平坦
な面とし、かつ、接合面として露出させる。以後、上述
したように、又、図12及び図13に示すように、突起
電極104の先端部に導電性接着剤106を設け、かつ
半導体素子150と回路基板101との間に絶縁性接着
剤107を配置して半導体素子150と回路基板101
とを接続する。尚、図13に示すようにこのようにして
作製された半導体装置を半導体装置155とする。この
ように、半導体素子103の対向面103b上に絶縁樹
脂153を形成することで、絶縁樹脂153が半導体素
子103上及び突起電極104周辺の電極103a上を
保護し、かつ回路基板101上に装着後も耐湿性に優
れ、半導体素子103の電極103aの腐食を防止する
という効果を奏する。又、上記半導体装置155によれ
ば、半導体素子103と回路基板101との接続後に、
回路基板101と半導体素子103との隙間部分に絶縁
性の樹脂を注入、硬化する工程をなくすことができると
いう効果もある。尚、上記絶縁樹脂153について、当
該絶縁樹脂153の熱膨張を制御するシリカ等の材料を
含まないものを使用することもできるが、含む場合には
絶縁性接着剤107の成分にほぼ等しくなることから、
絶縁樹脂153と絶縁性接着剤107との界面部分にお
いて応力発生を低減することができる。
10,115,116,155において、半導体素子と
回路基板との隙間へ、例えば図14に示すように、又、
図20におけるステップ5に示すように第1封止用樹脂
161が注入される。尚、上述のように半導体装置15
5にあっては上記第1封止用樹脂161の上記注入を行
わなくてもよい。この第1封止用樹脂161の注入動作
について半導体装置100を例に採り以下に説明する。
上記注入方法の一つとして、図14に示すように、符号
206にて示される、半導体装置100における側端面
及びその近傍部分の一つから樹脂注入装置171にて第
1封止用樹脂161を注入する方法がある。
ように、排気装置172にて内部が減圧状態に設定可能
な作業室173内に、半導体装置100を配置した後、
排気装置172にて作業室173内を減圧状態とする。
この減圧下において、樹脂供給装置174にて、矢印に
て示すように半導体装置100の側端面及びその近傍部
分206において半導体装置100の4辺に沿って回路
基板101上に第1封止用樹脂161を塗布する。塗布
完了後、作業室173内を大気圧状態に戻す。一方、半
導体装置100の4辺に沿って塗布された第1封止用樹
脂161にて密封された半導体素子103と回路基板1
01との隙間部分は、上記減圧状態のままであるので、
圧力差により、上記4辺に沿って塗布された第1封止用
樹脂161は、図16に示すように上記隙間内へ侵入
し、上記隙間には第1封止用樹脂161が充填される。
ここで、第1封止用樹脂161の塗布量は、該第1封止
用樹脂161の充填により、半導体素子103と回路基
板101との間を封止し、水分の流入防止、、腐食防
止、熱ストレスの応力を緩和し、接合部の信頼性を確保
できる程度の量である。この注入方法によれば、大気圧
中で半導体素子103の側端面及びその近傍部分206
から絶縁性の封止用樹脂を塗布し注入する方法に比べ
て、より短時間で封止用樹脂を上記隙間に注入できる。
又、半導体素子103の寸法が15×15mm以上のよ
うな大型の場合でも短時間にて封止用樹脂を容易に注入
することができる。
161が上記隙間に充填された半導体装置に対して、図
17に示すように、該半導体装置の全面を覆うようにし
て、当該半導体装置にて発生する熱を効率的に発散可能
なように、例えば熱伝導率が0.2〜2W/mkの範
囲、好ましくは1W/mk以上の熱伝導率を有する放熱
性樹脂163を設けてもよい。又、上記放熱性樹脂16
3を設けずとも、第1封止用樹脂161中に伝熱性のよ
い例えばアルミナ等の金属をフィラー状にして含ませる
ことにより、半導体素子103の放熱性を向上させるこ
ともできる。尚、上記フィラーに金属を用いる場合に
は、フィラーによる導電性をなくすために樹脂コートを
施したフィラーを用いる。
代えて、図18及び図19に示すように例えば半導体装
置100を第2封止用樹脂162にて覆い、半導体素子
103を封止するようにすることもできる。尚、第2封
止用樹脂162としては、フィルム状のもの、液体状の
ものがあり、図18は液体状の場合、図19はフィルム
状の場合を示している。具体的に説明すると、減圧下に
おける上記作業室173内において、半導体装置100
を加熱した後、半導体素子103の全面を第2封止用樹
脂162にて覆う。その後、作業室173を大気圧に戻
して、第2封止用樹脂162を硬化させて、半導体装置
100の封止を行う。これにより、大気圧中で半導体素
子103の側端面及びその近傍部分206から絶縁性の
封止用樹脂を塗布し注入する方法に比べて、より短時間
で塗布若しくはシート張り付けができ、かつ、半導体素
子103の寸法が大きくなっても対応できるという効果
を奏する。又、上述の第1封止用樹脂161を使用した
場合と同様に、さらに放熱性樹脂163を設けたり、又
は第2封止用樹脂162内に上記アルミナ等をフィラー
状にして含ませてもよい。
2封止用樹脂162としては、エポキシ系やアクリル
系、好ましくはエポキシ成分を含む材料にて構成される
のが好ましい。尚、第1封止用樹脂161及び上記第2
封止用樹脂162は熱硬化性樹脂に捕らわれず熱可塑性
樹脂でもよい。
115,116,155では、突起電極104と回路基
板101上の電極102とは導電性接着剤106を介し
て接続しているが、導電性接着剤106は必ずしも必要
ではない。図23には、導電性接着剤106を用いずに
絶縁性接着剤107のみにて半導体素子103と回路基
板101とを固定した半導体装置211を示している。
即ち、上述のように絶縁性接着剤107は収縮性を有す
ることから、半導体素子103と回路基板101とが絶
縁性接着剤107にて接続されたときには、半導体素子
103と回路基板101とは互いに引っ張られ、突起電
極104と回路基板101上の電極102とは当接し電
気的接続を図ることができるからである。尚、上述のよ
うに、絶縁性接着剤107のみにより半導体素子103
と回路基板101とを固定したときであっても突起電極
104と回路基板101上の電極102とは導電性接着
剤106を介して確実に接続されるが、さらに接続の信
頼性を増すためには先に説明したように導電性接着剤1
06を併用するのが良い。
03は平板状の場合を例に採ったが、本実施形態の装着
方法は、これに限定されるものではなく、図24に示す
ように、球状の半導体素子213にも適用可能であり、
本実施形態の装着方法を用いて上記球状の半導体素子を
回路基板に装着した半導体装置215を作成することも
できる。
の、回路基板への半導体素子の装着方法、及び本発明の
第2態様の半導体装置によれば、半導体素子と回路基板
とを絶縁性接着剤を用いて接続するようにしたことか
ら、従来の、半導体素子の突起電極と回路基板の電極と
の接続のみの場合に比べて、半導体素子と回路基板とは
強固に接続される。よって、半導体素子の突起電極と回
路基板の電極とにおける接続抵抗値及びそのばらつきが
小さくなり、かつその接続強度も強く、安定した、信頼
性の高い接合を得ることができる。
断面図である。
示す図であって半導体素子の突起電極に導電性接着剤を
転写する状態を示す図である。
示す図であって回路基板上に絶縁性接着剤を塗布した状
態を示す図である。
である。
面図である。
示す断面図である。
分を除去する状態を示す図である。
体装置の作製工程の一工程を示す図である。
体装置の作製工程の一工程を示す図であって、図8の次
の工程を示す図である。
導体装置の作製工程の一工程を示す図であって、図9の
次の工程を示す図である。
導体装置の作製工程の一工程を示す図であって、図10
の次の工程を示す図である。
導体装置の作製工程の一工程を示す図であって、図11
の次の工程を示す図である。
導体装置の断面図である。
する状態を示す図である。
するための装置の構成を示す図である。
されていく状態を示す図である。
装置を放熱性樹脂にて覆った状態を示す断面図である。
が注入された状態を示す断面図である。
が注入された状態を示す断面図である。
半導体素子の装着方法の動作工程を示すフローチャート
である。
向に沿って注入する場合において矩形状の絶縁性接着剤
の配置状態を示す平面図である。
向に沿って注入する場合において楕円状の絶縁性接着剤
の配置状態を示す平面図である。
の構造であって、導電性接着剤を用いていない場合の構
造を示す断面図である。
の構造であって、球状の半導体素子を使用した場合の構
造を示す断面図である。
形成工程の一工程を示す図であって、キャピラリー先端
部を示す図である。
形成工程の一工程を示す図であって、キャピラリー先端
にボールを形成した状態を示す図である。
形成工程の一工程を示す図であって、図26に示すボー
ルを半導体素子上の電極に圧着した状態を示す図であ
る。
形成工程の一工程を示す図であって、半導体素子上の電
極上に上記突起電極を形成した状態を示す図である。
形成工程の一工程を示す図であって、上記突起電極の高
さを均一化している状態を示す図である。
形成工程の一工程を示す図であって、上記突起電極に導
電性接着剤を転写している状態を示す図である。
向面、102…電極、103…半導体素子、103a…
電極、104…突起電極、106…導電性接着剤、10
7…絶縁性接着剤、110,115,116…半導体装
置、153…絶縁樹脂、155…半導体装置、161…
第1封止用樹脂、162…第2封止用樹脂、163…放
熱性樹脂。
Claims (22)
- 【請求項1】 回路基板(101)及び半導体素子(1
03)における互いの対向面(101a,103b)の
少なくとも一方に、硬化とともに収縮する絶縁性接着剤
(107)を設けるとともに、上記半導体素子上の突起
電極(104)に導電性接着剤(106)を設け、上記
回路基板上の電極(102)と上記突起電極とが対応す
るように位置合わせした後、上記回路基板及び上記半導
体素子における互いの上記対向面を上記絶縁性接着剤に
て連結して上記絶縁性接着剤を硬化させ収縮させた後、
上記導電性接着剤を硬化させて上記回路基板上の上記電
極と上記半導体素子上の上記突起電極とを上記絶縁性接
着剤の上記収縮にて電気的に接続しかつ上記導電性接着
剤を介してさらに電気的に接続させかつ上記半導体素子
と上記回路基板とを連結状態に固定することを特徴とす
る、回路基板への半導体素子の装着方法。 - 【請求項2】 上記絶縁性接着剤は、上記半導体素子と
上記回路基板とを連結した状態において、上記回路基板
上の電極及び上記半導体素子上の突起電極のいずれにも
接触しないような位置に設けられる、請求項1記載の回
路基板への半導体素子の装着方法。 - 【請求項3】 上記絶縁性接着剤の配置は上記対向面の
複数箇所になされる、請求項1又は2記載の回路基板へ
の半導体素子の装着方法。 - 【請求項4】 上記絶縁性接着剤は、フィルム状又はペ
レット状である、請求項1ないし3のいずれかに記載の
回路基板への半導体素子の装着方法。 - 【請求項5】 上記回路基板及び上記半導体素子におけ
る互いの上記対向面の少なくとも一方に当該絶縁性接着
剤を配置するとともに、上記回路基板上の上記電極と上
記半導体素子上の上記突起電極とが対応するように位置
合わせを行う、請求項4記載の回路基板への半導体素子
の装着方法。 - 【請求項6】 上記絶縁性接着剤を配置する前に、上記
半導体素子における上記対向面には上記突起電極におけ
る上記回路基板上の上記電極との接続部分を除き少なく
とも上記半導体素子上の電極(103a)を保護する絶
縁樹脂(153)を塗布し、該絶縁樹脂の硬化後、上記
絶縁性接着剤を設ける、請求項1ないし5のいずれかに
記載の回路基板への半導体素子の装着方法。 - 【請求項7】 上記絶縁樹脂の塗布は、回転テーブル上
に固定された上記半導体素子の上記対向面上のほぼ中央
部分に上記絶縁樹脂を滴下し上記回転テーブルを回転さ
せることで行う、請求項6記載の回路基板への半導体素
子の装着方法。 - 【請求項8】 上記回路基板と上記半導体素子とが固定
された後、上記回路基板上における上記半導体素子の側
端面及びその近傍部分(206)から第1封止用樹脂剤
(161)を上記回路基板と上記半導体素子との隙間に
注入する、請求項1ないし7のいずれかに記載の回路基
板への半導体素子の装着方法。 - 【請求項9】 上記絶縁性接着剤がペレット状又はフィ
ルム状であり、上記第1封止用樹脂材が上記側端面及び
その近傍部分から上記回路基板と上記半導体素子との上
記隙間へ一方向に沿って注入されるとき、上記絶縁性接
着剤は、矩形状又は楕円状の平面形状を有し、上記第1
封止用樹脂材の上記一方向による注入方向に直交する直
交方向に沿った上記絶縁性接着剤の縦寸法に対する上記
注入方向に沿った横寸法の比を1以上として配置され
る、請求項8記載の回路基板への半導体素子の装着方
法。 - 【請求項10】 上記回路基板と上記半導体素子との隙
間への上記第1封止用樹脂剤の注入は、上記回路基板と
上記半導体素子とを固定後、上記回路基板と上記半導体
素子とを大気圧より低い減圧下に置き、該減圧下にて上
記半導体素子の側端面及びその近傍部分に沿って当該半
導体素子の全周に渡り上記第1封止用樹脂剤を塗布する
ことで上記隙間を密封した後、上記回路基板と上記半導
体素子とを大気圧に戻すことで気圧差により上記側端面
及びその近傍部分に塗布した上記第1封止用樹脂材を上
記隙間内へ侵入させて行う、請求項8記載の回路基板へ
の半導体素子の装着方法。 - 【請求項11】 上記第1封止用樹脂剤の注入後、上記
半導体素子を放熱性樹脂(163)にて覆う、請求項8
ないし10のいずれかに記載の回路基板への半導体素子
の装着方法。 - 【請求項12】 上記回路基板と上記半導体素子とが固
定された後、上記回路基板と上記半導体素子とを大気圧
より低い減圧下に置き、該減圧下にて上記半導体素子を
第2封止用樹脂剤(162)にて覆った後、上記回路基
板と上記半導体素子とを大気圧に戻して上記第2封止用
樹脂剤にて上記半導体素子の上記回路基板上への封止を
行う、請求項1ないし7のいずれかに記載の回路基板へ
の半導体素子の装着方法。 - 【請求項13】 上記第2封止用樹脂剤は、熱軟化性樹
脂であり、上記減圧下にて上記半導体素子を上記第2封
止用樹脂剤にて覆うときには上記第2封止用樹脂剤は加
熱され上記大気圧に戻して上記第2封止用樹脂剤を硬化
させる、請求項12記載の回路基板への半導体素子の装
着方法。 - 【請求項14】 上記第2封止用樹脂剤による上記半導
体素子の封止後、上記第2封止用樹脂剤を放熱性樹脂
(163)にて覆う、請求項12又は13記載の回路基
板への半導体素子の装着方法。 - 【請求項15】 上記第2封止用樹脂剤は、フィルム状
である、請求項12ないし14のいずれかに記載の回路
基板への半導体素子の装着方法。 - 【請求項16】 上記第2封止用樹脂剤は、液状であ
る、請求項12ないし14のいずれかに記載の回路基板
への半導体素子の装着方法。 - 【請求項17】 上記絶縁性接着剤の硬化、収縮による
上記半導体素子及び上記回路基板の損傷を防止するた
め、上記絶縁性接着剤の硬化、収縮により上記半導体素
子及び上記回路基板に作用する硬化応力を392.3×
10 6 〜1176.8×10 6 Paとする、請求項1な
いし16のいずれかに記載の回路基板への半導体素子の
装着方法。 - 【請求項18】 上記突起電極は、Au,Ni,Al,
Cu若しくは半田にて形成される、請求項1ないし17
のいずれかに記載の回路基板への半導体素子の装着方
法。 - 【請求項19】 上記絶縁性接着剤は、熱硬化性であ
る、請求項1ないし18のいずれかに記載の回路基板へ
の半導体素子の装着方法。 - 【請求項20】 上記絶縁性接着剤は、エポキシ系樹
脂、シリコーン系樹脂、又はポリイミド系樹脂にてな
る、請求項1ないし19のいずれかに記載の回路基板へ
の半導体素子の装着方法。 - 【請求項21】 上記導電性接着剤は、銀又は金を含む
導電性フィラーにてなる、請求項17ないし20のいず
れかに記載の回路基板への半導体素子の装着方法。 - 【請求項22】 請求項1ないし21のいずれかに記載
の半導体素子の装着方法にて半導体素子が回路基板に装
着されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27382798A JP3520208B2 (ja) | 1997-10-02 | 1998-09-28 | 回路基板への半導体素子の装着方法、及び半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26966597 | 1997-10-02 | ||
JP9-269665 | 1997-10-02 | ||
JP27382798A JP3520208B2 (ja) | 1997-10-02 | 1998-09-28 | 回路基板への半導体素子の装着方法、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11168122A JPH11168122A (ja) | 1999-06-22 |
JP3520208B2 true JP3520208B2 (ja) | 2004-04-19 |
Family
ID=26548868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27382798A Expired - Fee Related JP3520208B2 (ja) | 1997-10-02 | 1998-09-28 | 回路基板への半導体素子の装着方法、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3520208B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10016132A1 (de) | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
JP2005191229A (ja) * | 2003-12-25 | 2005-07-14 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP5176146B2 (ja) * | 2008-10-08 | 2013-04-03 | 富士通株式会社 | マイクロ可動素子および光スイッチング装置 |
JP5239722B2 (ja) * | 2008-10-10 | 2013-07-17 | 富士通株式会社 | マイクロ可動素子および光スイッチング装置 |
JP2015070187A (ja) * | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 半導体装置及び半導体装置の製造方法 |
DE102015107724B4 (de) * | 2015-04-02 | 2016-12-01 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil |
JP6515047B2 (ja) * | 2016-03-11 | 2019-05-15 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
JP6753725B2 (ja) * | 2016-08-08 | 2020-09-09 | 株式会社フジクラ | 実装体 |
JP7293056B2 (ja) * | 2019-09-12 | 2023-06-19 | キオクシア株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-09-28 JP JP27382798A patent/JP3520208B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11168122A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100395444B1 (ko) | 회로기판에 반도체소자를 실장하는 방법과, 반도체장치 | |
JP2924830B2 (ja) | 半導体装置及びその製造方法 | |
JPH1154662A (ja) | フリップチップ樹脂封止構造及び樹脂封入方法 | |
JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
US6008072A (en) | Tape automated bonding method | |
JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
JPH10256304A (ja) | 半導体装置の製造方法 | |
JP2002170854A (ja) | 半導体装置及びその製造方法 | |
US6194780B1 (en) | Tape automated bonding method and bonded structure | |
JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
JPH09213741A (ja) | 半導体装置およびその製造方法 | |
JP2721790B2 (ja) | 半導体装置の封止方法 | |
JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
JP2637684B2 (ja) | 半導体装置の封止方法 | |
JP2548891B2 (ja) | 半導体装置の実装方法とその実装体 | |
JP2705658B2 (ja) | 電子デバイス組立体およびその製造方法 | |
JP2721789B2 (ja) | 半導体装置の封止方法 | |
JPH02103944A (ja) | 半導体チップの実装方法 | |
JP3319127B2 (ja) | 半導体装置及びその製造方法 | |
JP3767769B2 (ja) | 半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |