JPH09213741A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09213741A JPH09213741A JP1548296A JP1548296A JPH09213741A JP H09213741 A JPH09213741 A JP H09213741A JP 1548296 A JP1548296 A JP 1548296A JP 1548296 A JP1548296 A JP 1548296A JP H09213741 A JPH09213741 A JP H09213741A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- semiconductor chip
- adhesive film
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 製造工程が簡略化され、かつ耐温度サイクル
性および吸湿耐リフロー性に優れた半導体装置およびそ
の製造方法を提供する。 【構成】 残存溶媒量が３重量％以下、８５℃、８５％
ＲＨでの飽和吸湿率が１容量％以下のアルキレンビスト
リメリテート系ポリイミドフィルムを、半導体チップの
ボンディングパッド部のはんだバンプの配列がなすＸＹ
寸法よりも小さく切断し、有機プリント配線基板に加熱
圧着し、半導体チップをフェイスダウンにてはんだバン
プと対向する基板端子部とをフリップチップボンディン
グすると同時に半導体チップ表面と基板とを接着し、チ
ップ裏面全面もしくは１部とはんだ接合部周辺全面を封
止材にて封止することにより半導体装置を得る。 【効果】 チップと対向する基板の間隙に液状の熱硬化
性樹脂であるアンダーフィル材を含浸してなる従来の半
導体装置の構造および製造工程に比べ、製造コストを低
減し、かつ耐温度サイクル性および吸湿耐リフロー性を
向上する半導体装置が得られる。
性および吸湿耐リフロー性に優れた半導体装置およびそ
の製造方法を提供する。 【構成】 残存溶媒量が３重量％以下、８５℃、８５％
ＲＨでの飽和吸湿率が１容量％以下のアルキレンビスト
リメリテート系ポリイミドフィルムを、半導体チップの
ボンディングパッド部のはんだバンプの配列がなすＸＹ
寸法よりも小さく切断し、有機プリント配線基板に加熱
圧着し、半導体チップをフェイスダウンにてはんだバン
プと対向する基板端子部とをフリップチップボンディン
グすると同時に半導体チップ表面と基板とを接着し、チ
ップ裏面全面もしくは１部とはんだ接合部周辺全面を封
止材にて封止することにより半導体装置を得る。 【効果】 チップと対向する基板の間隙に液状の熱硬化
性樹脂であるアンダーフィル材を含浸してなる従来の半
導体装置の構造および製造工程に比べ、製造コストを低
減し、かつ耐温度サイクル性および吸湿耐リフロー性を
向上する半導体装置が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを有
機プリント配線基板に搭載した半導体装置及びその製造
方法に関し、ＭＰＵなど高周波動作特性の要求されるＬ
ＳＩの実装に好適で、温度サイクルに対する信頼性が高
く、かつ安価な多ピンパッケージ構造を提供する半導体
装置及びその製造方法に関する。
機プリント配線基板に搭載した半導体装置及びその製造
方法に関し、ＭＰＵなど高周波動作特性の要求されるＬ
ＳＩの実装に好適で、温度サイクルに対する信頼性が高
く、かつ安価な多ピンパッケージ構造を提供する半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＭＰＵやゲートアレイに用いる多
ピンのＬＳＩパッケージには、半導体チップのボンデイ
ングパッド部に共晶はんだのバンプを形成し、フェスダ
ウンにて、対向するセラミックス基板の端子部とを溶融
接合するフリップ実装方式が採用されてきた。しかし、
この方式によるパッケージは、セラミックス基板を用い
るとマザーボードである有機プリント配線基板との線膨
張係数の違いにより、温度サイクル時にセラミックス基
板裏面にマトリックス状に配列されたはんだボールの外
部端子と有機プリント基板端子部との接続部に応力が集
中して破断し易いという問題があり、パッケージの大き
さに限界があった。 これに、対処するためにセラミッ
クス基板に替えて有機プリント基板を用いると、フリッ
プチップボンディングされた半導体チップと有機プリン
ト基板端子部とのバンプ接合部が温度サイクル時に破断
し易いという問題があった。
ピンのＬＳＩパッケージには、半導体チップのボンデイ
ングパッド部に共晶はんだのバンプを形成し、フェスダ
ウンにて、対向するセラミックス基板の端子部とを溶融
接合するフリップ実装方式が採用されてきた。しかし、
この方式によるパッケージは、セラミックス基板を用い
るとマザーボードである有機プリント配線基板との線膨
張係数の違いにより、温度サイクル時にセラミックス基
板裏面にマトリックス状に配列されたはんだボールの外
部端子と有機プリント基板端子部との接続部に応力が集
中して破断し易いという問題があり、パッケージの大き
さに限界があった。 これに、対処するためにセラミッ
クス基板に替えて有機プリント基板を用いると、フリッ
プチップボンディングされた半導体チップと有機プリン
ト基板端子部とのバンプ接合部が温度サイクル時に破断
し易いという問題があった。
【０００３】これを避けるために、フェイスダウンで接
続されたチップ表面全面と対向する有機プリント配線基
板との間隙に液状の熱硬化性樹脂材料（アンダーフィル
材）を含浸し、はんだバンプ接合部全面を被覆して、は
んだバンプに集中する熱応力を分散させるという提案
が、例えば特公昭63-64055、特公平5-66024などにてな
されている。しかし、はんだバンプ接合部の高さ、すな
はち、半導体チップと対向する基板との隙間は５０〜８
０μｍと小さく、含浸すべきアンダーフィル材の含浸工
程はボイドを発生させないようにするには工程時間がか
かること、バッチ処理で多数個を同時に処理するにはそ
の他の箇所をアンダーフィル材で汚さないようにするの
が困難なこと、含浸性とアンダーフィル材の粘度には深
い相関があるがアンダーフィル材の製造ロット毎の粘度
の管理が煩雑なこと、さらに、接着すべきチップ表面と
対向する基板表面がフリップチップボンディング時にフ
ラックス等からのアウトガスで汚染されていて、汚染表
面にも接着性に優れるアンダーフィル材を選定する必要
のあること、その汚染物を洗浄するとすると微細な間隙
を洗浄しなければならず煩雑な工程を追加する必要があ
ること、など製造工程が増えること、かつ工程管理が煩
雑なことなどの問題を残していた。
続されたチップ表面全面と対向する有機プリント配線基
板との間隙に液状の熱硬化性樹脂材料（アンダーフィル
材）を含浸し、はんだバンプ接合部全面を被覆して、は
んだバンプに集中する熱応力を分散させるという提案
が、例えば特公昭63-64055、特公平5-66024などにてな
されている。しかし、はんだバンプ接合部の高さ、すな
はち、半導体チップと対向する基板との隙間は５０〜８
０μｍと小さく、含浸すべきアンダーフィル材の含浸工
程はボイドを発生させないようにするには工程時間がか
かること、バッチ処理で多数個を同時に処理するにはそ
の他の箇所をアンダーフィル材で汚さないようにするの
が困難なこと、含浸性とアンダーフィル材の粘度には深
い相関があるがアンダーフィル材の製造ロット毎の粘度
の管理が煩雑なこと、さらに、接着すべきチップ表面と
対向する基板表面がフリップチップボンディング時にフ
ラックス等からのアウトガスで汚染されていて、汚染表
面にも接着性に優れるアンダーフィル材を選定する必要
のあること、その汚染物を洗浄するとすると微細な間隙
を洗浄しなければならず煩雑な工程を追加する必要があ
ること、など製造工程が増えること、かつ工程管理が煩
雑なことなどの問題を残していた。
【０００４】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、上記した従来技術の問題点を解決すること
にあり、はんだバンプによるフリップチップ実装方法に
よる有機プリント配線基板を用いた多ピンパッケージの
耐温度サイクル性および耐リフロー性を向上させるとと
もに、従来の液状のアンダーフィル材の含浸プロセスよ
りもより簡素なプロセスにより、高密度実装が可能で、
かつ信頼性の高い半導体装置の構造およびその製造方法
を提供することにある。
する課題は、上記した従来技術の問題点を解決すること
にあり、はんだバンプによるフリップチップ実装方法に
よる有機プリント配線基板を用いた多ピンパッケージの
耐温度サイクル性および耐リフロー性を向上させるとと
もに、従来の液状のアンダーフィル材の含浸プロセスよ
りもより簡素なプロセスにより、高密度実装が可能で、
かつ信頼性の高い半導体装置の構造およびその製造方法
を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
をフェイスダウンで有機プリント配線基板に搭載してな
る半導体装置において、前記半導体チップの接続パッド
とそれと対向する前記有機プリント配線基板の端子部と
ははんだで接合されており、前記半導体チップ表面と対
向する有機プリント配線基板表面とは前記はんだ接合部
より内側のみを有機接着性フィルムにて接着されてお
り、前記はんだ接合部の全面と半導体チップの少なくと
も端部が絶縁性有機封止材料で被覆されたおり、前記端
子部と導通する外部端子を前記有機プリント配線基板の
裏面にマトリックス状に配置してなる半導体装置であ
る。
をフェイスダウンで有機プリント配線基板に搭載してな
る半導体装置において、前記半導体チップの接続パッド
とそれと対向する前記有機プリント配線基板の端子部と
ははんだで接合されており、前記半導体チップ表面と対
向する有機プリント配線基板表面とは前記はんだ接合部
より内側のみを有機接着性フィルムにて接着されてお
り、前記はんだ接合部の全面と半導体チップの少なくと
も端部が絶縁性有機封止材料で被覆されたおり、前記端
子部と導通する外部端子を前記有機プリント配線基板の
裏面にマトリックス状に配置してなる半導体装置であ
る。
【０００６】本発明の半導体装置の製造方法は、有機接
着性フィルムを半導体チップの接続パッドの配列がなす
ＸＹ寸法より小さい寸法に切断する工程と、切断した前
記有機接着性フィルムを有機プリント配線基板に加熱圧
着する工程と、前記接続パッド部にあらかじめはんだに
よるバンプが形成されている半導体チップをフェイスダ
ウンで対向する有機プリント配線基板端子部に位置合わ
せし加熱圧着して接合すると同時に前記有機接着性フィ
ルムにより前記半導体チップと前記有機プリント配線基
板表面とを接着する工程と、前記はんだ接合部の全面と
半導体チップの少なくとも端部を有機絶縁性封止材料で
封止する工程からなることを特徴とするものである。
着性フィルムを半導体チップの接続パッドの配列がなす
ＸＹ寸法より小さい寸法に切断する工程と、切断した前
記有機接着性フィルムを有機プリント配線基板に加熱圧
着する工程と、前記接続パッド部にあらかじめはんだに
よるバンプが形成されている半導体チップをフェイスダ
ウンで対向する有機プリント配線基板端子部に位置合わ
せし加熱圧着して接合すると同時に前記有機接着性フィ
ルムにより前記半導体チップと前記有機プリント配線基
板表面とを接着する工程と、前記はんだ接合部の全面と
半導体チップの少なくとも端部を有機絶縁性封止材料で
封止する工程からなることを特徴とするものである。
【０００７】すなわち本発明は、ボンディングパッド部
に共晶はんだバンプが形成されている半導体チップを対
向する有機プリント配線基板端子部にフリップチップボ
ンディングした後に液状の熱硬化性樹脂を含浸するので
はなく、予め、半導体チップのボンディングパッド部に
形成されたはんだバンプ部の配列がなすＸＹ寸法より小
さい寸法に切断された有機接着性フィルムをチップ搭載
部に加熱圧着して仮圧着した有機プリント配線基板に、
はんだバンプ付の半導体チップをフェイスダウンで対向
する基板端子部に位置合わせし加熱圧着して、はんだバ
ンプと基板端子部とを溶融接合すると同時にチップ表面
と対向する基板面とを接着する、そして、チップ裏面全
面もしくは１部を絶縁性有機封止材にて封止して、はん
だバンプと基板端子部とのはんだ接合部の全面を被覆す
る構成とするものである。
に共晶はんだバンプが形成されている半導体チップを対
向する有機プリント配線基板端子部にフリップチップボ
ンディングした後に液状の熱硬化性樹脂を含浸するので
はなく、予め、半導体チップのボンディングパッド部に
形成されたはんだバンプ部の配列がなすＸＹ寸法より小
さい寸法に切断された有機接着性フィルムをチップ搭載
部に加熱圧着して仮圧着した有機プリント配線基板に、
はんだバンプ付の半導体チップをフェイスダウンで対向
する基板端子部に位置合わせし加熱圧着して、はんだバ
ンプと基板端子部とを溶融接合すると同時にチップ表面
と対向する基板面とを接着する、そして、チップ裏面全
面もしくは１部を絶縁性有機封止材にて封止して、はん
だバンプと基板端子部とのはんだ接合部の全面を被覆す
る構成とするものである。
【０００８】
【発明の実施の形態】本発明に於いて、半導体チップを
有機プリント配線基板に接着するために使用される有機
接着性フィルムは、常温でフィルム状であり、はんだ溶
融温度での加熱により溶融し強固な接着性をもち、高温
時でも熱変形しにくい熱可塑性樹脂あるいは熱可塑性樹
脂望と熱硬化性樹脂との複合体であることが好ましい。
有機プリント配線基板に接着するために使用される有機
接着性フィルムは、常温でフィルム状であり、はんだ溶
融温度での加熱により溶融し強固な接着性をもち、高温
時でも熱変形しにくい熱可塑性樹脂あるいは熱可塑性樹
脂望と熱硬化性樹脂との複合体であることが好ましい。
【０００９】はんだ溶融温度で短時間に硬化し、キュア
ー後には高温時の熱変形の少ない性能を持つ液状熱硬化
性樹脂を予め基板に塗布してチップを熱圧着する方法も
試みたが、この方法では塗布時に定量供給しても形状を
揃えることが困難であり、チップの熱圧着時にボイドを
巻き込むこと、熱圧着時に熱硬化性樹脂の流動を制御す
るのが困難であり、はんだバンプ接合部にまで流動して
はんだ接合を阻害する場合がある。一方、熱変形温度の
高い熱可塑性樹脂を溶媒に溶かした接着剤を用いて予め
基板に塗布し、乾燥工程をへて、チップ加熱圧着時の樹
脂粘度を高粘度化する方法をも試みたが、残存溶媒を少
なくすることが困難であり熱可塑性樹脂とチップパッシ
ベーション膜との接着界面ないしは熱可塑性樹脂と基板
表面との界面にボイドないしは部分剥離を形成しやす
い。 残存溶媒が３重量％以上あり、ボイドないしは剥
離面が接着面積比で１０％以上あると、吸湿したパッケ
ージをはんだリフロー方式による面付け実装すると、ボ
イドないしは剥離面が起点となりクラックを生じる可能
性が大きいことなどの問題がある。
ー後には高温時の熱変形の少ない性能を持つ液状熱硬化
性樹脂を予め基板に塗布してチップを熱圧着する方法も
試みたが、この方法では塗布時に定量供給しても形状を
揃えることが困難であり、チップの熱圧着時にボイドを
巻き込むこと、熱圧着時に熱硬化性樹脂の流動を制御す
るのが困難であり、はんだバンプ接合部にまで流動して
はんだ接合を阻害する場合がある。一方、熱変形温度の
高い熱可塑性樹脂を溶媒に溶かした接着剤を用いて予め
基板に塗布し、乾燥工程をへて、チップ加熱圧着時の樹
脂粘度を高粘度化する方法をも試みたが、残存溶媒を少
なくすることが困難であり熱可塑性樹脂とチップパッシ
ベーション膜との接着界面ないしは熱可塑性樹脂と基板
表面との界面にボイドないしは部分剥離を形成しやす
い。 残存溶媒が３重量％以上あり、ボイドないしは剥
離面が接着面積比で１０％以上あると、吸湿したパッケ
ージをはんだリフロー方式による面付け実装すると、ボ
イドないしは剥離面が起点となりクラックを生じる可能
性が大きいことなどの問題がある。
【００１０】したがって、本発明の有機接着性フィルム
としては、予めフィルム状に成形する工程で残存溶媒を
極少化でき、膜厚が均一で、それ自体の吸湿率が小さい
熱可塑性樹脂フィルムが使用される。さらに、はんだ溶
融温度でのチップ接着時の加熱によるキュアーで３次元
架橋が進行し強固な接着力が高温時でも保持できるとい
う特徴をもつ、熱可塑性樹脂と熱硬化性樹脂を基材とす
る有機接着フィルムであることが望ましい。２００℃、
２ｈｒ加熱後の残存揮発分が３重量％以下、８５℃、８
５％ＲＨでの飽和吸湿率が１．０容量％以下、チップ加
熱圧着後のＴｇ（ガラス転移温度）が１２０℃以上〜は
んだ溶融温度２３０℃以下の、エポキシ樹脂を配合した
アルキレンビストリメリテート系ポリイミド（アルキレ
ンビストリメリテートと芳香族ジアミンとから合成され
るポリイミド）フィルム、もしくは該基材にシリカなど
の無機充填材料を配合・分散してなるフィルム状接着材
料を構成材料とすることが望ましい。
としては、予めフィルム状に成形する工程で残存溶媒を
極少化でき、膜厚が均一で、それ自体の吸湿率が小さい
熱可塑性樹脂フィルムが使用される。さらに、はんだ溶
融温度でのチップ接着時の加熱によるキュアーで３次元
架橋が進行し強固な接着力が高温時でも保持できるとい
う特徴をもつ、熱可塑性樹脂と熱硬化性樹脂を基材とす
る有機接着フィルムであることが望ましい。２００℃、
２ｈｒ加熱後の残存揮発分が３重量％以下、８５℃、８
５％ＲＨでの飽和吸湿率が１．０容量％以下、チップ加
熱圧着後のＴｇ（ガラス転移温度）が１２０℃以上〜は
んだ溶融温度２３０℃以下の、エポキシ樹脂を配合した
アルキレンビストリメリテート系ポリイミド（アルキレ
ンビストリメリテートと芳香族ジアミンとから合成され
るポリイミド）フィルム、もしくは該基材にシリカなど
の無機充填材料を配合・分散してなるフィルム状接着材
料を構成材料とすることが望ましい。
【００１１】使用する有機接着性フィルムの膜厚は、半
導体チップに形成されたはんだバンプの高さ（パッシベ
ーション膜の平面からバンプ先端部との距離）とする
か、あるいは、チップの熱圧着時にはんだバンプと基板
端子部との接触を十分に起こさせる目的で５μｍほど薄
くしてもよい。しかし、はんだバンプ高さと同じ膜厚
か、逆に５μｍ厚くすることが望ましい。このように設
計することにより、チップの加熱圧着時には有機接着性
フィルムは弾性変形してバンプ先端部と基板端子部との
接触が可能であり、加熱圧着完了後のフィルムのスプリ
ングバックにより、形成されるはんだバンプが球状から
引き延ばされた柱状により近い形状になるので、はんだ
バンプ接続部にかかる熱応力に対してより強い接続部構
造となることがわかった。
導体チップに形成されたはんだバンプの高さ（パッシベ
ーション膜の平面からバンプ先端部との距離）とする
か、あるいは、チップの熱圧着時にはんだバンプと基板
端子部との接触を十分に起こさせる目的で５μｍほど薄
くしてもよい。しかし、はんだバンプ高さと同じ膜厚
か、逆に５μｍ厚くすることが望ましい。このように設
計することにより、チップの加熱圧着時には有機接着性
フィルムは弾性変形してバンプ先端部と基板端子部との
接触が可能であり、加熱圧着完了後のフィルムのスプリ
ングバックにより、形成されるはんだバンプが球状から
引き延ばされた柱状により近い形状になるので、はんだ
バンプ接続部にかかる熱応力に対してより強い接続部構
造となることがわかった。
【００１２】チップ表面に接着する有機接着性フィルム
のＸＹ寸法は、チップのボンディングパッド部に形成さ
れているはんだバンプの配列のなすＸＹ寸法よりも小さ
くする必要があるが、チップ端部よりＸ、Ｙ寸法ともに
０．５ｍｍ以上小さくするとチップの実装工程の後に実
施する封止工程での封止材の間隙への含浸が不十分にな
るので、 ０．１〜０．５ｍｍの範囲で小さくすること
が望ましい。この有機接着性フイルムはチップ表面およ
び基板表面と強固に接着して剪断方向の力に対向する働
きを生じ、チップ表面を基板側に押しつける応力を発生
し（硬化収縮含む）、温度サイクル時のはんだバンプに
かかる集中応力を分散する働きがある。
のＸＹ寸法は、チップのボンディングパッド部に形成さ
れているはんだバンプの配列のなすＸＹ寸法よりも小さ
くする必要があるが、チップ端部よりＸ、Ｙ寸法ともに
０．５ｍｍ以上小さくするとチップの実装工程の後に実
施する封止工程での封止材の間隙への含浸が不十分にな
るので、 ０．１〜０．５ｍｍの範囲で小さくすること
が望ましい。この有機接着性フイルムはチップ表面およ
び基板表面と強固に接着して剪断方向の力に対向する働
きを生じ、チップ表面を基板側に押しつける応力を発生
し（硬化収縮含む）、温度サイクル時のはんだバンプに
かかる集中応力を分散する働きがある。
【００１３】有機接着性フィルムはチップ表面と基板と
の間隙を全部を充填せず、チップのボンディングパッド
部と基板端子部を接合しているはんだバンプ部は、絶縁
性有機封止材で被覆する構成とする。これに用いる封止
材は、汎用のトランスファーモールド用のエポキシモー
ルディングコンパウンドでもよいが、フィラーであるシ
リカの充填量が６５〜８０容量％ の範囲にあり、シリ
コン樹脂などのエラストマーが配合され、線膨張係数α
１が１０から１７ｐｐｍで、ガラス転移温度Ｔｇが１２
０℃以上の特性を持つ封止材で構成することが望まし
い。特に５０μｍ程度の薄い間隙に充填させるために、
フィラーのシリカの２５μｍ粒度以上がカットされた溶
融シリカを用いた封止材がより望ましい。間隙に充填さ
れ、かつチップ裏面の全面もしくは１部を被覆した封止
材は、チップ中央部を接着している有機接着性フィルム
の熱変形を押さえ込み、ひいてははんだバンプにかかる
集中応力を分散させる働きがある。すなわち、はんだ接
合部の全面と半導体チップの少なくとも端部は絶縁性有
機封止材料で封止する。半導体チップの裏面部、端部、
はんだ接合部の全面を含む半導体チップの全表面を絶縁
性有機封止材料で封止するようにしても良い。
の間隙を全部を充填せず、チップのボンディングパッド
部と基板端子部を接合しているはんだバンプ部は、絶縁
性有機封止材で被覆する構成とする。これに用いる封止
材は、汎用のトランスファーモールド用のエポキシモー
ルディングコンパウンドでもよいが、フィラーであるシ
リカの充填量が６５〜８０容量％ の範囲にあり、シリ
コン樹脂などのエラストマーが配合され、線膨張係数α
１が１０から１７ｐｐｍで、ガラス転移温度Ｔｇが１２
０℃以上の特性を持つ封止材で構成することが望まし
い。特に５０μｍ程度の薄い間隙に充填させるために、
フィラーのシリカの２５μｍ粒度以上がカットされた溶
融シリカを用いた封止材がより望ましい。間隙に充填さ
れ、かつチップ裏面の全面もしくは１部を被覆した封止
材は、チップ中央部を接着している有機接着性フィルム
の熱変形を押さえ込み、ひいてははんだバンプにかかる
集中応力を分散させる働きがある。すなわち、はんだ接
合部の全面と半導体チップの少なくとも端部は絶縁性有
機封止材料で封止する。半導体チップの裏面部、端部、
はんだ接合部の全面を含む半導体チップの全表面を絶縁
性有機封止材料で封止するようにしても良い。
【００１４】本発明による半導体装置を製造する方法
は、従来のフリップチップボンディング後に液状のアン
ダーフィル材を含浸する方法とは違い、チップの基板へ
の接着とチップと基板端子部へのはんだ接合を同時に実
施するところに特徴がある。有機接着性フィルムを所定
の寸法に切断し（切断工程）、該フィルムを有機プリン
ト配線基板のチップ搭載部に熱プレスにて熱圧着する
（仮圧着工程）。適切なフラックスを接続部に塗布した
のち、フリップチップボンダーを用いて、はんだバンプ
付きの半導体チップをフェイスダウンにして、バンプ位
置と対向する基板端子部とを位置合わせして、熱圧着す
る（本圧着工程）。この本圧着工程にて、有機接着フィ
ルムによるチップ表面と基板表面との接着とチップのバ
ンプと基板端子部とのはんだ接合を同時に実施する。本
圧着工程の後、通常のはんだリフロー装置にてはんだを
リフローさせ、初期の接合部の位置ズレをはんだの表面
張力の働きにより補正できる（リフロー工程）。その
後、通常のトランスファーモールド設備・金型とモール
デイングコンポウンドを用いて、もしくは、液状封止材
にてチップ裏面全面もしくは一部を封止する（封止工
程）。この段階で、はんだ接合部の全面が封止材で被覆
される。ヒートシンクを取り付ける必要のあるデバイス
については、チップ中央部の裏面以外を封止して、形成
されるキャビティー部に高熱伝導性接着剤にてヒートシ
ンクを接着、固定する。
は、従来のフリップチップボンディング後に液状のアン
ダーフィル材を含浸する方法とは違い、チップの基板へ
の接着とチップと基板端子部へのはんだ接合を同時に実
施するところに特徴がある。有機接着性フィルムを所定
の寸法に切断し（切断工程）、該フィルムを有機プリン
ト配線基板のチップ搭載部に熱プレスにて熱圧着する
（仮圧着工程）。適切なフラックスを接続部に塗布した
のち、フリップチップボンダーを用いて、はんだバンプ
付きの半導体チップをフェイスダウンにして、バンプ位
置と対向する基板端子部とを位置合わせして、熱圧着す
る（本圧着工程）。この本圧着工程にて、有機接着フィ
ルムによるチップ表面と基板表面との接着とチップのバ
ンプと基板端子部とのはんだ接合を同時に実施する。本
圧着工程の後、通常のはんだリフロー装置にてはんだを
リフローさせ、初期の接合部の位置ズレをはんだの表面
張力の働きにより補正できる（リフロー工程）。その
後、通常のトランスファーモールド設備・金型とモール
デイングコンポウンドを用いて、もしくは、液状封止材
にてチップ裏面全面もしくは一部を封止する（封止工
程）。この段階で、はんだ接合部の全面が封止材で被覆
される。ヒートシンクを取り付ける必要のあるデバイス
については、チップ中央部の裏面以外を封止して、形成
されるキャビティー部に高熱伝導性接着剤にてヒートシ
ンクを接着、固定する。
【００１５】本発明で、残存揮発分、飽和吸湿率は次の
方法で測定する。 残存揮発分測定方法 ５０×５０ｍｍの大きさの有機接着性フィルムをサンプ
ルとし、サンプルの重量を測定しＭ１とし、サンプルを
熱風循環恒温槽中で２００℃２時間加熱後、秤量してＭ
２とする。 ［（Ｍ２−Ｍ１）／Ｍ１］×１００＝残存揮発分（重量
％） として、残存揮発分を算出した。 飽和吸湿率測定方法 直径１００ｍｍの円形有機接着性フィルムをサンプルと
し、サンプルを真空乾燥機中で、１２０℃、３時間乾燥
させ、デシケータ中で放冷後、乾燥重量を測定しＭ１と
する。サンプルを８５℃、８５％ＲＨの恒温恒湿槽中で
吸湿してから取り出し、すばやく秤量して秤量値が一定
になったとき、その重量をＭ２とする。［（Ｍ２−Ｍ
１）／（Ｍ１／ｄ）］×１００＝飽和吸湿率（容量％）
として、飽和吸湿率を算出した。ｄは有機接着性フィル
ムの密度である。
方法で測定する。 残存揮発分測定方法 ５０×５０ｍｍの大きさの有機接着性フィルムをサンプ
ルとし、サンプルの重量を測定しＭ１とし、サンプルを
熱風循環恒温槽中で２００℃２時間加熱後、秤量してＭ
２とする。 ［（Ｍ２−Ｍ１）／Ｍ１］×１００＝残存揮発分（重量
％） として、残存揮発分を算出した。 飽和吸湿率測定方法 直径１００ｍｍの円形有機接着性フィルムをサンプルと
し、サンプルを真空乾燥機中で、１２０℃、３時間乾燥
させ、デシケータ中で放冷後、乾燥重量を測定しＭ１と
する。サンプルを８５℃、８５％ＲＨの恒温恒湿槽中で
吸湿してから取り出し、すばやく秤量して秤量値が一定
になったとき、その重量をＭ２とする。［（Ｍ２−Ｍ
１）／（Ｍ１／ｄ）］×１００＝飽和吸湿率（容量％）
として、飽和吸湿率を算出した。ｄは有機接着性フィル
ムの密度である。
【００１６】
実施例１ 図１は、本発明による半導体装置の第１の実施例を示す
縦断面図であり、図１に於いて、１ー１ははんだバン
プ、１ー２は半導体チップ、１ー３は有機接着性フィル
ム、１ー４は封止材、１ー５は有機プリント配線基板の
端子部、１ー６はスルーホール、１ー７はソルダレジス
ト、１ー８ははんだボールを示す。図１に示した半導体
装置を、図３ａ〜ｅに示した方法により製造した。図３
ａ〜ｅに於いて、３ー１は有機プリント配線基板の端子
部（１次側）、３ー２はソルダレジスト、３ー３はスル
ーホール、３ー４は有機プリント配線基板の端子部（２
次側）、３ー５は有機接着性フイルム、３ー６ははんだ
バンプ、３ー７は半導体チップ、３ー８は封止材、３ー
９ははんだボールを示す。日立化成工業（株）製のＥ−
６７９基材（ＦＲ−５相当品）をベースにして、Ｃｕ配
線工程、スルーホールめっき、およびソルダレジスト工
程を終えた基板（４層板、図３ａ）のチップ搭載部に、
チップ面積（１５ｍｍ角）よりも小さくプレス切断した
（１４．５ｍｍ角）、有機接着性フィルム（アルキレン
ビストリメリテート系ポリイミドフィルム、残存溶媒量
３重量％以下、８５℃、８５％ＲＨでの飽和吸湿率が１
容量％以下）を搭載し、温度２２０℃、加圧力３００ｇ
／チップ、加圧時間５秒で仮圧着した（図３ｂ）。 該
有機接着性フィルムの仮圧着された基板の端子部にフラ
ックスを塗布・乾燥したのち、該基板および、高融点は
んだバンプ付きの半導体チップをフリップチップボンダ
ーに設置し、該チップをフェイスダウンにてはんだバン
プ部と対向する基板端子部とを位置調整し、温度２３０
℃、加圧力１０ｋｇ、加圧時間５秒で本圧着した。この
時点で、はんだバンプと基板端子部との接合、および、
チップ表面と基板との接着が同時に完了し、はんだバン
プが柱状に引き延ばされているのが確認された。その
後、通常のＩＲリフロー炉にて、２３０℃ ２０秒の条
件ではんだをリフローした。この工程を経ることによ
り、フェイスダウンボンディングでの位置ズレが補正さ
れていて、しかも柱状のはんだバンプ形状が維持されて
いることを確認した（図３ｃ）。その後、日立化成工業
（株）製の封止材（エポキシモールディングコンパウン
ド：ＣＥＬ９２００）を用いて、通常のトランスファー
モールド（成形温度１８０℃、成形圧力１５０ｋｇ／ｃ
ｍ２）にてチップ裏面全面を被覆した封止品を得た（図
３ｄ）。その後、はんだボール形成設備を用いて、はん
だボールを基板裏面にアレイ状に形成して、完成品を得
た（図３ｅ）。この完成品のー６５℃〜１５０℃の耐温
度サイクル性を評価した結果、１５００サイクル後のサ
ンプルにおいても導通結果に異常はなく、はんだバンプ
の破断は認められなかった。サンプルを切断して、はん
だバンプ部周辺を観察した結果、各はんだバンプの周辺
全面、および、接着フィルムが被覆していないチップの
外周部にまで封止材が充填・被覆されていることを確認
した。さらに、３０℃、８５％ＲＨの条件で７２ｈｒ吸
湿させた後、ＩＲリフロー（２３０℃、２０秒）したサ
ンプルを超音波探査探傷設備で観察しても、接着フィル
ムと基板ソルダレジスト界面および接着フィルムとチッ
プパッシベーション表面との界面での剥離やクラックの
存在は認められなかった。
縦断面図であり、図１に於いて、１ー１ははんだバン
プ、１ー２は半導体チップ、１ー３は有機接着性フィル
ム、１ー４は封止材、１ー５は有機プリント配線基板の
端子部、１ー６はスルーホール、１ー７はソルダレジス
ト、１ー８ははんだボールを示す。図１に示した半導体
装置を、図３ａ〜ｅに示した方法により製造した。図３
ａ〜ｅに於いて、３ー１は有機プリント配線基板の端子
部（１次側）、３ー２はソルダレジスト、３ー３はスル
ーホール、３ー４は有機プリント配線基板の端子部（２
次側）、３ー５は有機接着性フイルム、３ー６ははんだ
バンプ、３ー７は半導体チップ、３ー８は封止材、３ー
９ははんだボールを示す。日立化成工業（株）製のＥ−
６７９基材（ＦＲ−５相当品）をベースにして、Ｃｕ配
線工程、スルーホールめっき、およびソルダレジスト工
程を終えた基板（４層板、図３ａ）のチップ搭載部に、
チップ面積（１５ｍｍ角）よりも小さくプレス切断した
（１４．５ｍｍ角）、有機接着性フィルム（アルキレン
ビストリメリテート系ポリイミドフィルム、残存溶媒量
３重量％以下、８５℃、８５％ＲＨでの飽和吸湿率が１
容量％以下）を搭載し、温度２２０℃、加圧力３００ｇ
／チップ、加圧時間５秒で仮圧着した（図３ｂ）。 該
有機接着性フィルムの仮圧着された基板の端子部にフラ
ックスを塗布・乾燥したのち、該基板および、高融点は
んだバンプ付きの半導体チップをフリップチップボンダ
ーに設置し、該チップをフェイスダウンにてはんだバン
プ部と対向する基板端子部とを位置調整し、温度２３０
℃、加圧力１０ｋｇ、加圧時間５秒で本圧着した。この
時点で、はんだバンプと基板端子部との接合、および、
チップ表面と基板との接着が同時に完了し、はんだバン
プが柱状に引き延ばされているのが確認された。その
後、通常のＩＲリフロー炉にて、２３０℃ ２０秒の条
件ではんだをリフローした。この工程を経ることによ
り、フェイスダウンボンディングでの位置ズレが補正さ
れていて、しかも柱状のはんだバンプ形状が維持されて
いることを確認した（図３ｃ）。その後、日立化成工業
（株）製の封止材（エポキシモールディングコンパウン
ド：ＣＥＬ９２００）を用いて、通常のトランスファー
モールド（成形温度１８０℃、成形圧力１５０ｋｇ／ｃ
ｍ２）にてチップ裏面全面を被覆した封止品を得た（図
３ｄ）。その後、はんだボール形成設備を用いて、はん
だボールを基板裏面にアレイ状に形成して、完成品を得
た（図３ｅ）。この完成品のー６５℃〜１５０℃の耐温
度サイクル性を評価した結果、１５００サイクル後のサ
ンプルにおいても導通結果に異常はなく、はんだバンプ
の破断は認められなかった。サンプルを切断して、はん
だバンプ部周辺を観察した結果、各はんだバンプの周辺
全面、および、接着フィルムが被覆していないチップの
外周部にまで封止材が充填・被覆されていることを確認
した。さらに、３０℃、８５％ＲＨの条件で７２ｈｒ吸
湿させた後、ＩＲリフロー（２３０℃、２０秒）したサ
ンプルを超音波探査探傷設備で観察しても、接着フィル
ムと基板ソルダレジスト界面および接着フィルムとチッ
プパッシベーション表面との界面での剥離やクラックの
存在は認められなかった。
【００１７】実施例２ 図２は、本発明による半導体装置の第２の実施例を示す
縦断面図であり、図２に於いて、２ー１ははんだバンプ
付き半導体チップ、２ー２は有機接着性フィルム、２ー
３は封止材、２ー４は高熱伝導接着剤、２ー５はヒート
シンク板、２ー６は有機プリント配線基板の端子部、２
ー７は有機プリント配線基板、２ー８ははんだボールを
示す。図２に示した半導体装置を図３のａ〜ｃおよびｆ
〜ｈに示した方法により製造した。図３のａ〜ｃおよび
ｆ〜ｈに於いて、３ー１は有機プリント配線基板の端子
部（１次側）、３ー２はソルダレジスト、３ー３はスル
ーホール、３ー４は有機プリント配線基板の端子部（２
次側）、３ー５は有機接着性フイルム、３ー６ははんだ
バンプ、３ー７は半導体チップ、３ー８は封止材、３ー
９ははんだボール、３ー１０は高熱伝導接着剤、３ー１
１はヒートシンクを示す。実施例１に記載したのと同じ
方法で、４層基板にエポキシ樹脂を配合したアルキレン
ビストリメリテート系ポリイミドフィルムを仮接着し、
チップをフェイスダウンボンディングするとともに対向
する基板に本圧着した（図３ａ〜ｃ）。上型のキャビテ
ィ部に突起を持つトランスファーモールド金型に、チッ
プ搭載した基板を設置し、実施例１で用いたのと同じ封
止材で封止してチップの裏面中央部がキャビティ状の封
止成形品を得た（図３ｆ）。その後、このキャビティ部
にヒートシンク板を高熱伝導接着剤にて接着固定した
（図３ｇ）。その後、実施例１と同じはんだボール形成
工程をへて半導体装置を得た（図３ｈ）。
縦断面図であり、図２に於いて、２ー１ははんだバンプ
付き半導体チップ、２ー２は有機接着性フィルム、２ー
３は封止材、２ー４は高熱伝導接着剤、２ー５はヒート
シンク板、２ー６は有機プリント配線基板の端子部、２
ー７は有機プリント配線基板、２ー８ははんだボールを
示す。図２に示した半導体装置を図３のａ〜ｃおよびｆ
〜ｈに示した方法により製造した。図３のａ〜ｃおよび
ｆ〜ｈに於いて、３ー１は有機プリント配線基板の端子
部（１次側）、３ー２はソルダレジスト、３ー３はスル
ーホール、３ー４は有機プリント配線基板の端子部（２
次側）、３ー５は有機接着性フイルム、３ー６ははんだ
バンプ、３ー７は半導体チップ、３ー８は封止材、３ー
９ははんだボール、３ー１０は高熱伝導接着剤、３ー１
１はヒートシンクを示す。実施例１に記載したのと同じ
方法で、４層基板にエポキシ樹脂を配合したアルキレン
ビストリメリテート系ポリイミドフィルムを仮接着し、
チップをフェイスダウンボンディングするとともに対向
する基板に本圧着した（図３ａ〜ｃ）。上型のキャビテ
ィ部に突起を持つトランスファーモールド金型に、チッ
プ搭載した基板を設置し、実施例１で用いたのと同じ封
止材で封止してチップの裏面中央部がキャビティ状の封
止成形品を得た（図３ｆ）。その後、このキャビティ部
にヒートシンク板を高熱伝導接着剤にて接着固定した
（図３ｇ）。その後、実施例１と同じはんだボール形成
工程をへて半導体装置を得た（図３ｈ）。
【００１８】比較例１ 実施例１に記載した有機基板（４層板）のチップ搭載部
に、液状の熱硬化エポキシ樹脂（アンダーフィル材、５
０Ｐ（２５℃））を滴下し、７０℃、３０分加熱した
後、温度２３０℃、加圧力１０ｋｇ、加圧時間５秒の条
件でフリップチップボンディングした。フリップチップ
ボンディング時に多くのガスの発生が認められ、断面を
切断してはんだ接続部を観察した結果、１部はんだ接合
部にまで樹脂が流れており、はんだ接合が出来ていない
箇所があるとともに、基板界面でのボイドおよび剥離箇
所が多いことが確認された。
に、液状の熱硬化エポキシ樹脂（アンダーフィル材、５
０Ｐ（２５℃））を滴下し、７０℃、３０分加熱した
後、温度２３０℃、加圧力１０ｋｇ、加圧時間５秒の条
件でフリップチップボンディングした。フリップチップ
ボンディング時に多くのガスの発生が認められ、断面を
切断してはんだ接続部を観察した結果、１部はんだ接合
部にまで樹脂が流れており、はんだ接合が出来ていない
箇所があるとともに、基板界面でのボイドおよび剥離箇
所が多いことが確認された。
【００１９】比較例２ 実施例１に記載した有機基板（４層板）のチップ搭載部
に、熱可塑性のポリイミドアミド樹脂を溶剤に溶かした
タイプの液状接着剤を滴下し、７０℃ ３０分加熱、乾
燥し、塗膜がチップのボンディングパッドの配列のなす
ＸＹ寸法よりも小さいことを確認したのち、温度２３０
℃、加圧力１０ｋｇ、加圧時間５秒の条件でフリップチ
ップボンディングした。比較例１と同様に、フリップチ
ップボンディング時に多くのガスの発生が認められ、断
面を切断してはんだ接続部を観察した結果、基板および
チップ界面での剥離箇所が多いことが確認された。
に、熱可塑性のポリイミドアミド樹脂を溶剤に溶かした
タイプの液状接着剤を滴下し、７０℃ ３０分加熱、乾
燥し、塗膜がチップのボンディングパッドの配列のなす
ＸＹ寸法よりも小さいことを確認したのち、温度２３０
℃、加圧力１０ｋｇ、加圧時間５秒の条件でフリップチ
ップボンディングした。比較例１と同様に、フリップチ
ップボンディング時に多くのガスの発生が認められ、断
面を切断してはんだ接続部を観察した結果、基板および
チップ界面での剥離箇所が多いことが確認された。
【００２０】
【発明の効果】本発明の半導体装置およびその製造方法
（請求項１、７、８、９）によると、熱可塑性樹脂系の
有機接着フィルムを用いることにより、チップの基板へ
の接着と基板端子部へのはんだ接合を同時に実施した構
成をとっているので、従来の液状熱硬化性樹脂のアンダ
ーフィル材を用いる方法に比べて、含浸工程にかかわる
工程時間、洗浄工程および粘度管理などの煩雑な管理工
程が不要となる。さらに、チップ裏面の全面もしくは外
周部の１部、および、はんだバンプ全面が封止材で被覆
される構造であるが故に、チップ表面と基板表面との間
隙のみを充填する従来の構造よりも縦方向の応力の緩和
を阻害するので、パッケージの温度サイクル時のはんだ
バンプに集中する応力を分散する働きをより保持し、耐
温度サイクル性が優れる。さらに、構成材料である有機
接着性フィルムは、従来の液状アンダーフィル材と違っ
て、フィルム化する工程で溶媒を乾燥させ残存溶媒の量
を３重量％以下に制御していること（請求項２、３、１
０、１１）、および接着性に優れるアルキレンビストリ
メリテート系ポリイミドを用いているために（請求項
４、１２）、チップのパッシベーション膜および基板の
ソルダレジスト面への接着性が優れ、接着剥離やボイド
の発生はなく、パッケージの吸湿耐リフロークラック性
が優れる。
（請求項１、７、８、９）によると、熱可塑性樹脂系の
有機接着フィルムを用いることにより、チップの基板へ
の接着と基板端子部へのはんだ接合を同時に実施した構
成をとっているので、従来の液状熱硬化性樹脂のアンダ
ーフィル材を用いる方法に比べて、含浸工程にかかわる
工程時間、洗浄工程および粘度管理などの煩雑な管理工
程が不要となる。さらに、チップ裏面の全面もしくは外
周部の１部、および、はんだバンプ全面が封止材で被覆
される構造であるが故に、チップ表面と基板表面との間
隙のみを充填する従来の構造よりも縦方向の応力の緩和
を阻害するので、パッケージの温度サイクル時のはんだ
バンプに集中する応力を分散する働きをより保持し、耐
温度サイクル性が優れる。さらに、構成材料である有機
接着性フィルムは、従来の液状アンダーフィル材と違っ
て、フィルム化する工程で溶媒を乾燥させ残存溶媒の量
を３重量％以下に制御していること（請求項２、３、１
０、１１）、および接着性に優れるアルキレンビストリ
メリテート系ポリイミドを用いているために（請求項
４、１２）、チップのパッシベーション膜および基板の
ソルダレジスト面への接着性が優れ、接着剥離やボイド
の発生はなく、パッケージの吸湿耐リフロークラック性
が優れる。
【図１】本発明の第１の実施例の半導体装置の断面図で
ある。
ある。
【図２】本発明の第２の実施例の半導体装置の断面図で
ある。
ある。
【図３】本発明の半導体装置の製造法を示す断面図であ
る。
る。
１ー１．はんだバンプ １ー２．半導体チップ １ー３．有機接着性フィルム １ー４．封止材 １ー５．有機プリント配線基板の端子部 １ー６．スルーホール １ー７．ソルダレジスト １ー８．はんだボール ２ー１．はんだバンプ付き半導体チップ ２ー２．有機接着性フィルム ２ー３．封止材 ２ー４．高熱伝導接着剤 ２ー５．ヒートシンク板 ２ー６．有機プリント配線基板の端子部 ２ー７．有機プリント配線基板 ２ー８．はんだボール ３ー１．有機プリント配線基板の端子部（１次側） ３ー２．ソルダレジスト ３ー３．スルーホール ３ー４．有機プリント配線基板の端子部（２次側） ３ー５．有機接着性フイルム ３ー６．はんだバンプ ３ー７．半導体チップ ３ー８．封止材 ３ー９．はんだボール ３ー１０．高熱伝導接着剤 ３ー１１．ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31
Claims (13)
- 【請求項１】 半導体チップをフェイスダウンで有機プ
リント配線基板に搭載してなる半導体装置において、前
記半導体チップの接続パッドとそれと対向する前記有機
プリント配線基板の端子部とははんだで接合されてお
り、前記半導体チップ表面と対向する有機プリント配線
基板表面とは前記はんだ接合部より内側のみを有機接着
性フィルムにて接着されており、前記はんだ接合部の全
面と半導体チップの少なくとも端部が絶縁性有機封止材
料で被覆されたおり、前記端子部と導通する外部端子を
前記有機プリント配線基板の裏面にマトリックス状に配
置してなることを特徴とする半導体装置。 - 【請求項２】 有機接着性フィルムが、残存揮発分３重
量％以下かつ８５℃、８５％ＲＨでの飽和吸湿率が１容
量％以下の有機接着性フィルムである請求項１記載の半
導体装置。 - 【請求項３】 有機接着性フィルムが、残存揮発分３重
量％以下かつ８５℃、８５％ＲＨでの飽和吸湿率が１容
量％以下の、熱可塑性樹脂と熱硬化性樹脂との複合体フ
ィルムである請求項１記載の半導体装置。 - 【請求項４】 有機接着性フィルムが、残存揮発分３重
量％以下かつ８５℃、８５％ＲＨでの飽和吸湿率が１容
量％以下の、エポキシ樹脂を配合したアルキレンビスト
リメリテート系ポリイミドフィルムである請求項１記載
の半導体装置。 - 【請求項５】 有機接着性フィルムに無機充填材料が分
散されている請求項１〜４各項記載の半導体装置。 - 【請求項６】 半導体チップの接続パッドとそれと対向
する有機プリント配線基板の端子部とは共晶はんだで接
合されており、半導体チップの裏面部、端部、はんだ接
合部の全面を含む半導体チップの全表面が絶縁性有機封
止材料で被覆された請求項１〜５各項記載の半導体装置 - 【請求項７】 有機接着性フィルムを半導体チップの接
続パッドの配列がなすＸＹ寸法より小さい寸法に切断す
る工程と、切断した前記有機接着性フィルムを有機プリ
ント配線基板に加熱圧着する工程と、前記接続パッド部
にあらかじめはんだによるバンプが形成されている半導
体チップをフェイスダウンで対向する有機プリント配線
基板端子部に位置合わせし加熱圧着して接合すると同時
に前記有機接着性フィルムにより前記半導体チップと前
記有機プリント配線基板表面とを接着する工程と、前記
はんだ接合部の全面と半導体チップの少なくとも端部を
有機絶縁性封止材料で封止する工程からなることを特徴
とする半導体装置の製造方法。 - 【請求項８】 半導体チップの接続パッドとそれと対向
する有機プリント配線基板の端子部とを共晶はんだで接
合し、半導体チップの裏面部、端部、はんだ接合部の全
面を含む半導体チップの全表面を絶縁性有機封止材料で
封止する請求項７記載の半導体装置の製造方法。 - 【請求項９】 有機接着性フィルムを半導体チップの接
続パッドの配列がなすＸＹ寸法より小さい寸法に切断す
る工程と、切断した前記有機接着性フィルムを有機プリ
ント配線基板に加熱圧着する工程と、前記接続パッド部
にあらかじめはんだによるバンプが形成されている半導
体チップをフェイスダウンで対向する有機プリント配線
基板端子部に位置合わせし加熱圧着して接合すると同時
に前記有機接着性フィルムにより前記半導体チップと前
記有機プリント配線基板表面とを接着する工程と、半導
体チップの裏面部の一部を除いて半導体チップの全表面
を絶縁性有機封止材料で封止する工程と、前記半導体チ
ップ裏面部の絶縁性有機封止材料が封止されない部分で
ある封止部のキャビテイ部にヒートシンク板をチップ裏
面と高熱伝導性接着剤で接着・固定する工程とからなる
ことを特徴とする半導体装置の製造方法。 - 【請求項１０】 有機接着性フィルムが、残存揮発分３
重量％以下かつ８５℃、８５％ＲＨでの飽和吸湿率が１
容量％以下の有機接着性フィルムである請求項７、８又
は９各項記載の半導体装置の製造方法。 - 【請求項１１】 有機接着性フィルムが、残存揮発分３
重量％以下かつ８５℃、８５％ＲＨでの飽和吸湿率が１
容量％以下の、熱可塑性樹脂と熱硬化性樹脂との複合体
フィルムである請求項７、８又は９各項記載の半導体装
置の製造方法。 - 【請求項１２】 有機接着性フィルムが、残存揮発分３
重量％以下かつ８５℃、８５％ＲＨでの飽和吸湿率が１
容量％以下の、エポキシ樹脂を配合したアルキレンビス
トリメリテート系ポリイミドフィルムである請求項７、
８又は９各項記載の半導体装置の製造方法。 - 【請求項１３】 有機接着性フィルムに無機充填材料が
分散されている請求項７、８又は９各項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1548296A JP3539528B2 (ja) | 1996-01-31 | 1996-01-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1548296A JP3539528B2 (ja) | 1996-01-31 | 1996-01-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213741A true JPH09213741A (ja) | 1997-08-15 |
| JP3539528B2 JP3539528B2 (ja) | 2004-07-07 |
Family
ID=11890022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1548296A Expired - Lifetime JP3539528B2 (ja) | 1996-01-31 | 1996-01-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539528B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159721A (en) * | 1997-08-20 | 2000-12-12 | Hercules Incorporated | Amine modified polysaccharides |
| US6906427B2 (en) | 1997-04-17 | 2005-06-14 | Sekisui Chemical Co., Ltd. | Conductive particles and method and device for manufacturing the same, anisotropic conductive adhesive and conductive connection structure, and electronic circuit components and method of manufacturing the same |
| JP2012009713A (ja) * | 2010-06-25 | 2012-01-12 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
| KR20130066519A (ko) | 2011-12-12 | 2013-06-20 | 닛토덴코 가부시키가이샤 | 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 |
| US9293387B2 (en) | 2010-07-28 | 2016-03-22 | Nitto Denko Corporation | Film for flip chip type semiconductor back surface, dicing tape-integrated film for semiconductor back surface, process for producing semiconductor device, and flip chip type semiconductor device |
| CN105895539A (zh) * | 2016-06-08 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
-
1996
- 1996-01-31 JP JP1548296A patent/JP3539528B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906427B2 (en) | 1997-04-17 | 2005-06-14 | Sekisui Chemical Co., Ltd. | Conductive particles and method and device for manufacturing the same, anisotropic conductive adhesive and conductive connection structure, and electronic circuit components and method of manufacturing the same |
| US6159721A (en) * | 1997-08-20 | 2000-12-12 | Hercules Incorporated | Amine modified polysaccharides |
| JP2012009713A (ja) * | 2010-06-25 | 2012-01-12 | Shinko Electric Ind Co Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
| US9293387B2 (en) | 2010-07-28 | 2016-03-22 | Nitto Denko Corporation | Film for flip chip type semiconductor back surface, dicing tape-integrated film for semiconductor back surface, process for producing semiconductor device, and flip chip type semiconductor device |
| KR20130066519A (ko) | 2011-12-12 | 2013-06-20 | 닛토덴코 가부시키가이샤 | 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 |
| US8951843B2 (en) | 2011-12-12 | 2015-02-10 | Nitto Denko Corporation | Laminated sheet and method of manufacturing semiconductor device using the laminated sheet |
| CN105895539A (zh) * | 2016-06-08 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3539528B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4078033B2 (ja) | 半導体モジュールの実装方法 | |
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| US6798072B2 (en) | Flip chip assembly structure for semiconductor device and method of assembling therefor | |
| US6166434A (en) | Die clip assembly for semiconductor package | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US6046910A (en) | Microelectronic assembly having slidable contacts and method for manufacturing the assembly | |
| KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
| US20030071348A1 (en) | Semiconductor module and mounting method for same | |
| US6773958B1 (en) | Integrated assembly-underfill flip chip process | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| US6966964B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP3205686B2 (ja) | 実装用半導体装置とその実装方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP2001068604A (ja) | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3155811B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20070194457A1 (en) | Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package | |
| JP3990814B2 (ja) | 電子部品の製造方法および電子部品の製造装置 | |
| JPH11204556A (ja) | 半導体装置の製法 | |
| TW502344B (en) | Chip scale package structure and its manufacturing method | |
| JPH11214571A (ja) | 半導体素子実装用シート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |