JP4195541B2 - 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート - Google Patents
半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート Download PDFInfo
- Publication number
- JP4195541B2 JP4195541B2 JP2000139662A JP2000139662A JP4195541B2 JP 4195541 B2 JP4195541 B2 JP 4195541B2 JP 2000139662 A JP2000139662 A JP 2000139662A JP 2000139662 A JP2000139662 A JP 2000139662A JP 4195541 B2 JP4195541 B2 JP 4195541B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- thermosetting resin
- wiring board
- printed wiring
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
- H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる半導体チップ装着用シートに関する.
【0002】
【従来の技術】
従来、MPUやゲートアレー等に用いる多ピンのLSIパッケージをプリント配線基板に実装する場合には、半導体チップの接続パッド部に共晶ハンダ、高温ハンダ、金等から成るバンプ電極を形成し、所謂フェースダウン方式により、それらのバンプ電極をプリント配線基板上の相対応する端子部に対面、接触させ、溶融/拡散接合するフリップチップ実装方法が採用されてきた。
然し、この方式によるときは、温度の周期的変動を受けたとき、半導体チップとプリント配線基板の熱膨張係数の違いにより接合部が破断する恐れがあるため、フェイスダウンで接続された半導体チップのバンプ電極が設けられた面全体と、相対向するプリント配線基板の間の間隙に液状の熱硬化性樹脂(アンダーフィル材)を注入、硬化し、バンプ接合部全面をプリント配線基板に接合してバンプ電極に集中する熱応力を分散させ、破断を防止する方法が提案されている。
然しながら、フリップチップ実装における半導体チップとプリント配線基板の間の空隙は40〜200μmと小さく、そのためアンダーフィル材をボイドなく含浸させる工程には相当の時間が掛ること、及び、アンダーフィル材のロット間の粘度管理が煩雑なこと等の問題がある。
【0003】
この解決方法としてシート状の熱硬化性樹脂或いは熱可塑性樹脂を半導体チップとプリント配線基板の間に挟み、熱圧着する技術が、例えば、特開平9−213741号、特開平10−242208号、特開平10−270497号などにより提案されている。
然しながら、特開平9−213741号の技術は、別途封止材によりバンプ部を囲むように封止部を設ける工程が必要であり、工程が煩雑になると同時にボイドの発生を完全に回避することができないと言う問題がある。
又、特開平10−242208号の提案では、アンダーフィル樹脂の位置合わせが必要であり、場所によりアンダーフィル樹脂量の過不足が発生したり、逃げ穴によるボイド発生の可能性があることが否めない。
又更に、特開平10−270497号では、絶縁接着フィルムに半導体チップのバンプ電極を食い込ませてプリント配線基板の端子部に接続させているため、バンプ電極先端には絶縁接着フィルムの被膜が残存し、接続の信頼性を損ねることがあるなど、工程の面、信頼性の面より問題がある。.
【0004】
【発明が解決しようとする課題】
本発明は上記の問題を解決するためなされたものであって、その目的とするところは、工程が単純で、コストが掛らず、しかもバンプ電極が確実にプリント配線基板の端子部に接続され、接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供することにある。
【0005】
【課題を解決するための手段】
本発明の上記第一の目的は、
(a) 合成樹脂フィルムの一方の面に、装着すべき半導体チップのバンプ電極の高さHと同一程度の厚みTを有する熱硬化性樹脂層を設けて成る半導体チップ装着用シートを製造するステップと、
(b) 装着すべき半導体チップのバンプ電極が設けられた面に、半導体チップ装着用シートの熱硬化性樹脂層を圧着するステップと、
(c) バンプ電極面に圧着した半導体チップ装着用シートの合成樹脂フィルム を引き剥がすステップと、
(d) 半導体チップのバンプ電極が、対応するプリント配線基板上の電極に正しく対面し、接触するよう位置決めするステップと、
(e) 半導体チップのバンプ電極を、プリント配線基板上の対応する電極に接合すると共に、熱硬化性樹脂を加熱硬化するステップと、
を含むことを特徴とする、半導体チップをプリント配線基板に装着する方法によって達成される。
尚、ここで熱硬化性樹脂層の厚みTを装着すべき半導体チップのバンプ電極の高さHと同一程度とするということは、具体的には、(H−T)を、±30μm以内、望ましくは±15μm以内とすることを意味する。この偏差(H−T)の許容限界は実際にはバンプ電極の形状、寸法、分布密度、配置、熱硬化性樹脂の粘度などにもよるもので特定し難いが、上記の如くすることにより殆ど総ての半導体チップに対し目的を達成し得るものである。
【0006】
本発明の第二の目的は、合成樹脂フィルムの一方の面に、熱硬化性樹脂層を設けて成り、上記の半導体チップをプリント配線基板に装着する方法の実施に用いる半導体チップ装着用シートによって達成される。
このとき使用する合成樹脂フィルムは、その上に積層される熱硬化性樹脂の硬化温度より低いガラス転移温度を有するものであることが望ましい。
熱硬化性樹脂としては、半導体チップのバンプ電極とプリント配線基板の電極の接合温度より低い硬化温度を有するエポキシ樹脂組成物が推奨される。
又更に、そのエポキシ樹脂組成物は、重量百分比で50%以上の無機質充填材を含むものであることが望ましい。
【0007】
【発明の実施の形態】
以下、図面により本発明の一実施例に就いて説明する。
図は、本発明方法の構成を示す説明図であるが、これらの図面には、バンプ電極と、装着用シートが誇張して表示されている。
図1は、半導体チップ1の構成中、本発明に関係する部分を示す一部拡大断面図、図2は、半導体チップのバンプ電極側のフェース面上に半導体装着用フィルムを貼り合わせる状態を示す一部拡大断面図、図3は貼り合せ終了時の状態を示す一部拡大断面図、図4は貼り合せた半導体装着用フィルムの合成樹脂フィルムを引き剥がす状態を示す一部拡大断面図、図5は、合成樹脂フィルムを完全に引き剥がした状態を示す一部拡大断面図、図6は、図5に示された半導体チップをプリント配線基板に実装した状態を示す一部拡大断面図である。
【0008】
而して、1は半導体チップ、1−1はその基板、1−2はバンプ電極であり、2は、合成樹脂フィルム2−2の一方の面に熱硬化性樹脂層2−1を形成して成る半導体装着用フィルム、3はプリント配線基板であり、合成樹脂製の基板3−1の上に、半導体チップ1のバンプ電極1−2に対応する端子3−2を具備する。而して、本発明方法により、プリント配線基板3上に半導体チップ1を実装する場合には、先ず、ステップ1において、合成樹脂フィルム2−2の一方の面に熱硬化性樹脂層2−1を形成して成る半導体装着用フィルム2を製造する。
【0009】
熱硬化性樹脂層の厚さTは、この半導体装着用フィルム2を半導体チップ1に貼り付けた際、バンプ電極1−2の先端が熱硬化性樹脂層2−1を貫通して合成樹脂フィルム2−2に接触すると共に、その貼着領域の周縁に適量の熱硬化性樹脂がはみ出し、貼着面にボイドが残らないように定める。
熱硬化性樹脂層2−1の厚さTの上限及び下限は、厳密には半導体チップ1に形成されたバンプ電極1−2の寸法、形状、数、全体積及び分布状況、並びに、熱硬化性樹脂層の硬度などにより定められるが、一般に用いられている半導体チップ1に対しては概ねそのバンプ電極1−2の高さHと同一とすると上記の条件を成就することができるものである。
【0010】
量産プラントにおいては、熱硬化性樹脂層2−1の厚さTを常時完全にバンプ電極1−2の高さHと同一値に保持することは困難である。
然しながら、熱硬化性樹脂層2−1の厚さTを、バンプ電極1−2の高さHの±30μm以内とすれば、殆ど全ての半導体チップ1に対して良好な結果が得られることが判明した。
【0011】
熱硬化性樹脂層2−1の厚さTの更に望ましい値は、バンプ電極1−2の高さH±15μm以内である。
熱硬化性樹脂層の厚みTがこの範囲にあると、半導体装着用フィルム2の圧着が容易であり、適切な圧着力でバンプ電極の先端を合成樹脂フィルム2−2に接触させることができ、かつ、貼着面にボイドが残らず、貼着領域の周縁にはみ出す熱硬化性樹脂も適量に留まる。
【0012】
熱硬化性樹脂層の厚みTが、バンプ電極の高さH+30μmを超えると、半導体装着用フィルム2をチップに圧着した際、バンプ電極が熱硬化性樹脂層を貫通せず、プリント配線基板の端子部との接続が不充分となる恐れがある上、貼着領域の周縁にはみ出す熱硬化性樹脂量が過大になり不都合を生じる。
又逆に、その厚みTが、H−30μm以下となると、半導体チップとプリント配線基板との間隙を熱硬化性樹脂により十分に埋めることが出来ず、ボイドの発生する恐れが生じる。
【0013】
熱硬化性樹脂層2−1を構成するエポキシ樹脂組成物としては、単官能エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等の多官能エポキシ樹脂及びこれらの臭素化物の1種又は2種以上から成るエポキシ樹脂と、多価フェノール化合物、尿素誘導体、アミン化合物、イミダゾール化合物、変性アミン化合物、変性イミダゾール化合物、酸無水物の1種又は2種以上を混合して得た硬化剤より成る組成物が推奨される。
【0014】
この組成物には、結晶シリカ、溶融シリカ、アルミナ、窒化アルミ、窒化ボロン、窒化珪素、マグネシア、マグネシウムシリケートなどの無機質充填材、ゴム成分、粘性調整剤、難燃剤などを加えても良い。
無機質充填材の添加量は、50wt%以上が好ましく、それ以下では熱膨張係数の低減効果、熱伝導効果が乏しくなり、信頼性が低下する。
尚、この組成物としては、半導体チップのバンプ電極とプリント配線基板の電極との接合温度より低い硬化温度を有するものが強く推奨される。
硬化温度が接合温度より高いと、接合後に接合温度より高い温度での熱処理が必要となるので、工程が煩雑となるばかりでなく、接合部の信頼性の低下を招く。
【0015】
このエポキシ樹脂組成物は、通常、溶剤にて適正な粘度に調整され、適宜の樹脂フィルムに塗布、乾燥せしめられ、熱硬化性樹脂層を形成する。
合成樹脂フィルムは、単に熱硬化性樹脂層のキャリアーに過ぎないので、材質などには特段の限定はないが、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、エチレン−アルキルアクリレート共重合体、ポリエステル、ポリ塩化ビニール、ポリ塩化ビニリデン、ポリウレタン、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリスルホン、ポリエーテルスルホン、ポリイミド等の、熱硬化性樹脂組成物の硬化温度より低いガラス転移温度を有する熱可塑性のフィルムが採用できる。
【0016】
フィルムの厚さは特に限定しないが、通常30〜500μmの厚さで使用される。
この半導体装着用フィルム2は、その熱硬化性樹脂層2−1を半導体チップ1のバンプ電極が設けられている面に向けて張合わされる。
貼り合わせる方法は特に限定されないが通常ロールラミネーション、プレスラミネーションにより行われる。
貼り合せは、硬化前の熱硬化性樹脂層の軟化温度以上、硬化温度以下にて行われる。従って、この段階では熱硬化性樹脂層は硬化前の状態である。
この貼り合せ工程により、バンプ電極1−2は、熱硬化性樹脂層2−1を貫通し、それらの先端が樹脂フィルム2−2に接触し、場合によってはその表面を強く押圧するようになる。
この貼り合せは、半導体チップが個片に切断された後に、半導体装着用シートをチップサイズに切断して貼り合わせても良く、又、ダイシング以前の段階でウエハーと同形の大判の半導体装着用シート貼り合わせ、後に半導体チップと共に切断するようにしても構わない。
【0017】
次に、図4に示す如くして樹脂フィルムが取り除かれる。図5は、樹脂フィルムが完全に取り除かれた状態を示す。このとき、バンプ電極1−2の先端は、熱硬化性樹脂層2−1の表面より露出した状態となっている。
最後に、図6に示す如く、各バンプ電極1−2を、プリント配線基板3のそれぞれ対応する端子部3−2と正しく対面、接触させるよう、位置決めし、熱圧により、更には必要に応じ超音波振動を与えることにより接合を行う。
熱硬化性樹脂層2−1の樹脂組成物は、接合時発生する熱により軟化し、然る後、硬化し半導体チップ1とプリント配線基板3の間に強固な硬化樹脂層を形成する。必要に応じ本接合後に熱処理を加えても構わないが、その場合、接合温度により低い温度であることが必要である。
以下本発明方法により実際に市販されている半導体チップを、プリント基板に実装した実施例を示す。
【0018】
〔実施例1〕
フェノールノボラック型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック樹脂、尿素誘導体からなるエポキシ樹脂組成物100重量部に、球状シリカ260重量部と溶剤を加え混練分散し、得られた硬化温度150℃のエポキシ樹脂組成物をガラス転移温度−20℃、厚み100μmのエチレン酢酸ビニル共重合体フィルムに塗付、乾燥し、半導体チップ装着用シートを得た。
【0019】
熱硬化性樹脂層の厚みは90μmであった。このシートを半導体チップの形状に打ち抜き、100個所の共晶ハンダからなる高さ100μmのバンプ電極が形成された半導体チップ面にプレスにより貼り付けを行った。
貼り付け温度は80℃であった。
その後エチレン酢酸ビニル共重合体フィルムを剥し、バンプ電極の先端を露出させ、バンプ電極とプリント配線基板の端子部の位置合わせを行い、220℃で2分間加熱加圧を行い、バンプ電極と端子部を接合すると同時に、熱硬化性樹脂層を硬化させた。
この半導体装置のバンプ電極とプリント配線基板の接合は100箇所とも良好であり、−55℃と125℃の温度サイクル試験1000サイクル後も接続部の破断は生じなかった。
【0020】
〔実施例2〕
クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、酸無水物、窒化ボロン、溶剤から成る硬化温度180℃の熱硬化性樹脂組成物をガラス転移温度70℃、厚さ50μmのポリエチレンテレフタレートフィルムに塗布、乾燥し、半導体チップ装着用シートを得た。
熱硬化性樹脂層の厚みは165μmであった。
このシートを半導体チップの形状に打ち抜き、100個所の金からなる高さ150μmのバンプ電極が形成された半導体チップ面に、プレスにより120℃で貼り付けを行った。
その後ポリエチレンテレフタレートフィルムを剥し、バンプ電極の先端を露出させ、バンプ電極とプリント配線基板の端子部の位置合わせを行い、300℃にて30秒間超音波振動を与えつつ加熱加圧を行い、バンプ電極と端子部を接合すると同時に熱硬化性樹脂層を硬化させた。
バンプ電極とプリント配線基板の接合部は100箇所とも良好であり、−55℃と125℃の温度サイクル試験1000サイクル後も接続部の破断は生じなかった。
【0021】
〔比較例1〕
実施例1にて用いられた熱硬化性樹脂組成物をシート状に成形し、実施例1で使用した半導体チップとプリント配線基板の間に直接挟み80℃にて加熱圧した後、220℃に昇温し接合を行った。
バンプ電極とプリント配線基板の接続部は、17箇所が不良となった。
【0022】
【発明の効果】
本発明は叙上の如く構成されるから、本発明によるときは、工程が単純で、コストが掛らず、しかもバンプ電極が確実にプリント配線基板の端子部に接続され、接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供することができる。
【図面の簡単な説明】
【図1】 半導体チップ1の構成中、本発明に関係する部分を示す一部拡大断面図である。
【図2】 半導体チップのバンプ電極側のフェース面上に半導体装着用フィルムを貼り合わせる状態を示す一部拡大断面である。
【図3】 貼り合せ終了時の状態を示す一部拡大断面図である。
【図4】 貼り合せた半導体装着用フィルムの合成樹脂フィルムを引き剥がす状態を示す一部拡大断面図である。
【図5】 合成樹脂フィルムを完全に引き剥がした状態を示す一部拡大断面図である。
【図6】 図5に示された半導体チップをプリント配線基板に実装した状態を示す一部拡大断面図である。
【符号の説明】
1 半導体チップ
1−1 基板
1−2 バンプ電極
2 半導体チップ装着用シート
2−1 熱硬化性樹脂層
2−2 合成樹脂フィルム
3 プリント配線基板
3−1 基板
3−2 端子部
Claims (6)
- 下記のステップ(a)〜(e)を含むことを特徴とする、半導体チップ(1)をプリント配線基板(3)に装着する方法。
(a)合成樹脂フィルム(2−2)の一方の面に、装着すべき半導体チップ(1)のバンプ電極(1−2)の高さHと同一程度の厚みTを有する熱硬化性樹脂層(2−1)を設けて成り、且つ合成樹脂フィルム(2−2)が熱硬化性樹脂(2−1)の硬化温度より低いガラス転移温度を有する半導体チップ装着用シート(2)を用意するステップ。
(b)装着すべき半導体チップ(1)のバンプ電極(1−2)が設けられた面に、半導体チップ装着用シート(2)の熱硬化性樹脂層(2−1)を圧着するステップ。
(c)バンプ電極面に圧着した半導体チップ装着用シート(2)の合成樹脂フィルム(2−2)を引き剥がすステップ。
(d)半導体チップ(1)のバンプ電極(1−2)が、対応するプリント配線基板(3)上の電極(3−2)に正しく対面し、接触するよう位置決めするステップ。
(e)半導体チップ(1)のバンプ電極(1−2)を、プリント配線基板(3)上の対応する電極(3−2)に接合すると共に、熱硬化性樹脂(2−1)を加熱硬化するステップ。 - 合成樹脂フィルム(2−2)の一方の面に、熱硬化性樹脂層(2−1)を設けて成り、請求項1に記載の半導体チップをプリント配線基板に装着する方法の実施に用いる半導体チップ装着用シート(2)。
- 熱硬化性樹脂(2−1)がエポキシ樹脂組成物より成り、そのエポキシ樹脂組成物が、半導体チップ(1)のバンプ電極(1−2)とプリント配線基板(3)の電極(3−2)の接合温度より低い硬化温度を有する請求項2に記載の半導体チップ装着用シート(2)。
- 熱硬化性樹脂(2−1)が、重量百分比で50%以上の無機質充填材を含む、請求項2又は3の何れか一に記載の半導体チップ装着用シート(2)。
- 熱硬化性樹脂層(2−1)の厚みTμmが、装着すべき半導体チップ(1)のバンプ電極(1−2)の高さをHμmとしたとき、H−30≦T≦H+30μmの範囲内にある、請求項2乃至4の何れか一に記載の半導体チップ装着用シート(2)。
- 下記のステップ(a)〜(f)を含むことを特徴とする、半導体チップ(1)をプリント配線基板(3)に装着する方法。
(a)合成樹脂フィルム(2−2)の一方の面に、個片化前の半導体チップ(1)のバンプ電極(1−2)の高さHと同一程度の厚みTを有する熱硬化性樹脂層(2−1)を設けて成り、且つ合成樹脂フィルム(2−2)が熱硬化性樹脂(2−1)の硬化温度より低いガラス転移温度を有する半導体チップ装着用シート(2)を用意するステップ。
(b)前記個片化前の半導体チップ(1)のバンプ電極(1−2)が設けられた面に、半導体チップ装着用シート(2)の熱硬化性樹脂層(2−1)を圧着するステップ。
(c)バンプ電極面に圧着した半導体チップ装着用シート(2)の合成樹脂フィルム(2−2)を引き剥がすステップ。
(d)熱硬化性樹脂層(2−1)が貼り付けられた前記個片化前の半導体チップ(1)をダイシングし、個片化するステップ。
(e)前記個片化後の半導体チップ(1)のバンプ電極(1−2)が、対応するプリント配線基板(3)上の電極(3−2)に正しく対面し、接触するよう位置決めするステップ。
(f)前記個片化後の半導体チップ(1)のバンプ電極(1−2)を、プリント配線基板(3)上の対応する電極(3−2)に接合すると共に、熱硬化性樹脂(2−1)を加熱硬化するステップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139662A JP4195541B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000139662A JP4195541B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326246A JP2001326246A (ja) | 2001-11-22 |
JP4195541B2 true JP4195541B2 (ja) | 2008-12-10 |
Family
ID=18647070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139662A Expired - Lifetime JP4195541B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4195541B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190381B2 (en) | 2011-12-09 | 2015-11-17 | Dexerials Corporation | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same |
CN107017186A (zh) * | 2015-12-11 | 2017-08-04 | 琳得科株式会社 | 片材粘附装置及粘附方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128567A (ja) * | 2004-11-01 | 2006-05-18 | Three M Innovative Properties Co | 半導体パッケージのプリント配線板への接続方法 |
JP2006261529A (ja) * | 2005-03-18 | 2006-09-28 | Lintec Corp | フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法 |
KR101387706B1 (ko) * | 2007-08-17 | 2014-04-23 | 삼성전자주식회사 | 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자 |
JP6816918B2 (ja) * | 2015-11-04 | 2021-01-20 | リンテック株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-05-12 JP JP2000139662A patent/JP4195541B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190381B2 (en) | 2011-12-09 | 2015-11-17 | Dexerials Corporation | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same |
CN107017186A (zh) * | 2015-12-11 | 2017-08-04 | 琳得科株式会社 | 片材粘附装置及粘附方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001326246A (ja) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
US7598121B2 (en) | Method of manufacturing a semiconductor device | |
US7148081B2 (en) | Method of manufacturing a semiconductor device | |
JP2004006771A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装方法 | |
JP3326382B2 (ja) | 半導体装置の製造方法 | |
JP2003332521A (ja) | 半導体装置及びその製造方法 | |
KR19990082715A (ko) | 반도체장치 | |
JP2003100943A (ja) | 半導体素子の実装方法及びその半導体装置 | |
JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP2002118147A (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP2002270642A (ja) | 半導体装置の製造方法 | |
JP3705159B2 (ja) | 半導体装置の製造方法 | |
JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
JP3565092B2 (ja) | 半導体装置の製造方法 | |
JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
JP4876882B2 (ja) | フリップチップ実装方法 | |
JP3419398B2 (ja) | 半導体装置の製造方法 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
US20070194457A1 (en) | Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package | |
JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |