JP4876882B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP4876882B2 JP4876882B2 JP2006334587A JP2006334587A JP4876882B2 JP 4876882 B2 JP4876882 B2 JP 4876882B2 JP 2006334587 A JP2006334587 A JP 2006334587A JP 2006334587 A JP2006334587 A JP 2006334587A JP 4876882 B2 JP4876882 B2 JP 4876882B2
- Authority
- JP
- Japan
- Prior art keywords
- resin composition
- circuit board
- semiconductor chip
- printed circuit
- sealing filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1〜図7は、配線回路基板上に封止充填剤用樹脂組成物を介在させ半導体チップ及び配線回路基板を接合する、実施の形態1によるフリップチップ実装方法のプロセスを説明する概略断面図である。なお、各図中、同一符号は同一又は相当部分を示す。
図8〜図12は、半導体チップに封止充填剤用樹脂組成物を配置して半導体チップ及び配線回路基板を接合する実施の形態2によるフリップチップ実装方法のプロセスを説明する概略断面図である。
試験用フレキシブル基板JKIT COF TEG 30−A(株式会社日立超LSIシステムズ製、ソルダレジスト:日立化成株式会社製、商品名:SN−9000塗布品)に、封止充填材樹脂組成物を塗布、又は貼付けし、専用のTEGチップJTEG Phase6 30を、熱超音波併用フリップチップボンダーで、ヘッド温度200℃、ステージ温度80℃、圧力180N/チップの条件で、1.5秒間加熱圧着した。なお、上記封止充填剤用樹脂組成物は、後述する封止充填剤用樹脂組成物A〜D(以下、組成物A〜Dとする)を使用した。その後、さらに0.5秒間振幅3μmで超音波接合して、実装した試験用半導体装置のサンプル(試験片)を作製した。
条件a:200℃、30分
条件b:175℃、60分
条件c:250℃、20分
条件d:加熱処理なし
上記封止充填剤用樹脂組成物として、ポリプロピレン−テルペン樹脂系熱可塑性樹脂組成物(日立化成ポリマー株式会社製、商品名:ハイボンYH171−7P)を用いて上記評価用試験片を作製した。
上記封止充填剤用樹脂組成物として、ポリアミド系熱可塑性樹脂組成物(日立化成ポリマー株式会社製、商品名:ハイボンXH055−6)を用いて、上記評価用試験片を作製した。
上記封止充填剤用樹脂組成物として、スチレン−ブタジエン系ゴム熱可塑性樹脂組成物(日立化成ポリマー株式会社製、商品名:ハイボン9610)を用いて、上記評価用試験片を作製した。
上記封止充填剤用樹脂組成物として、エポキシ系熱硬化性樹脂組成物封止充填材(日立化成株式会社製、商品名:RC281C)を用いて上記評価用試験片を作製した。
ボイド消滅の評価は、各サンプルを裏面から倍率100倍の顕微鏡を用いて観察し、ボイドの発生状況をそれぞれ二度評価した。ボイドの観察結果を表1に示す。表1中、3μm以上のボイドが観察されたものを×、3μm以上のボイドが観察されなかったものを○とした。
2 銅配線
3 金属めっき
4 ソルダーレジスト
5 半導体チップの実装位置
6、6A〜6D 封止充填剤用樹脂組成物
10 半導体チップ
11 メタルポスト
12 バンプ
15 押圧装置
20、30 フリップチップ実装品
50 シリコンウエハ
100 ディスペンサノズル
200 ローラー
300 スピンコートノズル300
Claims (6)
- 半導体チップ及び配線回路基板の少なくとも一方の対向面に熱可塑性樹脂組成物を介在させ、前記半導体チップのバンプと前記配線回路基板の電極とを加熱圧着して前記半導体チップ及び前記配線回路基板を接合するとともに、前記半導体チップ及び配線回路基板の間隙を前記熱可塑性樹脂組成物で封止し、次いで、前記熱可塑性樹脂組成物を溶融し得る温度に前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱することにより、前記熱可塑性樹脂組成物内のボイドを消失させることを特徴とするフリップチップ実装方法。
- 半導体ウエハ上に熱可塑性樹脂組成物を塗布又は貼り付け、前記半導体ウエハをダイシングして半導体チップを作製し、前記熱可塑性樹脂組成物が塗布又は貼り付けられた面の前記半導体チップを配線回路基板に対向させて積層し、前記半導体チップのバンプと前記配線回路基板の電極とを加熱圧着して前記半導体チップ及び前記配線回路基板を接合するとともに、前記半導体チップ及び前記配線回路基板の間隙を前記熱可塑性樹脂組成物で封止し、次いで、前記熱可塑性樹脂組成物を溶融し得る温度に前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱することにより、前記熱可塑性樹脂組成物内のボイドを消失させることを特徴とするフリップチップ実装方法。
- 前記熱可塑性樹脂組成物を溶融し得る温度が150℃〜250℃であることを特徴とする請求項1または2に記載のフリップチップ実装方法。
- 前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱する時間は、2分〜360分であることを特徴とする請求項1から請求項3のうち、いずれか1項に記載のフリップチップ実装方法。
- 前記配線回路基板は、フレキシブルプリント基板であることを特徴とする請求項1から請求項4のうち、いずれか1項に記載のフリップチップ実装方法。
- 前記熱可塑性樹脂は、ポリオレフィン系熱可塑性樹脂であることを特徴とする請求項1から請求項5のうち、いずれか1項に記載のフリップチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334587A JP4876882B2 (ja) | 2006-12-12 | 2006-12-12 | フリップチップ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334587A JP4876882B2 (ja) | 2006-12-12 | 2006-12-12 | フリップチップ実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147510A JP2008147510A (ja) | 2008-06-26 |
JP4876882B2 true JP4876882B2 (ja) | 2012-02-15 |
Family
ID=39607331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334587A Expired - Fee Related JP4876882B2 (ja) | 2006-12-12 | 2006-12-12 | フリップチップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4876882B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9082885B2 (en) | 2013-05-30 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
KR102174163B1 (ko) * | 2018-06-22 | 2020-11-04 | 주식회사 아모그린텍 | 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3447620B2 (ja) * | 1999-07-05 | 2003-09-16 | Necエレクトロニクス株式会社 | フリップチップ実装型半導体装置の製造方法 |
JP2001298146A (ja) * | 2000-04-13 | 2001-10-26 | Mitsubishi Electric Corp | 多層配線基体の製造方法および多層配線基体 |
JP2003258034A (ja) * | 2002-03-06 | 2003-09-12 | Mitsubishi Electric Corp | 多層配線基体の製造方法および多層配線基体 |
JP4179312B2 (ja) * | 2004-09-15 | 2008-11-12 | セイコーエプソン株式会社 | 半導体装置の実装方法、半導体装置 |
JP4397837B2 (ja) * | 2005-03-02 | 2010-01-13 | 日東電工株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-12-12 JP JP2006334587A patent/JP4876882B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008147510A (ja) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI295500B (ja) | ||
KR20140140042A (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
JP5558140B2 (ja) | 絶縁性樹脂フィルム、並びにこれを用いた接合体及びその製造方法 | |
US20090127692A1 (en) | Method of connecting a semiconductor package to a printed wiring board | |
JP2014060241A (ja) | 半導体装置の製造方法 | |
US20070170599A1 (en) | Flip-attached and underfilled stacked semiconductor devices | |
WO2004059721A1 (ja) | 電子部品装置 | |
JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
US8193085B2 (en) | Method for fabricating flip-attached and underfilled semiconductor devices | |
US20060068521A1 (en) | Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method | |
JP4168887B2 (ja) | 半導体装置の製造方法 | |
JP2003258034A (ja) | 多層配線基体の製造方法および多層配線基体 | |
WO2003044848A1 (en) | Method of applying no-flow underfill | |
JP4876882B2 (ja) | フリップチップ実装方法 | |
JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
JP7220260B2 (ja) | 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法 | |
US8598029B2 (en) | Method for fabricating flip-attached and underfilled semiconductor devices | |
JP3957244B2 (ja) | 半導体装置の製法 | |
JP7276105B2 (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2014237843A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP4379216B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |