JP4876882B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP4876882B2
JP4876882B2 JP2006334587A JP2006334587A JP4876882B2 JP 4876882 B2 JP4876882 B2 JP 4876882B2 JP 2006334587 A JP2006334587 A JP 2006334587A JP 2006334587 A JP2006334587 A JP 2006334587A JP 4876882 B2 JP4876882 B2 JP 4876882B2
Authority
JP
Japan
Prior art keywords
resin composition
circuit board
semiconductor chip
printed circuit
sealing filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006334587A
Other languages
English (en)
Other versions
JP2008147510A (ja
Inventor
治 松坂
健実 大久保
理英子 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2006334587A priority Critical patent/JP4876882B2/ja
Publication of JP2008147510A publication Critical patent/JP2008147510A/ja
Application granted granted Critical
Publication of JP4876882B2 publication Critical patent/JP4876882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体素子をフェイスダウン方式で配線回路基板に実装する半導体素子のフリップチップ実装方法に関する。
電子機器の小型化、軽量化や薄型化が進み、それに伴い半導体素子及び配線回路基板の小型化、軽量化及び薄型化も求められている。一般的に、半導体素子は配線回路基板上に実装される。半導体素子を配線回路基板上に実装する方法として、半導体素子のバンプと配線回路基板の電極とを、半田や共晶金属を用いて接合させて導通させるフリップチップ実装方法が用いられている。また、配線回路基板の小型化、軽量化及び薄型化のために、配線回路基板材料はガラスエポキシのようなリジッドな材料からポリイミドフィルムなどのフレキシブルな材料へと移行している。
前記フリップチップ実装方法では、半導体素子と配線回路基板の線膨張係数の差から熱衝撃に対する接続信頼性に問題があり、この改善のため半導体素子と配線回路基板の間に封止充填材を用いるのが一般的である。この封止充填材により、接合部分に発生する応力を緩和し接続信頼性を高めている。
従来の封止充填材をフリップチップ実装時に形成する方法は、半導体素子と配線回路基板を高温度で接合した後に、その間隙を低粘度の熱硬化性液状樹脂組成物を毛細管現象により注入、充填し、熱硬化する方法が用いられていた。しかしこの方法では、配線間隙や半導体素子と配線基板との間隙がさらに狭まると(ファインピッチ化)、作業効率の低下や、充填が困難になるという問題があった。
そのため、接合直前に予め熱硬化性液状樹脂組成物を半導体素子又は配線回路基板の所定の位置に塗布、又は貼付けしておき、その後に半導体素子の電極と配線回路基板の電極とを加熱圧着することにより間隙を封止充填する方法が検討されている。
この方法に好適に用いられる封止充填材には、塗布、貼付け時に適度な厚みを保持できること、加熱接合する際に適度な流れ性を持って半導体素子と配線回路基板の間隙を隙間無く充填できること、接合時の加熱による分解や発泡がないこと、適当な温度及び速度で固化すること、固化した時に電気絶縁性が高く、配線回路基板上の電極への腐食要因を有しないこと、配線回路基板、半導体素子、ソルダレジストなどの周辺部材間の応力緩和のため弾性率が小さいことが求められている。
このような封止充填材としては、エポキシ樹脂系熱硬化性樹脂が好適に用いられており、弾性率を下げる試みがなされている(特許文献1)。また、熱硬化性樹脂フィルムを用いる試みもなされている(特許文献2)。
このように、予め封止充填材を配置しておくフリップチップ実装方法では、半導体素子と配線回路基板とを加熱接合、超音波接合する際に発生するボイドが問題とされた。ボイドは、接続信頼性や絶縁信頼性など、半導体装置の信頼性に不利な影響を及ぼすことがわかっている。これを抑制するため、加熱接合時に樹脂を含む半導体装置を冷却して圧力を開放することによりボイドを抑制するフリップチップ実装方法が提案されている(特許文献3)。また、硬化をほぼ完全に終了させ、樹脂を固化してから圧力を開放する方法も提案されている(特許文献4、特許文献5)。
特開2004−10810号公報 特開2005−112916号公報 特許第3646056号明細書 特開平11−282547号公報 特開2005−48054号公報
予め封止充填材を配置しておくフリップチップ実装方法において、封止充填材中に生じるボイドはこれまでの文献の多くの場合、水分や樹脂中に内在する気泡、又は接合時に巻き込む気泡が原因とされてきた。しかしながら、本発明者の調査によれば、これらの気泡はほぼ接合時に充填材の流れにより排除でき、排除できないボイドの原因の多くは、バンプと配線を加熱加圧接合させた際、封止充填材が液状の状態のまま圧力を開放する際に発生するものであることが明らかとなった。
本発明者の調査によれば、発生するボイドは封止充填材を固化させた状態で、接合時の圧力を開放すれば抑制できることがわかっている。すなわち、前述の特許文献3、4及び5では、その工程をボイド発生原因を知らずして行っていたと言うことになる。特許文献3、4及び5に記載されている方法では、ボイドを抑制できるものの接合時の温度制御に多大な時間を要し、生産性が低下するという課題があった。
本発明は、上記課題に鑑み、フリップチップ実装における半導体装置の製造効率を改善するため、加熱接合工程で発生したボイドを、接合完了した半導体装置を一括して再過熱して消滅させる半導体装置の製造方法として、フリップチップ実装方法を提供することを目的とするものである。
すなわち、本発明によるフリップチップ実装方法は、半導体チップ及び配線回路基板の間隙を封止充填剤用樹脂組成物で封止し、次いで、前記封止充填剤用樹脂組成物を溶融し得る温度に前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱することにより、前記封止充填剤用樹脂組成物内のボイドを消失させることを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、前記半導体チップ及び前記配線回路基板の少なくとも一方の対向面に前記封止充填剤用樹脂組成物を介在させ、前記半導体チップのバンプと前記配線回路基板の電極とを加熱圧着して前記半導体チップ及び前記配線回路基板を接合することにより、前記半導体チップ及び前記配線回路基板の間隙を前記封止充填剤用樹脂組成物で封止することを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、半導体ウエハ上に封止充填剤用樹脂組成物を塗布又は貼り付け、前記半導体ウエハをダイシングして半導体チップを作製し、前記封止充填剤用樹脂組成物が塗布又は貼り付けられた面の前記半導体チップを配線回路基板に対向させて積層し、前記半導体チップのバンプと前記配線回路基板の電極とを加熱圧着して前記半導体チップ及び前記配線回路基板を接合し、前記半導体チップ及び前記配線回路基板の間隙を前記封止充填剤用樹脂組成物で封止し、次いで、前記封止充填剤用樹脂組成物を溶融し得る温度に前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱することにより、前記封止充填剤用樹脂組成物内のボイドを消失させることを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱する温度が、100℃〜350℃であることを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱する時間が、2分〜360分であることを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、前記配線回路基板がフレキシブルプリント基板であることを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、前記封止充填剤用樹脂組成物が、熱可塑性樹脂を含むことを特徴とする。
また、本発明によるフリップチップ実装方法にあっては、前記熱可塑性樹脂が、ポリオレフィン系熱可塑性樹脂であることを特徴とする。
本発明によれば、封止充填剤用樹脂組成物を溶融し得る温度に半導体チップ及び配線回路基板の少なくとも一部を加熱することにより、封止充填剤用樹脂組成物内のボイドを消失させるので、短時間でボイドを消失させることができ、ボイドレスの半導体装置の製造効率を向上することができるという効果を奏する。
以下、図面に基づき、本発明によるフリップチップ実装方法をその好適な実施の形態に即して詳細に説明する。なお、本発明は以下の実施の形態に限定されるものではない。
[実施の形態1]
図1〜図7は、配線回路基板上に封止充填剤用樹脂組成物を介在させ半導体チップ及び配線回路基板を接合する、実施の形態1によるフリップチップ実装方法のプロセスを説明する概略断面図である。なお、各図中、同一符号は同一又は相当部分を示す。
図1に示すように、配線回路基板として例えばフィルム状基材1の上面には、半導体チップが実装される部分等を除いて銅配線2が形成されており、この銅配線2上の所定部分にはすず又は金などの金属めっき3が施されている。配線回路基板は、フィルム状基材1に限らず、種々の回路基板を使用することができる。また、金属めっき3としては、すず又は金めっきを好適に使用できるが、他の金属のめっきであっても良く、同様に使用できる。さらに、接合部分以外のパターンなどの保護膜として、耐熱性コーティング材であるソルダーレジスト4が銅配線2上に形成されている。
一般的な滴下、塗布法としてはディスペンスが挙げられ、塗布前の封止充填剤用樹脂組成物を溶融温度まで加温して液状にすることで塗布が可能となる。加熱温度としては、140℃〜250℃が好ましく、160℃〜220℃がより好ましい。
例えば、図2に示すように、フィルム状基材1の半導体チップが実装される実装位置5を覆って、ディスペンサノズル100により液状の封止充填剤用樹脂組成物6を滴下する。封止充填剤用樹脂組成物6は、半導体チップとフィルム状基材1との距離、半導体チップの大きさなどに応じて、所望の厚さ、形状で滴下することができる。
或いは、図3及び図4に示すように、シート状の封止充填剤用樹脂組成物6Aを貼り付け、ローラー200により仮圧着することにより、封止充填剤用樹脂組成物6Aを所定の実装位置5に配置することができる。ここで、封止充填剤用樹脂組成物6Aの貼り付け性を良好にするために、仮圧着時に適度な熱を加えてもよい。さらに、図5に示すように、例えばフィルム状基材1の半導体チップが実装される実装位置5に、ペレット状の封止充填剤用樹脂組成物6Bを配置することも可能である。図2に示した液状の封止充填剤用樹脂組成物6や、図5に示したペレット状の封止充填剤用樹脂組成物6Bは、必要に応じて押圧部材(図示しない)により図4に示すように平坦にする工程を含んでもよい。なお、封止充填剤用樹脂組成物の塗布、滴下、貼り付けなどの方法や条件は、特に限定されず、種々の方法を採用することができる。また、フィルム状基材1と半導体チップ10との間に介在させる封止充填剤用樹脂組成物6、6A、6Bの厚さは、一般的に配線の高さ等に依存するが、約50〜150μmである。
半導体チップ10には、図6に示すように、その下面にメタルポスト11を介してバンプ12が形成されている。バンプ12が形成されている半導体チップ10の下面を、封止充填剤用樹脂組成物6、6A、6Bが配置され金属めっき3が形成されているフィルム状基材1の上面に対向させ、所定温度で加熱しながらこれらの半導体チップ10とフィルム状基材1とを押圧装置15によって押圧する。この時、超音波などを印加して接合しても良く、このような超音波接合によって均一な封止充填剤用樹脂組成物6、6A、6Bの層が形成され、実装状態のバラツキを抑えることができる。
以上のようにして、図7に示すように、半導体チップ10のバンプ12とフィルム状基材1の金属めっき3とが接合され、かつバンプ12と金属めっき3との接合部の近傍を封止充填剤用樹脂組成物6、6A、6Bが充填、封止されたフリップチップ実装品20を製造することができる。
続いて、封止充填剤用樹脂組成物6、6A、6Bを溶融し得る温度に半導体チップ及び配線回路基板の少なくとも一部を加熱すること(以下、加熱工程とする)により、封止充填剤用樹脂組成物内のボイドを消失させる工程を行う。
封止充填材樹脂組成物を予め配置しておくフリップチップ実装方法においては、加熱接合時にかかる圧力が、封止充填剤用樹脂組成物が溶融した状態で開放されることにより、半導体素子と配線基板の間にスプリングバックによるボイドが生じる。発生したボイドは、外部より侵入した空気等を原因とするものではなく、内部より発生する真空のボイドである。
本発明は、加熱接合工程で発生したボイドを、接合完了した半導体装置(半導体チップ及び配線回路基板)の少なくとも一部を一括して再過熱することにより、消滅させるものである。すなわち、半導体チップ及び配線回路基板を接合した後に、半導体チップを搭載した配線回路基板全体又は一部を加熱する工程を設けて、半導体装置中の封止充填材樹脂組成物を溶融させることにより、ボイドを消失させることが可能となる。
本発明における加熱工程の加熱は、100℃〜350℃の範囲の温度で行う。さらに、加熱温度は120℃〜300℃が好ましく、150℃〜250℃がより好ましく、180℃〜220℃が特に好ましい。加熱温度が100℃未満では、ボイドの消失が十分ではなく、350℃を超えると封止充填剤用樹脂組成物が流れ出す可能性があるので好ましくない。
また、加熱工程における加熱時間は、封止充填剤用樹脂組成物に用いる樹脂の融点にもよるが、2分間〜360分間が好ましく、5分間〜120分間がより好ましく、10分〜60分間が特に好ましい。加熱時間が2分間未満では、ボイドの消失が十分ではなく、360分間を超えることなくボイドは消失させることができるので、実装時間を短縮するために360分間以内とすることが好ましい。
以上のような加熱工程によって、接合信頼性や絶縁信頼性など半導体装置の信頼性に不利な影響を及ぼすボイドを除去することが可能となる。従って、信頼性の高い半導体装置を製造することが可能となる。
本発明に用いる封止充填剤用樹脂組成物としては、熱可塑性樹脂を含むことが好ましい。熱可塑性樹脂としては、例えば、ポリオレフィン、ポリフッ化ビニリデン、ポリエステル、ポリアクリロニトリル、ポリスチレン、ポリアミド、ポリイミド、ポリフェニレン等が挙げられるが、半導体装置の耐熱温度以下で溶融する樹脂であれば、その種類を問わない。これらの熱可塑性樹脂は、使用条件、例えば、使用温度に合わせて、一種を単独で又は二種以上を組み合わせて用いることができる。熱可塑性樹脂は安定性に優れるため、配線回路基板又は半導体チップに予め封止充填材樹脂組成物を塗布、滴下、貼り付けした後、加熱接合までの放置時間に制限はない。
また、本発明に用いる封止充填材樹脂組成物には、耐熱安定性等の特性をさらに向上させるため、多種の添加剤を配合することができる。このような添加剤としては、例えば、消泡剤、シランカップリング剤、無機あるいは有機フィラー、顔料等が挙げられる。
一般に、電気絶縁性は交流絶縁の場合、樹脂の誘電率との相関があり、封止充填材用樹脂組成物には極性の低い樹脂を用いることが好ましい。また、高温高湿下での連続電圧印加試験における配線回路基板の電極腐食は、封止充填材用樹脂組成物の吸水性、等湿度との相関があるため、水分との親和性が低い極性基の少ない樹脂を用いることが好ましい。
[実施の形態2]
図8〜図12は、半導体チップに封止充填剤用樹脂組成物を配置して半導体チップ及び配線回路基板を接合する実施の形態2によるフリップチップ実装方法のプロセスを説明する概略断面図である。
実施の形態1では、封止充填剤用樹脂組成物を配線回路基板上に配置して半導体チップ及び配線回路基板を接合する場合について説明したが、実施の形態2では、ダイシングを行う前の半導体ウエハ例えばシリコンウエハに封止充填剤用樹脂組成物を配置する場合について説明する。
まず、図8に示すように、シリコンウエハ50上にシート状の封止充填剤用樹脂組成物6Cを例えばラミネータ(図示しない)により貼り付ける。また、液状の封止充填剤用樹脂組成物6Dをシリコンウエハ50上に塗布する場合には、図9に示すように、回転しているシリコンウエハ50上にスピンコートノズル300から液状の封止充填剤用樹脂組成物6Dを滴下することにより、均一な膜状の封止充填剤用樹脂組成物6Dを塗布することができる。
次に、図10に示すように、ダイシングによりシリコンウエハ50を多数の半導体チップ10に切り分け、図11に示すように、各半導体チップ10に封止充填剤用樹脂組成物6C、6Dが塗布又は貼り付けられた状態となる。なお、図11では、半導体チップ10に設けられたメタルポスト11やバンプ12は、図示を省略している。
次いで、図12に示すように、バンプ12が形成され封止充填剤用樹脂組成物6C、6Dが塗布又は貼り付けられた半導体チップ10の下面を、金属めっき3が形成されているフィルム状基材1の上面に対向させ、所定温度で加熱しながらこれらの半導体チップ10とフィルム状基材1とを押圧装置15によって押圧する。この時、超音波などを印加して接合しても良い点は、実施の形態1と同様である。
以上のようにして、半導体チップ10のバンプ12とフィルム状基材1の金属めっき3とが接合され、かつバンプ12と金属めっき3との接合部の近傍を封止充填剤用樹脂組成物6C、6Dで充填、封止されたフリップチップ実装品30を製造することができる。
続いて、封止充填剤用樹脂組成物6C、6Dを溶融し得る温度に半導体チップ及び配線回路基板の少なくとも一部を加熱する加熱工程により、封止充填剤用樹脂組成物6C、6D内のボイドを消失させる工程を行う。加熱工程は、加熱温度や加熱時間など実施の形態1と同様な条件で行うことができるので、説明は省略する。また、封止充填剤用樹脂組成物や他の添加剤についても、実施の形態1と同様な材料を使用することができるので、説明を省略する。
実施の形態2では、半導体ウエハに予め封止充填剤用樹脂組成物を塗布又は貼り付けるので、半導体ウエハに一括して封止充填剤用樹脂組成物を配置することができるので、実装作業を効率的に行うことができる。
以下に、本発明を実施例に基づいてさらに具体的に説明する。ただし、本発明は実施例により何ら限定されるものではない。
(実装試験片作製法)
試験用フレキシブル基板JKIT COF TEG 30−A(株式会社日立超LSIシステムズ製、ソルダレジスト:日立化成株式会社製、商品名:SN−9000塗布品)に、封止充填材樹脂組成物を塗布、又は貼付けし、専用のTEGチップJTEG Phase6 30を、熱超音波併用フリップチップボンダーで、ヘッド温度200℃、ステージ温度80℃、圧力180N/チップの条件で、1.5秒間加熱圧着した。なお、上記封止充填剤用樹脂組成物は、後述する封止充填剤用樹脂組成物A〜D(以下、組成物A〜Dとする)を使用した。その後、さらに0.5秒間振幅3μmで超音波接合して、実装した試験用半導体装置のサンプル(試験片)を作製した。
続いて、作製したサンプルを下記の条件a〜dによりホットプレート上で加熱処理した。
条件a:200℃、30分
条件b:175℃、60分
条件c:250℃、20分
条件d:加熱処理なし
組成物A
上記封止充填剤用樹脂組成物として、ポリプロピレン−テルペン樹脂系熱可塑性樹脂組成物(日立化成ポリマー株式会社製、商品名:ハイボンYH171−7P)を用いて上記評価用試験片を作製した。
組成物B
上記封止充填剤用樹脂組成物として、ポリアミド系熱可塑性樹脂組成物(日立化成ポリマー株式会社製、商品名:ハイボンXH055−6)を用いて、上記評価用試験片を作製した。
組成物C
上記封止充填剤用樹脂組成物として、スチレン−ブタジエン系ゴム熱可塑性樹脂組成物(日立化成ポリマー株式会社製、商品名:ハイボン9610)を用いて、上記評価用試験片を作製した。
組成物D
上記封止充填剤用樹脂組成物として、エポキシ系熱硬化性樹脂組成物封止充填材(日立化成株式会社製、商品名:RC281C)を用いて上記評価用試験片を作製した。
(ボイド消滅の評価)
ボイド消滅の評価は、各サンプルを裏面から倍率100倍の顕微鏡を用いて観察し、ボイドの発生状況をそれぞれ二度評価した。ボイドの観察結果を表1に示す。表1中、3μm以上のボイドが観察されたものを×、3μm以上のボイドが観察されなかったものを○とした。
Figure 0004876882
表1から明らかなように、実験例1〜3において、熱可塑性樹脂組成物を使用した封止充填剤用樹脂組成物では、200℃で30分の加熱処理によりボイドが消失した。これに対して、実験例4において、エポキシ系熱硬化性樹脂組成物を使用した封止充填剤用樹脂組成物では、200℃で30分の加熱処理によりボイドが消失しなかった。
以上のように、本発明よるフリップチップ実装方法は、封止充填剤用樹脂組成物を溶融し得る温度に半導体チップ及び配線回路基板の少なくとも一部を加熱することにより、封止充填剤用樹脂組成物内のボイドを消失させるので、ボイドレスの半導体装置の製造効率を向上することができる。また、接合信頼性や絶縁信頼性など信頼性の高い半導体装置の製造に適している。
実施の形態1において、封止充填剤用樹脂組成物を塗布するフリップチップ実装方法のプロセスを説明する配線回路基板の概略断面図である。 図1の配線回路基板に液状の封止充填剤用樹脂組成物を滴下した状態を示す概略断面図である。 図1の配線回路基板にシート状の封止充填剤用樹脂組成物を貼り付けた状態を示す概略断面図である。 図1の配線回路基板に封止充填剤用樹脂組成物を仮圧着した状態を示す概略断面図である。 図1の配線回路基板にペレット状の封止充填剤用樹脂組成物を配置した状態を示す概略断面図である。 半導体チップと配線回路基板とを封止充填剤用樹脂組成物を間に介在させて加熱圧着する状態を示す概略断面図である。 半導体チップと配線回路基板とを封止充填剤用樹脂組成物で封止したフリップチップ実装品を示す概略断面図である。 実施の形態2において、シリコンウエハ上にシート状の封止充填剤用樹脂組成物を貼り付ける状態を示す概略斜視図である。 シリコンウエハ上に液状の封止充填剤用樹脂組成物をスピンコートする状態を示す概略斜視図である。 封止充填剤用樹脂組成物が貼り付け又は塗布されたシリコンウエハをダイシングする状態を示す概略斜視図である。 半導体チップを示す概略斜視図である。 半導体チップと配線回路基板とを封止充填剤用樹脂組成物で封止したフリップチップ実装品を示す概略断面図である。
符号の説明
1 フィルム状基材
2 銅配線
3 金属めっき
4 ソルダーレジスト
5 半導体チップの実装位置
6、6A〜6D 封止充填剤用樹脂組成物
10 半導体チップ
11 メタルポスト
12 バンプ
15 押圧装置
20、30 フリップチップ実装品
50 シリコンウエハ
100 ディスペンサノズル
200 ローラー
300 スピンコートノズル300

Claims (6)

  1. 半導体チップ及び配線回路基板の少なくとも一方の対向面に熱可塑性樹脂組成物を介在させ、前記半導体チップのバンプと前記配線回路基板の電極とを加熱圧着して前記半導体チップ及び前記配線回路基板を接合するとともに、前記半導体チップ及び配線回路基板の間隙を前記熱可塑性樹脂組成物で封止し、次いで、前記熱可塑性樹脂組成物を溶融し得る温度に前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱することにより、前記熱可塑性樹脂組成物内のボイドを消失させることを特徴とするフリップチップ実装方法。
  2. 半導体ウエハ上に熱可塑性樹脂組成物を塗布又は貼り付け、前記半導体ウエハをダイシングして半導体チップを作製し、前記熱可塑性樹脂組成物が塗布又は貼り付けられた面の前記半導体チップを配線回路基板に対向させて積層し、前記半導体チップのバンプと前記配線回路基板の電極とを加熱圧着して前記半導体チップ及び前記配線回路基板を接合するとともに、前記半導体チップ及び前記配線回路基板の間隙を前記熱可塑性樹脂組成物で封止し、次いで、前記熱可塑性樹脂組成物を溶融し得る温度に前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱することにより、前記熱可塑性樹脂組成物内のボイドを消失させることを特徴とするフリップチップ実装方法。
  3. 前記熱可塑性樹脂組成物を溶融し得る温度が150℃〜250℃であることを特徴とする請求項1または2に記載のフリップチップ実装方法。
  4. 前記半導体チップ及び前記配線回路基板の少なくとも一部を加熱する時間は、2分〜360分であることを特徴とする請求項1から請求項3のうち、いずれか1項に記載のフリップチップ実装方法。
  5. 前記配線回路基板は、フレキシブルプリント基板であることを特徴とする請求項1から請求項4のうち、いずれか1項に記載のフリップチップ実装方法。
  6. 前記熱可塑性樹脂は、ポリオレフィン系熱可塑性樹脂であることを特徴とする請求項1から請求項5のうち、いずれか1項に記載のフリップチップ実装方法。
JP2006334587A 2006-12-12 2006-12-12 フリップチップ実装方法 Expired - Fee Related JP4876882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006334587A JP4876882B2 (ja) 2006-12-12 2006-12-12 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006334587A JP4876882B2 (ja) 2006-12-12 2006-12-12 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2008147510A JP2008147510A (ja) 2008-06-26
JP4876882B2 true JP4876882B2 (ja) 2012-02-15

Family

ID=39607331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006334587A Expired - Fee Related JP4876882B2 (ja) 2006-12-12 2006-12-12 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP4876882B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
KR102174163B1 (ko) * 2018-06-22 2020-11-04 주식회사 아모그린텍 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447620B2 (ja) * 1999-07-05 2003-09-16 Necエレクトロニクス株式会社 フリップチップ実装型半導体装置の製造方法
JP2001298146A (ja) * 2000-04-13 2001-10-26 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP2003258034A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
JP4397837B2 (ja) * 2005-03-02 2010-01-13 日東電工株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008147510A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
TWI295500B (ja)
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5558140B2 (ja) 絶縁性樹脂フィルム、並びにこれを用いた接合体及びその製造方法
US20090127692A1 (en) Method of connecting a semiconductor package to a printed wiring board
JP2014060241A (ja) 半導体装置の製造方法
US20070170599A1 (en) Flip-attached and underfilled stacked semiconductor devices
WO2004059721A1 (ja) 電子部品装置
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
US8193085B2 (en) Method for fabricating flip-attached and underfilled semiconductor devices
US20060068521A1 (en) Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
JP4168887B2 (ja) 半導体装置の製造方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
WO2003044848A1 (en) Method of applying no-flow underfill
JP4876882B2 (ja) フリップチップ実装方法
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
WO2012077447A1 (ja) 半導体素子の実装方法、及び実装体
JP7220260B2 (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
US8598029B2 (en) Method for fabricating flip-attached and underfilled semiconductor devices
JP3957244B2 (ja) 半導体装置の製法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
JP2014146638A (ja) 半導体装置の製造方法
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4379216B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees