KR102174163B1 - 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법 - Google Patents

표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법 Download PDF

Info

Publication number
KR102174163B1
KR102174163B1 KR1020180071747A KR20180071747A KR102174163B1 KR 102174163 B1 KR102174163 B1 KR 102174163B1 KR 1020180071747 A KR1020180071747 A KR 1020180071747A KR 20180071747 A KR20180071747 A KR 20180071747A KR 102174163 B1 KR102174163 B1 KR 102174163B1
Authority
KR
South Korea
Prior art keywords
metal layer
circuit board
bonding
printed circuit
flexible printed
Prior art date
Application number
KR1020180071747A
Other languages
English (en)
Other versions
KR20200000016A (ko
Inventor
조성호
손대우
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020180071747A priority Critical patent/KR102174163B1/ko
Priority to PCT/KR2019/003195 priority patent/WO2019182330A1/ko
Publication of KR20200000016A publication Critical patent/KR20200000016A/ko
Application granted granted Critical
Publication of KR102174163B1 publication Critical patent/KR102174163B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시패널을 구동회로기판에 전기적으로 연결하는 칩온필름(Chip on film) 패키지용 연성 인쇄회로기판에 있어서, 본 발명에 따른 연성 인쇄회로기판은 베이스 필름, 제1 금속층, 제2 금속층 및 제3 금속층을 포함한다. 제1 금속층은 베이스 필름 위에 형성되고, 제2 금속층은 제1 금속층 위에 형성된다. 제3 금속층은 제2 금속층 위에 형성되어 구동칩의 외부단자와 본딩되는 본딩면을 갖는다. 또한, 제3 금속층은 팔라듐(Pd)을 포함하고, 제1 본딩영역에서 제3 금속층의 본딩면은 구동칩의 외부단자와 직접 접촉되어 구동칩의 외부단자와 본딩된다.

Description

표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법{FLEXIBLE PRINTED CIRCUIT BOARD FOR CHIP ON FILM PACKAGE AND METHOD OF BONDING DEVICE TO THE SAME}
본 발명은 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 디바이스를 본딩하는 방법에 관한 것으로, 보다 상세하게는 안정적으로 구동칩의 외부단자와 본딩될 수 있는 구조를 갖는 칩온필름 패키지용 연성 인쇄회로기판 및 연성 인쇄회로기판에 안정적으로 디바이스를 본딩하는 방법에 관한 것이다.
칩온필름(Chip On Film, COF) 패키지는 반도체 칩을 연성 인쇄회로기판(FPCB) 위에 실장하는 패키징 기술 중 하나이다. 칩온필름 패키지는 표시장치 측으로 구동신호를 전송하는 용도로 많이 사용되고 있으며, 특히 표시장치의 해상도가 높아지는 추세에 대응하여 칩온필름 패키징 기술이 기존의 칩온글라스(chip on glass, COG) 패키징 기술을 대체해나가고 있다.
한편, 표시장치의 고해상도에 대응할 수 있도록 칩온필름용 연성 인쇄회로기판의 인쇄회로패턴의 피치 또한 미세화되고 있다. 이 경우에, 구동칩을 연성 인쇄회로기판에 본딩할 때, 본딩 공정에 수반되는 열에 의해 연성 인쇄회로기판의 베이스필름이 변형될 수 있고, 이로 인해 칩온필름 및 구동칩들 간의 단자들간의 정렬이 용이하지 않은 문제점이 발생되고 있다.
한국등록특허 제10-1633373호
본 발명의 일 목적은 구동칩과 안정적으로 본딩될 수 있는 구조를 갖는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판을 제공하는 데 있다.
본 발명의 다른 목적은 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판에 보다 안정적으로 디바이스를 본딩하는 방법을 제공하는 데 있다.
표시패널을 구동회로기판에 전기적으로 연결하는 칩온필름(Chip on film) 패키지용 연성 인쇄회로기판에 있어서, 상술한 본 발명의 일 목적을 달성하기 위한 연성 인쇄회로기판은 베이스 필름, 제1 금속층, 제2 금속층 및 제3 금속층을 포함한다.
제1 금속층은 베이스 필름 위에 형성되고, 제2 금속층은 제1 금속층 위에 형성된다. 제3 금속층은 제2 금속층 위에 형성되어 구동칩의 외부단자와 본딩되는 본딩면을 갖는다. 또한, 제3 금속층은 팔라듐(Pd)을 포함하고, 제1 본딩영역에서 제3 금속층의 본딩면은 구동칩의 외부단자와 직접 접촉되어 구동칩의 외부단자와 본딩된다.
삭제
삭제
상술한 본 발명의 일 목적을 달성하기 위한 다른 연성 인쇄회로기판은 베이스 필름, 상기 베이스 필름 위에 형성된 제1 금속층, 상기 제1 금속층 위에 형성된 제2 금속층, 상기 제2 금속층 위에 형성된 제3 금속층, 및 상기 제3 금속층 위에 형성되어 구동칩의 외부단자와 본딩되는 본딩면을 갖는 제4 금속층을 포함한다.
상기 제3 금속층은 팔라듐(Pd)을 포함하고, 상기 제4 금속층은 금(Au)을 포함한다. 제1 본딩영역에서 상기 본딩면은 상기 외부단자와 직접 접촉되어 상기 외부단자와 본딩된다.
상술한 본 발명의 일 목적을 달성하기 위한 다른 연성 인쇄회로기판은 베이스 필름, 상기 베이스 필름 위에 형성된 제1 금속층 및 상기 제1 금속층 위에 형성되어 상기 제1 금속층과 접촉되며 구동칩의 외부단자와 본딩되는 본딩면을 갖는 제2 금속층을 포함한다.
상기 제1 금속층은 구리(Cu)를 포함하고, 상기 제2 금속층은 금(Au)을 포함한다. 또한, 제1 본딩영역에서 상기 본딩면은 상기 외부단자와 직접 접촉되어 상기 외부단자에 본딩된다.
표시패널을 구동회로기판에 전기적으로 연결하는 칩온필름 패키지용 연성 인쇄회로기판에 디바이스를 본딩하는 방법에 있어서, 상술한 본 발명의 다른 목적을 달성하기 위한 연성 인쇄회로기판에 디바이스를 본딩하는 방법은 다음과 같다.
본딩영역에서 연성 인쇄회로기판의 금속층들 상에 정의된 본딩면과 디바이스의 외부 단자를 정렬하고, 금속층들의 본딩면과 디바이스의 외부단자에 초음파를 제공하여 본딩면을 외부단자에 본딩한다. 금속층들의 본딩면은 팔라듐(Pd)을 포함하는 구성물질로 형성되고, 금속층들의 본딩면은 디바이스의 외부단자와 직접 접촉되어 외부단자에 본딩된다.
본 발명의 일 실시예에 따르면, 이방성 도전 필름과 같은 별도의 부품 없이, 초음파를 이용하여 구동칩이 칩온패키지용 연성 인쇄회로기판에 직접 본딩될 수 있다. 따라서, 본딩 공정에 소요되는 비용과 시간이 절감될 수 있다.
본 발명의 일 실시예에 따르면, 초음파를 이용하여 구동칩이 칩온패키지용 연성 인쇄회로기판에 직접 본딩되므로, 이방성 도전 필름을 이용하는 본딩 공정 대비 공정온도를 낮출 수 있다. 따라서, 고온에 의해 연성 인쇄회로기판의 베이스 필름이 변형되는 것이 최소화되어, 연성 인쇄회로기판의 본딩면과 구동칩의 외부단자 간의 오정렬(misalign)이 발생되는 것이 방지될 수 있다.
본 발명의 실시예에 따르면, 초음파 본딩 공정이 적용되어 공정 온도를 낮출 수 있으므로, 연성 인쇄회로기판의 베이스 필름의 열팽창 계수에 크게 상관 없이, 베이스 필름의 구성물질을 선택할 수 있다. 따라서, 베이스 필름의 구성 물질의 선택이 보다 광범위 해질 수 있고, 이에 따라 연성 인쇄회로기판의 제조 단가가 절감될 수 있다.
본 발명의 실시예에 따르면, 초음파 본딩 공정이 적용되어 공정 온도를 낮출 수 있으므로, 연성 인쇄회로필름의 금속패턴층의 두께가 감소될 수 있다. 또한, 금속패턴층이 단면상에서 테이퍼의 형상을 갖는 경우라면, 금속패턴층의 두께가 감소됨에 따라 금속패턴층의 폭도 감소될 수 있으므로, 연성 인쇄회로기판에서 인쇄되는 회로패턴의 피치가 미세화 시키기가 보다 용이할 수 있다.
본 발명의 일 실시예에 따르면, 본딩부의 양면에 전류를 가하는 저항 용접 방식과 달리, 초음파를 일 방향으로 제공하여 구동칩이 칩온패키지용 연성 인쇄회로기판에 본딩되므로, 연성 인쇄회로기판에 본딩부의 양면을 노출시키는 공정이 필요하지 않는다.
도 1은 본 발명의 일 실시예에 따른 칩온패키지용 연성 인쇄회로기판의 평면도이다.
도 2는 도 1에 도시된 I-I`을 따라 절취된 면을 나타내는 단면도이다.
도 3은 도 1에 도시된 연성 인쇄회로기판을 포함하는 표시패널 어셈블리의 사시도이다.
도 4는 도 3에 도시된 표시패널 어셈블리의 측면도이다.
도 5는 도 2에 도시된 연성 인쇄회로기판에 외부단자들이 본딩된 상태를 나타내는 도면이다.
도 6 및 도 7은 디바이스를 연성 인쇄회로기판에 본딩하는 방법을 나타내는 도면들이다.
도 8은 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 외부단자들을 나타내는 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자를 나타내는 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자를 나타내는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자를 나타내는 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자를 나타내는 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 칩온필름 패키지용 연성 인쇄회로기판과 이에 본딩된 표시패널 어셈블리의 외부단자들을 나타내는 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 칩온필름 패키지용 연성 인쇄회로기판과 이에 본딩?? 표시패널 어셈블리의 외부단자들을 나타내는 단면도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 및 도 2를 참조하면, 이 실시예에서는 칩온필름(chip on film, COF) 패키지용 연성 인쇄회로기판(100)은 표시장치에서 영상을 표시하는 표시패널 어셈블리(도 3의 500)를 구현하는데 적용될 수 있다. 보다 상세하게는, 연성 인쇄회로기판(100)은 표시패널(도 3의 200)과 상기 표시패널의 구동을 제어하는 신호들을 생성하는 구동회로기판(도 3의 300)을 전기적으로 연결할 수 있으며, 상기 시패널 측으로 데이터 신호들을 출력하는 구동칩(도 3의 DC)은 연성 인쇄회로기판(100)에 본딩될 수 있다.
이하, 연성 인쇄회로기판(100)의 구체적인 구성을 설명하면 다음과 같다. 이 실시예에서는 연성 인쇄회로기판(100)에는 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)이 정의된다. 제2 본딩영역(BA2)은 연성 인쇄회로기판(100)의 일 단부에 정의될 수 있고, 제3 본딩영역(BA3)은 연성 인쇄회로기판(100)의 타 단부에 정의될 수 있고, 제1 본딩영역(BA1)은 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)의 사이에 정의될 수 있다.
이 실시예에서는 제1 본딩영역(BA1)에서 구동칩(도 3의 DC)이 연성 인쇄회로기판(100)에 본딩되고, 제3 본딩영역(BA3)에서 연성 인쇄회로기판(100)이 구동회로기판(도 3의 300)에 본딩되며, 제2 본딩영역(BA2)에서 연성 인쇄회로기판(100)이 표시패널(도 3의 200)에 본딩된다.
이 실시예에서는, 연성 인쇄회로기판(100)은 베이스 필름(10), 제1 금속층(M1), 제2 금속층(M2), 제3 금속층(M3) 및 절연막(80)을 포함할 수 있다.
베이스 필름(10)의 구성물질은 절연성 재료를 포함할 수 있다. 예를 들면, 베이스 필름(10)의 구성물질은 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 및 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)와 같은 고분자 물질을 포함할 수 있다.
이 실시예에서는 베이스 필름(10)의 두께는 수십 마이크로미터 내지 수백 마이크로미터일 수 있다. 또한, 베이스 필름(10)의 구성물질이 폴리이미드를 포함하는 경우에, 베이스 필름(10)의 두께는 25마이크로미터 내지 35마이크로미터일 수 있다. 따라서, 도 3 및 도 4에 도시된 바와 같이, 연성 인쇄회로기판(100)은 표시패널(도 3의 200)을 구동회로기판(도 3의 300)에 전기적으로 연결하되, 구동회로기판(도 3의 300)이 표시패널(도 3의 200)의 아래에 배치되어 표시패널(도 3의 200)과 중첩된 경우에는 연성 인쇄회로기판(100)의 일부는 벤딩된 형상을 가질 수 있다.
제1 금속층(M1)은 베이스 필름(10) 위에 배치되고, 제1 금속층(M1)은 연성 인쇄회로기판(100)에서 인쇄된 회로 패턴을 따라 베이스 필름(10) 위에 배치된다.
이 실시예에서는 제1 금속층(M1)의 구성물질은 구리를 포함할 수 있다. 예를 들어, 제1 금속층(M1)의 구성물질은 구리 단일 금속을 포함하거나, 제1 금속층(M1)의 구성물질은 구리 및 니켈을 포함하는 합금과 같이 구리계 합금을 포함할 수 있다.
이 실시예에서는 제1 금속층(M1)의 두께는 약 3마이크로미터 내지 6마이크로미터일 수 있다. 다시 말해, 본 발명이 제1 금속층(M1)의 두께에 한정되는 것은 아니나, 도 6 및 도 7을 참조하여 후술될 제1 금속층(M1)의 제1 본딩면(BD1)에 초음파를 이용하여 구동칩을 본딩하는 공정에 따르면, 이 실시예에서는 제1 금속층(M1)의 두께가 약 7마이크로미터 내지 약 9마이크로미터 수준에서 약 3마이크로미터 내지 6마이크로미터 수준으로 감소될 수 있다. 이에 대해서는, 도 6 및 도 7을 참조하여 보다 상세히 후술된다.
제2 금속층(M2)은 제1 금속층(M1) 위에 배치되어 제1 금속층(M1) 및 제3 금속층(M3) 사이에 개재된다. 제조 방법적인 측면에서는, 이 실시예에서는 무전해도금 공정을 이용하여 제3 금속층(M3)이 형성될 수 있고, 이 경우에 제2 금속층(M2)은 상기 무전해도금 공정에서 시드(seed)층의 역할을 할 수 있다.
상술한 제2 금속층(M2)의 기능을 고려하면, 이 실시예에서와 같이 제1 금속층(M1)의 구성물질이 구리를 포함하고 제3 금속층(M3)의 구성물질이 금(Au)을 포함하는 경우에, 제2 금속층(M2)의 구성물질은 니켈(Ni)을 포함할 수 있다. 하지만, 본 발명이 제2 금속층(M2)의 구성물질의 종류에 한정되는 것은 아니다. 예를 들어, 제2 금속층(M2)의 구성물질은 구리, 주석, 납, 은 및 크롬과 같은 금속을 포함할 수 있다.
이 실시예에서는 제2 금속층(M2)은 무전해 도금 공정을 이용하여 형성되고, 제2 금속층(M2)의 두께는 제1 금속층(M1)의 두께보다 작을 수 있으며, 보다 상세하게는 제2 금속층(M2)의 두께는 약 0.1마이크로미터 내지 약 2.0마이크로미터일 수 있다. 하지만, 본 발명이 제2 금속층(M2)의 형성 방법과 두께에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 제2 금속층(M2)은 수십 옹스트롬 내지 수백 옹스트롬의 두께로 스퍼터링 공정을 이용하여 형성될 수도 있다.
제3 금속층(M3)은 제2 금속층(M2) 위에 배치된다. 이 실시예에서는, 제3 금속층(M3)의 구성물질은 금(Au)을 포함할 수 있다. 보다 상세하게는, 제3 금속층(M3)의 구성물질은 금으로 이루어진 단일 금속을 포함하거나, 제3 금속층(M3)의 구성물질은 금에 은(Ag), 구리(Cu), 니켈(Ni), 팔라듐(Pd) 및 아연(Zn)과 같은 다른 금속이 첨가된 금계 합금을 포함할 수 있다.
제조 방법적인 측면에서는, 제3 금속층(M3)은 무전해 도금 공정으로 형성될 수 있다. 이 경우에, 상기 무전해 도금 공정에서 제2 금속층(M2)은 시드층의 역할을 할 수 있고, 이에 따라 제3 금속층(M3)은 제2 금속층(M2) 상에 형성될 수 있다.
다른 실시예에서는, 제3 금속층(M3)은 팔라듐(Pd)을 포함할 수 있다. 이 경우에, 제3 금속층(M3)은 제2 금속층(M2)을 시드층으로 활용하는 무전해 도금 공정으로 형성되어, 제3 금속층(M3)은 제2 금속층(M2) 상에 형성될 수 있다. 또한, 제3 금속층(M3)을 금(Au)으로 형성하는 경우보다 제3 금속층(M3)을 팔라듐(Pd)으로 형성하는 경우에, 제3 금속층(M3)을 형성하는 데 소요되는 비용이 감소되는 효과가 발생될 수 있다. 이 실시예에서는, 제3 금속층(M3)의 두께는 제1 금속층(M1)의 두께보다 작을 수 있고, 보다 상세하게는 제3 금속층(M3)의 두께는 약 0.1마이크로미터 내지 약 0.4마이크로미터일 수 있다. 하지만, 본 발명이 제3 금속층(M3)의 두께에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 제3 금속층(M3)의 두께는 수십 옹스트롬 내지 수백 옹스트롬일 수도 있다.
제3 금속층(M3)에는 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)이 정의되고, 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)의 각각은 제3 금속층(M3)에서 최상측에 위치하여 외부로 노출된다. 보다 상세하게는, 제1 본딩영역(BA1)에서 제3 금속층(M3)의 제1 본딩면(BD1)이 정의되고, 제2 본딩영역(BA2)에서 제3 금속층(M3)의 제2 본딩면(BD2)이 정의되고, 제3 본딩영역(BA3)에서 제3 금속층(M3)의 제3 본딩면(BD3)이 정의된다.
제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)의 각각은 다른 디바이스의 외부단자와 직접 접촉되어 상기 외부단자와 본딩된다. 이 실시예에서는 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)은 표시패널 어셈블리(도 3의 500)를 구성하는 부품들의 외부단자들과 본딩될 수 있다. 이에 대해서는 도 3, 도 4 및 도 5를 참조하여 보다 상세히 설명된다.
이 실시예에서는, 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)의 각각에서 제3 금속층(M3)의 본딩면과 대향하는 제1 금속층(M1)의 바닥면은 베이스 필름(10)에 의해 커버된다. 예를 들면, 제1 본딩영역(BA1)에서 제3 금속층(M3)의 제1 본딩면(BD1)은 외부에 노출되되, 제1 본딩면(BD1)과 대향하는 제1 금속층(M1)의 바닥면(BS)은 베이스 필름(10)에 의해 커버된다. 제1 금속층(M1)의 바닥면(BS)이 베이스 필름(10)에 의해 커버되는 구조는 연성 인쇄회로기판(100)의 본딩 방법과 관련되므로, 이에 대해서는 도 5 및 도 6을 참조하여 보다 상세히 후술된다.
이 실시예에서는, 제2 금속층(M2) 및 제3 금속층(M3)의 각각은 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)에 선택적으로 형성된다. 제조 방법적인 측면에서는, 제2 금속층(M2)을 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)에 선택적으로 형성한 이후에, 제2 금속층(M2)을 시드층으로 하는 무전해도금 공정을 수행하는 경우에, 제3 금속층(M3)은 제2 금속층(M2) 상에 형성될 수 있다. 따라서, 제3 금속층(M3)은 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)에 선택적으로 부분 도금된 형상으로 형성될 수 있다.
이 실시예에서와 같이, 제3 금속층(M3)이 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)에 선택적으로 형성된 경우에, 연성 인쇄회로기판(100)의 전체에 함유된 금(Au)의 함량이 적어질 수 있으므로 연성 인쇄회로기판(100)의 제조 비용이 감소될 수 있다.
연성 인쇄회로기판(100)에 제1 본딩영역(BA1)과 제2 본딩영역(BA2) 사이에 제1 배선영역(WA1) 및 제1 본딩영역(BA1)과 제3 본딩영역(BA3) 사이에 제2 배선영역(WA2)이 정의될 때, 이 실시예에서는 절연막(80)은 제1 배선영역(WA1) 및 제2 배선영역(WA2)에 형성되어 제1 금속층(M1)을 커버한다. 즉, 절연막(80)은 제1 배선영역(WA1) 및 제2 배선영역(WA2)에 형성되되, 절연막(80)은 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)에 대응하여 부분적으로 개구된 형상을 가져 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)이 외부로 노출될 수 있다.
이 실시예에서는 절연막(80)의 구성물질은 고분자 재료를 포함할 수 있고, 절연막(80)은 수 마이크로미터 내지 수백 마이크로미터의 두께로 형성될 수 있다.
이하 도 3, 도 4 및 도 5를 참조하여, 연성 인쇄회로기판(100)이 표시패널 어셈블리(500)에 적용된 실시예에 대해 설명된다. 한편, 도 3에 도시된 연성 인쇄회로기판들(100)의 각각은 앞서 도 1 및 도 2를 참조하여 설명된 연성 인쇄회로기판(100)과 동일한 구조를 갖는다. 따라서, 도 3, 도 4 및 도 5를 설명함에 있어서, 연성 인쇄회로기판들(100)에 대한 중복된 설명은 생략된다.
도 3, 도 4 및 도 5를 참조하면, 표시패널 어셈블리(500)는 표시장치에서 영상을 표시하는 유닛으로, 이 실시예에서는 표시패널 어셈블리(500)는 표시패널(200), 구동회로기판(300), 구동칩들(DC) 및 연성 인쇄회로기판들(100)을 포함한다.
표시패널(200)은 표시면(DS)을 통해 영상을 표시한다. 이 실시예에서는 표시패널(200)은 유기전계발광 표시패널일 수 있다. 다른 실시예에서는 표시패널(200)은 액정표시패널일 수도 있다.
표시패널(200)은 제1 기판(110) 및 제1 기판(110)에 대향하는 대향기판(190)을 포함한다. 제1 기판(110)은 다수의 화소들을 포함하고, 상기 다수의 화소들은 유기발광 다이오드들을 포함할 수 있다. 표시패널(200)은 상기 다수의 유기발광 다이오드들로부터 발생되는 광을 이용하여 영상을 표시한다.
구동회로기판(300)은 연성 인쇄회로기판(100)을 통해 표시패널(200)과 전기적으로 연결된다. 구동회로기판(300)은 표시패널(200)의 구동을 제어하는 신호들을 생성한다. 예를 들어, 구동회로기판(300)에 실장된 타이밍 제어부(TC)는 게이트 구동제어신호들, 영상 데이터들 및 데이터 제어 신호들을 생성한다.
구동칩들(DC)은 연성 인쇄회로기판들(100)에 실장된다. 이 실시예에서는 구동칩들(DC)은 연성 인쇄회로기판들(100)과 일대일 대응하여 칩온필름 패키지(chip on film package) 방식으로 연성 인쇄회로기판들(100)에 본딩되며, 구동칩들(DC)의 각각은 표시패널(100) 측으로 데이터 신호들을 출력하는 드라이버 IC일 수 있다.
이 실시예에서는, 구동회로기판(300)은 표시패널(200)의 후방에 배치되어 표시패널(200)과 중첩될 수 있다. 따라서, 연성 인쇄회로기판들(100)의 각각은 표시패널(200)을 구동회로기판(300)에 전기적으로 연결하기 위하여, 연성 인쇄회로기판들(100)의 각각은 표시패널(200)의 제2 단자부(TP2)로부터 표시패널(200)의 후면을 향하는 회전 방향(RD)으로 벤딩될 수 있다. 보다 상세하게는, 벤딩영역(BDA)에서 연성 인쇄회로기판들(100)의 각각은 표시패널(200)의 제2 단자부(TP2)로부터 표시패널(200)의 일 측부를 경유하여 표시패널(200)의 후면을 향해 벤딩된 형상을 가질 수 있다.
상술한 바와 같이, 연성 인쇄회로기판(100)이 표시패널(200) 및 구동회로기판(300)과 전기적으로 연결되어 표시패널 어셈블리(500)가 구현되는 경우에, 연성 인쇄회로기판(100)의 본딩면들이 표시패널 및 구동회로기판의 외부단자들과 본딩된 구조는 다음과 같다.
연성 인쇄회로기판(100)은 제1 본딩영역(BA1)에서 구동칩(DC)과 본딩되고, 연성 인쇄회로기판(100)은 제3 본딩영역(BA3)에서 구동회로기판(300)과 본딩되고, 연성 인쇄회로기판(100)은 제2 본딩영역(BA2)에서 표시패널(200)과 본딩된다.
연성 인쇄회로기판(100)의 제3 금속층(M3)은 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)을 갖고, 제1 본딩면(BD1)은 제1 본딩영역(BA1)에 정의되고, 제2 본딩면(BD2)은 제2 본딩영역(BA2)에 정의되고, 제3 본딩면(BD3)은 제3 본딩영역(BA3)에 정의된다.
구동칩(DC)의 제1 외부단자(TP1)는 제3 금속층(M3)의 제1 본딩면(BD1)에 본딩된다. 보다 상세하게는, 제1 외부단자(TP1)는 제1 본딩면(BD1)에 직접 접촉되어 제1 본딩면(BD1)에 본딩될 수 있다.
이 실시예에서는, 제1 외부단자(TP1)는 구동칩(DC)의 범프(bump)일 수 있고, 제1 외부단자(TP1)의 구성재료는 금(Au) 또는 금계 합금을 포함할 수 있다. 다른 실시예에서는, 구동칩(DC)의 범프인 제1 외부단자(TP1)의 구성재료는 납 또는 납에 주석과 같은 다른 원소가 포함된 납 합금일 수 있다.
전술한 바와 같이, 제3 금속층(M3)의 구성물질은 금(Au) 또는 금계 합금을 포함하므로, 이 실시예에서는 제3 금속층(M3)의 구성물질은 제1 외부단자(TP1)의 구성물질과 동일할 수 있다. 따라서, 제3 금속층(M3) 및 제1 외부단자(TP1) 간의 본딩은 동종 금속 간에 수행되므로, 제3 금속층(M3) 및 제1 외부단자(TP1)가 본딩된 부분은 제3 금속층(M3)의 일부분과 제1 외부단자(TP1)의 일부분이 함께 용융되어 일체화된 형상을 가질 수 있다.
표시패널(200)의 제2 외부단자(TP2)는 제3 금속층(M3)의 제2 본딩면(BD2)에 본딩된다. 보다 상세하게는, 제2 외부단자(TP2)는 제2 본딩면(BD2)에 직접 접촉되어 제2 본딩면(BD2)에 본딩될 수 있다.
이 실시예에서는, 제2 외부단자(TP2)는 표시패널(200)의 제1 기판(110) 상에 형성된 배선들과 전기적으로 연결되며, 제2 외부단자(TP2)의 구성물질은 금속 또는 투명도전물을 포함할 수 있다.
구동회로기판(300)의 제3 외부단자(TP3)는 제3 금속층(M3)의 제3 본딩면(BD3)에 본딩된다. 보다 상세하게는, 제3 외부단자(TP3)는 제3 본딩면(BD3)에 직접 접촉되어 제3 본딩면(BD3)에 본딩될 수 있다.
이하 도 6 및 도 7을 참조하여, 표시패널 어셈블리(도 3의 500)을 구성하는 디바이스들 중 구동칩(DC)을 연성 인쇄회로기판(100)에 본딩하는 방법을 설명하면 다음과 같다.
스테이지(미도시) 위에 연성 인쇄회로기판(100)을 준비한다. 연성 인쇄회로기판(100)은 제1 본딩영역(BA1)에서 제3 금속층(M3) 상에 정의된 제1 본딩면(BD1)이 외부로 노출된다.
이 실시예에서는, 연성 인쇄회로기판(100)을 스테이지 위에 배치하기 이전에, 제1 본딩면(BD1)에 대해 플라즈마 클리닝(plasma cleaning)이 수행될 수 있다. 상기 플라즈마 클리닝은 제1 본딩면(BD1)에 도금액 또는 점착성 이물을 제거하는 공정으로, 상기 플라즈마 클리닝에 의해 제1 본딩면(BD1)의 본딩 특성이 보다 향상될 수 있어 본딩 공정에 소요되는 시간 및 본딩 온도가 저감되는 효과가 발생될 수 있다.
그 이후에, 연성 인쇄회로기판(100)의 상부에 구동칩(DC)을 배치하고, 구동칩(DC)의 제1 외부단자(TP1)를 연성 인쇄회로기판(100)의 제1 본딩면(BD1)에 정렬한다. 도면에서 도시되지는 않았으나, 제1 본딩영역(BA1)에 형성된 정렬마크와 구동칩(DC)에 형성된 정렬마크를 서로 정렬시켜, 제1 외부단자(TP1)가 제1 본딩면(BD1)에 용이하게 정렬될 수 있다.
그 이후에, 초음파 본딩 장비(400)를 구동하고, 압착 헤드(410)를 이용하여 제1 외부단자(TP1)를 제1 본딩면(BD1)에 접촉시킨다. 그 이후에 제1 본딩면(BD1) 측으로 초음파(430)를 제공한다. 보다 상세하게는, 초음파 본딩 장비(400) 측으로 제공된 전원이 고주파 전기에너지로 변환되고, 상기 변환된 고주파 전기에너지는 진동자에 의해 기계적 진동 에너지로 변환되며, 상기 변환된 기계적 진동 에너지는 부스터에 의해 증폭되어 초음파 출력부(420)를 통해 초음파(430)가 방출된다.
이 실시예에서는, 초음파(430)는 구동칩(DC)의 상부로부터 제1 본딩면(BD1)을 향하는 방향으로 제1 본딩면(BD1)에 제공되며, 그 결과 제1 본딩면(BD1)에 진동에 따른 마찰열이 발생되어 제1 외부단자(TP1)가 제1 본딩면(BD1)에 본딩될 수 있다.
상술한 초음파 본딩 공정에 따르면, 초음파(430)는 제1 본딩면(BD1)의 상부로부터 제공되므로, 제1 본딩면(BD1)에 대향하는 제1 금속층(M1)의 바닥면(BT)은 본딩 공정에 필요한 에너지를 수신하기 위하여 외부로 노출될 필요가 없다. 따라서, 전술한 바와 같이, 제1 금속층(M1)의 바닥면(BT)은 베이스 필름(10)에 커버될 수 있고, 바꾸어 말하면 베이스 필름(10)에 제1 금속층(M1)의 바닥면(BT)을 노출시키기 위한 별도의 공정이 필요하지 않다.
또한, 이 실시예에서는, 제1 외부단자(TP1)가 제1 본딩면(BD1)에 직접 접촉되어 제1 본딩면(BD1)에 본딩되므로, 제1 외부단자(TP1)를 제1 본딩면(BD1)에 전기적으로 연결시키기 별도의 이방성 도전 필름이 필요 없다. 따라서, 이 실시예에서는, 제1 외부단자(TP1) 및 제1 본딩면(BD1) 간에 수행되는 본딩 공정에 소요되는 시간과 비용이 절감될 수 있다.
또한, 본 발명의 실시예와 달리, 이방성 도전 필름을 이용하는 본딩 공정에는 이방성 도전 필름을 압착하기 위한 고온 및 고압이 수반되므로, 본딩되는 부분의 주변에 약 350℃℃ 내지 약 500℃℃의 고온이 발생될 수 있다. 따라서, 상기 고온에 의해 연성 인쇄회로기판의 베이스 필름이 변형이 발생되어 연성 인쇄회로기판의 본딩면과 구동칩의 외부단자 간의 오정렬(misalign)이 발생될 수 있다. 하지만, 전술한 본 발명의 실시예에서는, 초음파(430)가 제1 본딩면(BD1)에 집중적으로 제공되어 제1 외부단자(TP1) 및 제1 본딩면(BD1) 간에 본딩이 수행되므로 본딩부 주변의 공정 온도를 약 200℃℃ 내지 약 300℃℃로 낮출 수 있다. 따라서, 이 실시예에 따르면, 제1 외부단자(TP1) 및 제1 본딩면(BD1)의 주변으로 과도한 열이 발생되어 베이스 필름(10)이 변형되는 것이 최소화될 수 있고, 이에 따라 제1 외부단자(TP1) 및 제1 본딩면(BD1) 간에 오정렬이 최소화될 수 있다.
또한, 전술한 바와 같이, 상기 초음파 본딩 공정을 적용하여 상기 공정 온도를 낮출 수 있는 경우에, 연성 인쇄회로기판(100)의 베이스 필름(10)의 구성물질로 폴리이미드 보다 상대적으로 열팽창계수가 크고 값싼 다른 폴리머 재료로 형성될 수 있다. 따라서, 베이스 필름(10)의 구성 물질의 선택이 보다 광범위 해질 수 있고, 이에 따라 연성 인쇄회로기판(100)의 제조 단가가 절감되는 효과가 발생될 수 있다.
또한, 본 발명의 실시예와 달리, 이방성 도전 필름을 이용하는 본딩 공정에서는 고온 및 고압 공정에 대해 제1 금속층(M1)이 내구성을 갖기 위하여 제1 금속층(M1)은 약 7마이크로미터 내지 약 9마이크로미터의 두께가 필요하다. 하지만, 이 실시예에서와 같이 초음파 본딩 공정이 적용된 경우에는, 본딩 공정에 수반되는 공정 온도가 낮아질 수 있으므로, 제1 금속층(M1)의 두께가 약 3마이크로미터 내지 6마이크로미터로 감소될 수 있다. 이 경우에, 일반적으로 패터닝된 제1 금속층(M1)이 단면은 테이퍼(taper)의 형상을 갖는 것임을 고려하면, 제1 금속층(M1)의 두께가 감소됨에 따라 제1 금속층(M1)의 폭 또한 감소될 수 있다. 따라서, 연성 인쇄회로기판(100)에서 인쇄되는 회로패턴의 피치를 보다 미세화 시키기가 용이해질 수 있다.
한편, 도 6 및 도 7에서는 초음파 본딩 공정을 이용하여 연성 인쇄회로기판(100)에 구동칩(DC)을 본딩하는 공정이 설명되었으나, 상기 초음파 본딩 공정을 이용하여 제2 본딩면(도 5의 BD2)이 표시패널(도 5의 200)의 제2 단자(도 5의 TP2)와 본딩될 수 있고, 상기 초음파 본딩 공정을 이용하여 제3 본딩면(도 5의 BD3)이 구동회로기판(도 5의 300)의 제3 단자(도 5의 TP3)와 본딩될 수 있다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 외부단자들의 단면이 도시된다. 도 8을 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
이 실시예에서는, 연성 인쇄회로기판은 베이스 필름(10), 제1 금속층(M1), 제2 금속층(M2-1), 제3 금속층(M3-1) 및 절연막(80)을 포함한다.
앞서 도 2를 참조하여 설명된 실시예에서는 제2 금속층(도 2의 M2) 및 제3 금속층(도 2의 M3)은 제1 본딩영역(도 1의 BA1), 제2 본딩영역(도 1의 BA2) 및 제3 본딩영역(도 1의 BA3)에 선택적으로 부분 도금된 형성을 가지나, 도 8에 도시된 실시예에서는 제2 금속층(M2-1) 및 제3 금속층(M3-1)은 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3) 뿐만 아니라 제1 배선영역(WA1) 및 제2 배선영역(WA2)에 형성된다.
즉, 이 실시예에서는 제2 금속층(M2-1) 및 제3 금속층(M3-1)은 제1 금속층(M1)이 형성된 영역에 전체 도금된 형상을 갖는다. 따라서, 도 2에서는 제2 금속층(도 2의 M2)을 패터닝하는 공정이 필요하나, 도 8에 도시된 실시예에서는 제2 금속층(M2-1)은 제1 금속층(M1)과 동시에 패터닝될 수 있으므로, 연성 인쇄회로기판의 제조 공정이 단순해질 수 있다. 또한, 제1 배선 영역(WA1) 및 제2 배선 영역(WA2)에서 제2 금속층(M2-1) 및 제3 금속층(M3-1)에 의해 제1 금속층(M1)의 기계적 강도가 향상되는 효과가 발생될 수 있다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자의 단면이 도시된다. 도 9를 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
도 2에 도시된 연성 인쇄회로기판의 구조를 도 9에 도시된 연성 인쇄회로기판의 구조와 비교하면, 도 9에 도시된 연성 인쇄회로기판은 구성요소로 제1 보강층(90)을 더 포함한다.
이 실시예에서는, 제2 금속층(M2) 및 제3 금속층(M3)은 제1 본딩영역(BA1)을 포함하는 다른 본딩영역들에 선택적으로 형성되고, 제1 보강층(90)은 연성 인쇄회로기판의 벤딩영역(BDA)에 선택적으로 형성된다. 예를 들면, 도 4에 도시된 연성 인쇄회로기판(도 4의 100)과 같이, 연성 인쇄회로기판이 구동회로기판(도 4의 300)을 표시패널(도 4의 200)에 전기적으로 연결하기 위하여 연성 인쇄회로기판에 벤딩영역(BDA)이 정의될 때, 제1 보강층(90)은 벤딩영역(BDA)에 대응하여 베이스 필름(10) 위에 형성된다.
이 실시예에서는 제1 보강층(90)은 도전성을 가져 제1 금속층(M1)의 일면과 접촉될 수 있다. 따라서, 연성 인쇄회로기판이 벤딩영역(BDA)에서 벤딩될 때, 제1 금속층(M1)에 가해지는 스트레스가 제1 보강층(90) 측으로 분산되어 상기 스트레스에 의해 제1 금속층(M1)에 크랙이 발생되는 것이 방지될 수 있다.
이 실시예에서는, 제1 보강층(90)은 제1 서브 보강층(FL1) 및 제2 서브 보강층(FL2)을 포함하는 다중층의 구조를 갖고, 제1 서브 보강층(FL1) 및 제2 서브 보강층(FL2)은 베이스 필름(10) 및 제1 금속층(M1) 사이에 순차적으로 적층된다.
이 실시예에서는, 제1 서브 보강층(FL1) 및 제2 서브 보강층(FL2)의 각각은 스퍼터링 방법으로 수십 옹스트롬 내지 수천 옹스트롬 두께로 베이스 필름(10) 위에 형성될 수 있다. 또한, 이 실시예에서는, 제1 서브 보강층(FL1)의 구성물질은 크롬을 포함할 수 있고, 제2 서브 보강층(FL2)의 구성물질은 니켈을 포함할 수 있다. 하지만, 본 발명이 제1 서브 보강층(FL1) 및 제2 서브 보강층(FL2)의 구성물질에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 제1 서브 보강층(FL1) 및 제2 서브 보강층(FL2) 각각의 구성물질은 티타늄, 주석 및 알루미늄과 같은 다른 금속을 포함할 수도 있다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자의 단면이 도시된다. 도 10을 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
도 9에 도시된 연성 인쇄회로기판의 구조를 도 10에 도시된 연성 인쇄회로기판의 구조와 비교하면, 도 10에 도시된 연성 인쇄회로기판은 구성요소로 벤딩영역(BDA)에 선택적으로 형성된 제2 보강층(95)을 더 포함한다. 즉, 도 9에 도시된 실시예에서는 벤딩영역(BDA)에서 제1 금속층(M1)의 일면 위에 제1 보강층(90)이 배치되나. 도 10에 도시된 실시예에서는 벤딩영역(BDA)에 제1 보강층(90) 뿐만 아니라 제1 금속층(M1)의 다른 면 위에 제2 보강층(90)이 더 배치된다.
이 실시예에서는, 제2 보강층(95)은 제3 서브 보강층(FL3) 및 제4 서브 보강층(FL4)을 포함하는 다중층의 구조를 갖고, 제3 서브 보강층(FL3) 및 제4 서브 보강층(FL4)은 제1 금속층(M1) 위에 순차적으로 적층된다.
이 실시예에서는, 제3 서브 보강층(FL3) 및 제4 서브 보강층(FL2)의 각각은 스퍼터링 방법으로 수십 옹스트롬 내지 수천 옹스트롬 두께로 제1 금속층(M1) 위에 형성될 수 있다. 또한, 제3 서브 보강층(FL3)의 구성물질은 니켈을 포함할 수 있고, 제4 서브 보강층(FL4)의 구성물질은 크롬을 포함할 수 있다. 하지만, 본 발명이 제3 서브 보강층(FL3) 및 제4 서브 보강층(FL4)의 구성물질에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 제3 서브 보강층(FL3) 및 제4 서브 보강층(FL4) 각각의 구성물질은 티타늄, 주석 및 알루미늄과 같은 다른 금속을 포함할 수도 있다.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자의 단면이 도시된다. 도 11을 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
이 실시예에서는, 연성 인쇄회로기판은 베이스 필름(10), 제1 금속층(M1), 제2 금속층(M2-2), 제3 금속층(M3) 및 절연막(80)을 포함한다.
앞서 도 2를 참조하여 설명된 실시예에서는 제2 금속층(도 2의 M2)은 제1 본딩영역(도 1의 BA1)에 선택적으로 도금된 형상을 가지나, 도 11에 도시된 실시예에서는 제2 금속층(M2-2)은 제1 본딩영역(BA1) 뿐만 아니라 벤딩영역(BDA)에 형성된다. 따라서, 제2 금속층(M2-2)은 도 9에 도시된 제1 보강층(도 9의 90)을 대신하여 제1 금속층(M1) 및 베이스 필름(10) 사이에 개재되어 제1 금속층(M1)의 일면과 접촉될 수 있다.
상술한 제2 금속층(M2-2)의 구성에 따르면, 연성 인쇄회로기판이 벤딩영역(BDA)에서 벤딩될 때, 제1 금속층(M1)에 가해지는 스트레스가 제2 금속층(M2-2) 측으로 분산되어 상기 스트레스에 의해 제1 금속층(M1)에 크랙이 발생되는 것이 방지될 수 있다. 또한, 벤딩영역(BDA) 및 제1 본딩영역(BA1)에 제2 금속층(M2-2)이 일괄적으로 형성되어 제1 본딩영역(BA1)에서 시드층의 역할을 하는 층과 벤딩영역(BDA)에서 보강층의 역할을 하는 층이 용이하게 형성될 수 있다.
도 12를 참조하면, 본 발명의 다른 실시예에 따른 연성 인쇄회로기판과 이에 본딩된 구동칩의 외부단자의 단면이 도시된다. 도 12를 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
이 실시예에서는, 연성 인쇄회로기판은 베이스 필름(10), 제1 금속층(M1), 제2 금속층(M2-2), 제3 금속층(M3-2) 및 절연막(80)을 포함한다.
앞서 도 2를 참조하여 설명된 실시예에서는 제2 금속층(도 2의 M2) 및 제3 금속층(도 2의 M3)은 제1 본딩영역(도 1의 BA1)에 선택적으로 도금된 형상을 가지나, 도 12에 도시된 실시예에서는 제2 금속층(M2-2) 및 제3 금속층(M3-3)의 각각은 제1 본딩영역(BA1) 뿐만 아니라 벤딩영역(BDA)에 형성된다.
따라서, 제2 금속층(M2-2) 및 제3 금속층(M3-2)은 도 9에 도시된 제1 보강층(도 9의 90)을 대신하여 제1 금속층(M1) 및 베이스 필름(10) 사이에 개재되고, 제3 금속층(M3-2)은 제1 금속층(M1)의 일면과 접촉될 수 있다.
상술한 제2 금속층(M2-2) 및 제3 금속층(M3-2)의 구성에 따르면, 연성 인쇄회로기판이 벤딩영역(BDA)에서 벤딩될 때, 제1 금속층(M1)에 가해지는 스트레스가 제2 금속층(M2-2) 및 제3 금속층(M3-2) 측으로 분산되어 상기 스트레스에 의해 제1 금속층(M1)에 크랙이 발생되는 것이 방지될 수 있다. 또한, 벤딩영역(BDA) 및 제1 본딩영역(BA1)에서 제2 금속층(M2-2) 및 제3 금속층(M3-2)이 일괄적으로 형성되어 제1 본딩영역(BA1)에서 본딩 특성을 향상시키는 층과 벤딩영역(BDA)에서 보강층의 역할을 하는 층이 용이하게 형성될 수 있다.
도 13을 참조하면, 이 실시예에 따른 칩온필름 패키지용 연성 인쇄회로기판(101, 이하 연성 인쇄회로기판)은 액정표시패널 및 유기전계발광 표시패널과 같은 표시패널을 포함하는 표시패널 어셈블리(도 3의 500)에 적용될 수 있다.
이 실시예에서는, 연성 인쇄회로기판(101)은 제1 금속층(M1), 제2 금속층(M2), 제3 금속층(M33) 및 제4 금속층(M44)를 포함한다. 즉, 도 2에 도시된 실시예의 연성 인쇄회로기판(도 2의 100)은 제1 내지 제3 본딩영역들(BA1, BA2, BA3)의 각각에서 3층으로 적층된 금속층들의 구조로 구현되나, 도 13에 도시된 실시예의 연성 인쇄회로기판(101)은 제1 내지 제3 본딩영역들(BA1, BA2, BA3)의 각각에서 4층으로 적층된 금속층들의 구조로 구현된다.
이 실시예에서는, 제1 금속층(M1)은 베이스 필름(10) 위에 배치되고, 제1 금속층(M1)의 구성물질은 구리 단일 금속 또는 구리 및 니켈을 포함하는 구리계 합금을 포함할 수 있다.
제2 금속층(M2)은 제1 금속층(M1) 위에 배치되고, 이 실시예에서는 제2 금속층(M2)의 구성물질은 니켈(Ni)을 포함할 수 있다. 앞서 도 2를 참조하여 설명된 바와 같이, 제2 금속층(M2)은 무전해도금 공정의 시드(seed) 층의 역할을 할 수 있다.
제3 금속층(M33)은 제2 금속층(M2) 위에 형성된다. 이 실시예에서는 제3 금속층(M33)의 구성물질은 팔라듐(Pd)을 포함할 수 있다. 다른 실시예에서는 제3 금속층(M33)의 구성물질은 팔라듐에 은(Ag), 구리(Cu), 금(Au), 백금(Pt) 및 루테늄(Ru)과 같은 금속이 첨가된 팔라듐 합금을 포함할 수 있다.
제4 금속층(M44)은 제3 금속층(M33) 위에 형성된다. 이 실시예에서는 제4 금속층(M44)의 구성물질은 금(Au)으로 이루어진 단일 금속을 포함하거나, 제4 금속층(M44)의 구성물질은 금에 은, 구리, 니켈 및 아연과 같은 다른 금속이 첨가된 금계 합금을 포함할 수 있다.
한편, 전술된 바와 같이, 니켈을 포함하는 제2 금속층(M2), 팔라듐을 포함하는 제3 금속층(M33) 및 금을 포함하는 제4 금속층(M44)이 순차적으로 적층된 구조는 ENEPIG공법(electroless nickel electroless palladium immersion gold)을 수행하여 구현될 수 있다. 제3 금속층(M33)이 제2 금속층(M2) 및 제4 금속층(M44) 사이에 개재됨에 따라 제4 금속층(M44)의 두께를 수 배 내지 수십 배 감소시킬 수 있다. 따라서, 연성 인쇄회로기판(101)의 제조 단가가 절감되는 효과가 발생될 수 있다.
제1 본딩영역(BA1)에서 제4 금속층(M44)은 제1 본딩면(BD1)을 포함하고, 제2 본딩영역(BA2)에서 제4 금속층(M44)은 제2 본딩면(BD2)을 포함하고, 제3 본딩영역(BA3)에서 제4 금속층(M44)은 제3 본딩면(BD3)을 포함한다.
이 실시예에서는, 연성 인쇄회로기판(101)의 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)은 표시패널 어셈블리(도 3의 500)를 구성하는 부품들의 외부단자들과 직접적으로 접촉되어 본딩될 수 있다.
보다 상세하게는, 구동칩(DC)의 제1 외부단자(TP1)는 제4 금속층(M44)의 제1 본딩면(BD1)에 직접 접촉되어 제1 본딩면(BD1)에 본딩될 수 있다. 이 실시예에서는 제1 외부단자(TP1)는 구동칩(DC)의 범프(bump)일 수 있고, 제1 외부단자(TP1)의 구성물질은 금(Au) 또는 금계 합금을 포함할 수 있다. 다른 실시예에서는 제1 외부단자(TP1)의 구성물질은 납 또는 납에 주석이 포함된 납 합금을 포함할 수 있다.
표시패널(200)의 제2 외부단자(TP2)는 제4 금속층(M44)의 제2 본딩면(BD2)에 직접 접촉되어 제2 본딩면(BD2)에 본딩될 수 있다. 이 실시예에서는 제2 외부단자(TP2)는 표시패널(200)의 기판 상에 형성된 배선들과 전기적으로 연결된다.
구동회로기판(300)의 제3 외부단자(TP3)는 제4 금속층(M4)의 제3 본딩면(BD3)에 직접 접촉되어 제3 본딩면(BD3)에 본딩될 수 있다.
이 실시예에서는, 앞서 도 6 및 도 7을 참조하여 설명된 초음파 본딩 공정을 수행하여 제1 외부단자(TP1), 제2 외부단자(TP2) 및 제3 외부단자(TP3)이 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)에 일대일 대응하여 본딩될 수 있다.
이 실시예에서는, 제2 금속층(M2), 제3 금속층(M33) 및 제4 금속층(M44)는 제1 본딩영역(BA1), 제2 본딩영역(BA2) 및 제3 본딩영역(BA3)에 부분적으로 도금된 형상을 가질 수 있다. 다른 실시예에서는 도 8에서와 같이 제2 금속층(M2), 제3 금속층(M33) 및 제4 금속층(M44)은 제1 금속층(M1)이 형성된 전체 영역에 도금된 형상을 가질 수 있는 것으로, 즉 제2 금속층(M2), 제3 금속층(M33) 및 제4 금속층(M44)은 제1 배선영역(WA1) 및 제2 배선영역(WA2)에 더 도금된 형상을 가질 수 있다.
도 14를 참조하면, 이 실시예에 따른 칩온필름 패키지용 연성 인쇄회로기판(102, 이하 연성 인쇄회로기판)은 표시패널 어셈블리(도 3의 500)에 적용될 수 있다.
이 실시예에서는, 연성 인쇄회로기판(102)은 베이스 필름(10), 베이스 필름(10) 위에 형성된 제1 금속층(M1) 및 제1 금속층(M1) 위에 배치되어 제1 금속층(M1)에 접촉되는 제2 금속층(M22)을 포함한다.
이 실시예에서는, 제1 금속층(M1)의 구성물질은 구리 단일 금속 또는 구리 및 니켈을 포함하는 합금과 같이 구리계 합금을 포함할 수 있다. 또한, 제2 금속층(M22)의 구성물질은 금(Au)을 포함하거나, 금에 은, 구리, 니켈 및 아연과 같은 다른 금속이 첨가된 금계 합금을 포함할 수 있다.
전술된 바와 같이, 도 2에 도시된 실시예의 연성 인쇄회로기판(도 2의 100)은 제1 내지 제3 본딩영역들(BA1, BA2, BA3)의 각각에서 3층으로 적층된 금속층들의 구조로 구현된다. 이에 반해, 도 14에 도시된 실시예의 연성 인쇄회로기판(101)은 제1 내지 제3 본딩영역들(BA1, BA2, BA3)의 각각에서 2층으로 적층된 금속층들의 구조로 구현되는 것으로, 도 14에 도시된 연성 인쇄회로기판(102)은 그 구성요소로 니켈을 포함하는 금속층이 생략된다. 제조 방법적인 측면에서는, 무전해 도금법을 수행하여 제1 금속층(M1) 위에 제2 금속층(M22)을 형성할 수 있다.
이 실시예에서는, 제1 본딩영역(BA1)에서 제2 금속층(M22)은 제1 본딩면(BD1)을 포함하고, 제2 본딩영역(BA2)에서 제2 금속층(M22)은 제2 본딩면(BD2)을 포함하고, 제3 본딩영역(BA3)에서 제2 금속층(M22)은 제3 본딩면(BD3)을 포함한다.
이 실시예에서는, 표시패널 어셈블리(도 3의 500)를 구성하는 구동칩(DC)의 제1 외부단자(TP1)는 제1 본딩면(BD1)에 직접 접촉되어 제1 본딩면(BD1)에 본딩될 수 있다. 표시패널(도 3의 200)의 제2 외부단자(TP2)는 제2 본딩면(BD2)에 직접 접촉되어 제2 본딩면(BD2)에 접촉될 수 있다. 또한, 구동회로기판(300)의 제3 외부단자(TP3)는 제3 본딩면(BD3)에 직접 접촉되어 제3 본딩면(BD3)에 접촉될 수 있다.
이 실시예에서는, 앞서 도 6 및 도 7을 참조하여 설명된 초음파 본딩 공정을 수행하여 제1 외부단자(TP1), 제2 외부단자(TP2) 및 제3 외부단자(TP3)이 제1 본딩면(BD1), 제2 본딩면(BD2) 및 제3 본딩면(BD3)에 일대일 대응하여 본딩될 수 있다.
이 실시예에서는, 제2 금속층(M22)은 제1 내지 제3 본딩영역들(BA1, BA2, BA3)에 부분적으로 도금된 형상을 가지나, 다른 실시예에서는 제2 금속층(M22)은 제1 배선영역(WA1) 및 제2 배선영역(WA2)에 더 도금되어 제1 금속층(M1)의 전체에 도금된 형상을 가질 수도 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진 당업자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
M1: 제1 금속층 M2: 제2 금속층
M3: 제3 금속층 90: 제1 보강층
100: 연성 인쇄회로기판 200: 표시패널
BD1: 제1 본딩면 TP1: 제1 외부단자
DC: 구동칩 300: 구동회로기판

Claims (22)

  1. 표시패널을 구동회로기판에 전기적으로 연결하는 칩온필름(Chip on film) 패키지용 연성 인쇄회로기판에 있어서,
    베이스 필름;
    상기 베이스 필름 위에 형성된 제1 금속층;
    상기 제1 금속층 위에 형성된 제2 금속층; 및
    상기 제2 금속층 위에 형성되어 구동칩의 외부단자와 본딩되는 본딩면을 갖는 제3 금속층을 포함하고,
    상기 제3 금속층은 팔라듐(Pd)을 포함하고, 제1 본딩영역에서 상기 본딩면은 상기 외부단자와 직접 접촉되어 상기 외부단자와 본딩되고,
    상기 제2 금속층 및 상기 제3 금속층의 각각은 상기 제1 본딩영역에 선택적으로 형성되며,
    상기 제1 본딩영역에 인접한 배선영역에 형성되어 상기 제1 금속층을 커버하는 절연막을 더 포함하고,
    상기 제1 본딩영역에서 상기 절연막이 개구되어 상기 본딩면이 외부로 노출되는, 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 제1 본딩영역에서 상기 본딩면과 대향하는 상기 제1 금속층의 바닥면은 상기 베이스 필름으로 커버되는 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제1 본딩영역과 이격되는 벤딩영역에 형성된 제1 보강층을 더 포함하는 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  7. 제 6 항에 있어서, 상기 제1 보강층은 상기 벤딩영역에 선택적으로 형성된 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  8. 제 6 항에 있어서,
    상기 벤딩영역에 형성되어 상기 제1 금속층을 사이에 두고 상기 제1 보강층과 대향하는 제2 보강층을 더 포함하는 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  9. 제 8 항에 있어서, 상기 제1 보강층 및 상기 제2 보강층 중 적어도 하나는 다중층의 구조를 갖는 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  10. 제 1 항에 있어서, 상기 제1 본딩영역과 이격되어 상기 표시패널과 본딩되는 제2 본딩영역이 정의되고, 상기 제2 금속층 및 상기 제3 금속층의 각각은 상기 제1 본딩영역 및 상기 제2 본딩영역에 선택적으로 형성된 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  11. 제 1 항에 있어서, 상기 제1 본딩영역과 이격되어 상기 구동회로기판과 본딩되는 제3 본딩영역이 정의되고, 상기 제2 금속층 및 상기 제3 금속층의 각각은 상기 제1 본딩영역 및 상기 제3 본딩영역에 선택적으로 형성된 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  12. 제 1 항에 있어서, 상기 제1 본딩영역과 이격되어 상기 표시패널과 본딩되는 제2 본딩영역이 정의되고, 상기 제1 본딩영역과 이격되어 상기 구동회로기판과 본딩되는 제3 본딩영역이 정의되며, 상기 제2 본딩영역에서 상기 제3 금속층은 상기 표시패널의 외부단자와 본딩되는 본딩면을 갖고, 상기 제3 본딩영역에서 상기 제3 금속층은 상기 구동회로기판의 외부단자와 본딩되는 본딩면을 갖는 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  13. 제 1 항에 있어서, 상기 제1 금속층의 구성물질은 구리를 포함하고, 상기 제2 금속층의 구성물질은 니켈을 포함하는 것을 특징으로 하는 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판.
  14. 표시패널을 구동회로기판에 전기적으로 연결하는 칩온필름 패키지용 연성 인쇄회로기판에 디바이스를 본딩하는 방법에 있어서,
    본딩영역에서 연성 인쇄회로기판의 금속층들 상에 정의된 본딩면과 디바이스의 외부 단자를 정렬하는 단계; 및
    상기 본딩면과 상기 외부단자에 초음파를 제공하여 상기 본딩면에 상기 외부단자를 본딩하는 단계를 포함하고,
    상기 본딩면은 팔라듐(Pd)을 포함하는 구성물질로 형성되고, 상기 본딩면은 상기 외부단자와 직접 접촉되어 상기 외부단자와 본딩되고,
    상기 금속층들은 베이스 필름 위에 순차적으로 적층된 제1 금속층, 제2 금속층 및 제3 금속층으로 형성되고, 상기 제2 금속층 및 상기 제3 금속층의 각각은 상기 본딩영역에 선택적으로 형성되며,
    상기 본딩영역에 인접한 배선영역에 상기 제1 금속층을 커버하는 절연막을 형성하는 단계를 더 포함하고,
    상기 본딩영역에서 상기 절연막이 개구되어 상기 본딩면이 외부로 노출되는,연성 인쇄회로기판에 디바이스를 본딩하는 방법.
  15. 제 14 항에 있어서, 상기 초음파는 상기 디바이스의 상부로부터 상기 본딩면을 향하는 방향으로 상기 본딩면에 제공되는 것을 특징으로 하는 연성 인쇄회로기판에 디바이스를 본딩하는 방법.
  16. 삭제
  17. 제 14 항에 있어서, 상기 본딩영역에서 상기 본딩면과 대응되는 상기 제1 금속층의 바닥면은 상기 베이스 필름에 의해 커버된 것을 특징으로 하는 연성 인쇄회로기판에 디바이스를 본딩하는 방법.
  18. 제 14 항에 있어서, 상기 제1 금속층은 구리를 포함하는 구성물질로 형성되고, 상기 제2 금속층은 니켈을 포함하는 구성물질로 형성되고, 상기 제3 금속층은 팔라듐을 포함하는 구성물질로 형성되는 것을 특징으로 하는 연성 인쇄회로기판에 디바이스를 본딩하는 방법.
  19. 제 14 항에 있어서, 상기 디바이스는 상기 연성 인쇄회로기판 위에 실장되는 구동칩, 상기 표시패널 및 상기 구동회로기판 중 적어도 어느 하나인 것을 특징으로 하는 연성 인쇄회로기판에 디바이스를 본딩하는 방법.
  20. 제 1 항에 있어서, 상기 제3 금속층은 팔라듐(Pd)을 포함하는 층과 금(Au)을 포함하는 층이 적층된 구조를 갖는 것을 특징으로 하는 칩온필름 패키지용 연성 인쇄회로기판.
  21. 제 14 항에 있어서, 상기 본딩면은 팔라듐(Pd)을 포함하는 층과 금(Au)을 포함하는 층이 적층되어 형성된 것을 특징으로 하는 연성 인쇄회로기판에 디바이스를 본딩하는 방법.
  22. 삭제
KR1020180071747A 2018-03-22 2018-06-22 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법 KR102174163B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180071747A KR102174163B1 (ko) 2018-06-22 2018-06-22 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법
PCT/KR2019/003195 WO2019182330A1 (ko) 2018-03-22 2019-03-19 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180071747A KR102174163B1 (ko) 2018-06-22 2018-06-22 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법

Publications (2)

Publication Number Publication Date
KR20200000016A KR20200000016A (ko) 2020-01-02
KR102174163B1 true KR102174163B1 (ko) 2020-11-04

Family

ID=69155040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180071747A KR102174163B1 (ko) 2018-03-22 2018-06-22 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법

Country Status (1)

Country Link
KR (1) KR102174163B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147510A (ja) 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032406A1 (ja) * 2005-09-15 2007-03-22 Hitachi Chemical Company, Ltd. 封止充填剤用樹脂組成物、それを用いたフリップチップ実装方法及びフリップチップ実装品
KR20090021958A (ko) * 2007-08-29 2009-03-04 태창엔지니어링 주식회사 터치패널과 연성인쇄회로기판의 접합방법
KR101330780B1 (ko) * 2011-10-28 2013-11-18 엘지이노텍 주식회사 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법
KR101633373B1 (ko) 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
KR101396433B1 (ko) * 2012-08-13 2014-05-19 스템코 주식회사 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR20180033364A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147510A (ja) 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法

Also Published As

Publication number Publication date
KR20200000016A (ko) 2020-01-02

Similar Documents

Publication Publication Date Title
US10306766B2 (en) Flexible display panel and method of manufacturing the same, and flexible display apparatus
JP3579903B2 (ja) 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
US8497432B2 (en) Electronic component mounting structure
JP5390057B2 (ja) 安価型フレキシブルフィルムパッケージモジュール及びその製造方法
JP4548459B2 (ja) 電子部品の実装構造体
JP2018056277A (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
US7639338B2 (en) LCD device having external terminals
KR100673278B1 (ko) 영상 장치 및 그 제조 방법
JP4575845B2 (ja) 配線接続構造および液晶表示装置
KR101957670B1 (ko) 표시 장치의 제조 방법
KR102174163B1 (ko) 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법
KR102175747B1 (ko) 표시패널과 구동회로기판을 연결하는 칩온필름 패키지용 연성 인쇄회로기판 및 이에 구동칩을 본딩하는 방법
CN101426343A (zh) 电子部件的安装构造
WO2008050582A1 (fr) Dispositif semi-conducteur, dispositif d'affichage et dispositif électronique
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
JP3601455B2 (ja) 液晶表示装置
KR20080053593A (ko) 표시 패널 및 그 제조 방법
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
JPH09232377A (ja) 実装構造体およびその製造方法
JP3608514B2 (ja) 半導体素子の実装構造及び電子装置
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant