JPH09232377A - 実装構造体およびその製造方法 - Google Patents

実装構造体およびその製造方法

Info

Publication number
JPH09232377A
JPH09232377A JP3987196A JP3987196A JPH09232377A JP H09232377 A JPH09232377 A JP H09232377A JP 3987196 A JP3987196 A JP 3987196A JP 3987196 A JP3987196 A JP 3987196A JP H09232377 A JPH09232377 A JP H09232377A
Authority
JP
Japan
Prior art keywords
electrodes
wiring
flexible
electrode
wiring electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3987196A
Other languages
English (en)
Inventor
Yoshie Yamamoto
芳枝 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3987196A priority Critical patent/JPH09232377A/ja
Publication of JPH09232377A publication Critical patent/JPH09232377A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】液晶表示パネルの配線電極の狭ピッチ化が進ん
でも、液晶表示パネルに対して液晶駆動用LSIを実装
できる実装構造体および実装構造体の製造方法を提供す
ることにある。 【解決手段】液晶表示パネル11の複数の電極13と液
晶駆動用LSI14の複数の電極16のうち1つ置きの
電極13,16の配置に対応する配線パターン19を有
して前記電極相互を接続する第1のフレキシブル基板1
7aと、前記第1のフレキシブル基板17aに積層され
前記残りの電極13,16の配置パターンに対応する配
線パターン22を有して残りの電極相互を接続する第2
のフレキシブル基板22とを具備し、前記配線パターン
22をスルーホール20を介して液晶駆動用LSI14
の複数の電極16に接続したことにある。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】この発明は、例えば液晶表示
装置等の実装構造体およびその製造方法に関する。
【0002】
【従来の技術】近年、液晶ディスプレイにおいては、薄
型化、高画質化、液晶パネル以外の領域の縮小化をねら
った製品の開発にむけ、各社凌ぎをけずっている。カラ
ー液晶ディスプレイのマトリクスパネルには、アクティ
ブマトリクス型と単純マトリクス型がある。
【0003】アクティブマトリクス型液晶表示パネルに
は、複数の信号電極と走査電極がマトリクス状に配置さ
れ、その交点にスイッチングトランジスタ液晶駆動電極
が形成され画素を構成している。スイッチングトランジ
スタが外部信号により動作し、任意の画素を選択するこ
とにより画像表示が行われ、各液晶駆動電極に印加され
る電圧はスタティックに印加される。
【0004】−方、単純マ卜リクス液晶表示パネルの場
合、重ね合わされたガラス基板の一方に、複数の信号電
極が、他方のガラス基板に複数の走査電極がマトリクス
状に配置される。外部信号により任意の画素を選択する
ことにより画像表示が行われ、各電極の交点にある画素
はダイナミックに駆動される。いずれの場合において
も、信号電極と走査電極は画素領域の外周に引き出さ
れ、液晶駆動用LSIの出力端子に接続されている。
【0005】液晶表示モジュールは、液晶表示パネル、
液晶駆動用LSI搭載基板、電源基板からなり、液晶表
示パネルの画素領域の外周に形成された配線電極と液晶
駆動用LSI搭載基板の配線電極(出力端子)が接続さ
れ、液晶駆動用LSΙ搭載基板の配線電極(入力端子)
が電源基板と接続されている。
【0006】図7は従来の液晶表示パネルにおける液晶
駆動用LSIの実装構造を示すもので、液晶表示パネル
1の画素領域の外周縁2には多数の配線電極3が狭ピッ
チに形成されている。そして、前記配線電極3に液晶駆
動用LSI搭載基板4が接続されている。
【0007】液晶駆動用LSI搭載基板4は、通常、ポ
リイミドフィルム5に銅等の配線パターン6が形成され
たもので、異方性導電膜7を介して前記液晶表示パネル
1の画素領域の外周縁2に形成された配線電極3と接続
されている。また、液晶駆動用LSI搭載基板4の配線
パターン6は液晶駆動用LSI8に設けられた金ボール
等の電極9にはんだ付けによって接続されている。
【0008】
【発明が解決しようとする課題】ところで、液晶表示モ
ジュールは、多機能、高画質化とともに、配線電極3の
狭ピッチ化が課題となっている。すなわち、狭ピッチ化
において、液晶表示パネル1の画素領域の外周縁2に形
成する配線電極3のピッチは40μm以下まで可能であ
るが、液晶駆動用LSI搭載基板4の材料であるポリイ
ミドフィルム5上の配線パターニング技術の限界によ
り、ピッチ50μm程度が現行の量産技術の限界であ
る。
【0009】このように液晶表示パネル1の配線電極3
の狭ピッチは可能であるが、この配線電極3に接続して
液晶表示パネル1に搭載するための液晶駆動用LSI搭
載基板4が配線パターニング技術の限界により、それに
対応できないという問題がある。
【0010】この発明は、前記事情に着目してなされた
もので、その目的とするところは、例えば液晶表示パネ
ル等の被接続部材の配線電極の狭ピッチ化が進んでも、
それに対応してフレキシブル基板を接続ができる実装構
造体およびその製造方法を提供することにある。
【0011】
【課題を解決するための手段】この発明は、前記目的を
達成するために、請求項1は、複数の第1配線電極が並
設された被接続部位と、この被接続部位の第1配線電極
に接続される第2配線電極が配設され且つ積層して設け
られた複数のフレキシブル基板とを具備し、上記第1配
線電極は、上記フレキシブル基板の積層枚数に応じた複
数の接続単位からなり、かつ、上記各フレキシブル基板
には、上記接続単位のうち対応する第1配線電極に接続
する上記第2配線電極が設けられていることを特徴とす
る実装構造体にある。
【0012】請求項2は、請求項1の複数のフレキシブ
ル基板の第2配線電極は、被接続部位に最も近いフレキ
シブル基板から順次に上記第1配線電極に接続されてい
る。請求項3は、請求項1の第1配線電極と第2配線電
極は、異方性導電膜を介して電気的に接続されているこ
とを特徴とする。
【0013】請求項4は、複数の第1配線電極が配設さ
れた被接続部位と、この被接続部位の第1配線電極に接
続される第2配線電極が配設され且つ積層して設けられ
た複数のフレキシブル基板とを具備し、上記第1配線電
極は、上記フレキシブル基板の積層枚数に応じた接続単
位からなり、かつ、上記各フレキシブル基板には、上記
接続単位のうち対応する第1配線電極に接続する上記第
2配線電極が設けられ、且つ、上記複数のフレキシブル
基板の第2配線電極は、上記被接続部位に最も近いフレ
キシブル基板から上記第1配線電極に接続されている実
装構造の製造方法であつて、上記複数のフレキシブル基
板を積層して接着する基板積層工程と、この基板積層工
程にて積層されたフレキシブル基板の第2配線電極を上
記被接続部位に最も近いフレキシブル基板から上記第1
配線電極に順次に接続する接続工程とからなることを特
徴とする。
【0014】請求項5は、請求項4の接続工程にては、
第1配線電極と第2配線電極を異方性導電膜を介して加
熱圧着することを特徴とする。請求項6は、複数の突起
電極が配設された被接続部位と、この被接続部位の突起
電極に接続される配線電極が配設され且つ積層して設け
られた複数のフレキシブル基板とを具備し、上記突起電
極は、上記フレキシブル基板の積層枚数に応じた接続単
位からなり、かつ、上記各フレキシブル基板には、上記
接続単位のうち対応する突起電極に接続する上記配線電
極が設けられているとともに、上記積層されたフレキシ
ブル基板のうち上記突起電極に直接接触しないフレキシ
ブル基板の配線電極は、介在する上記フレキシブル基板
に設けられたスルーホールに充填された導通部材を介し
て対応する上記突起電極に電気的に接続されていること
を特徴とすることを特徴とする。
【0015】請求項7は、請求項5の突起電極は、フレ
キシブル基板の配線電極及び突起電極にはんだ付けされ
ていることを特徴とする。請求項8は、複数の突起電極
が配設された被接続部位と、この被接続部位の突起電極
に接続される配線電極が配設され且つ積層して設けられ
た複数のフレキシブル基板とを具備し、上記突起電極
は、上記フレキシブル基板の積層枚数に応じた接続単位
からなり、かつ、上記各フレキシブル基板には、上記接
続単位のうち対応する突起電極に接続する上記配線電極
が設けられているとともに、上記積層されたフレキシブ
ル基板のうち上記突起電極に直接接触しないフレキシブ
ル基板の配線電極は、介在する上記フレキシブル基板に
設けられたスルーホールに充填された導通部材を介して
対応する上記突起電極に電気的に接続されている実装構
造の製造方法であつて、上記複数のフレキシブル基板を
積層して接着する基板積層工程と、この基板積層工程に
て積層されたフレキシブル基板の配線電極を上記突起電
極に直接又は上記導通部材を介して電気的に接続する接
続工程とからなることを特徴とする。請求項9は、請求
項8の接続工程にては、突起電極は、フレキシブル基板
の配線電極又は上記導通部にはんだ付けにより接続され
ることを特徴とする。
【0016】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図1〜図4は第1の実施形態の
液晶表示装置における液晶駆動用LSIの実装構造体を
示すもので、液晶表示パネル11の画素領域の外周縁1
2には例えば40μmの狭ピッチで形成したITO (In
dium Tin Oxide) の第1の配線電極としての配線電極1
3が設けられている。
【0017】14は液晶駆動用半導体装置として液晶駆
動用LSIであり、このパッケージ15における上面の
両側縁には例えば高さ40μmの金ボール等の電極16
が、前記液晶表示パネル11の配線電極13と対応して
例えば40μmの狭ピッチで形成されている。そして、
液晶駆動用LSI14は、後述する第1と第2のフレキ
シブル基板17a,17bによって前記液晶表示パネル
11に実装されている。
【0018】第1のフレキシブル基板17aは、例えば
厚さが30μmのポリイミドフィルム18の下面に例え
ば厚さ12μmの銅箔が接着剤によって貼着され、第2
の配線電極としての配線パターン19が形成されてい
る。この配線パターン19は、前記配線電極13および
電極16の数の1/2の数で、そのピッチは配線電極1
3および電極16の2倍で、80μmに形成されてい
る。つまり、配線パターン19は前記配線電極13およ
び電極16の1つ置き(奇数番目)に対応するように形
成されている。
【0019】前記第1のフレキシブル基板17aの配線
パターン19相互間に位置し、前記液晶駆動用LSI1
4の電極16に対向する部分には導通部材が充填された
複数のスルーホール20が設けられ、これらスルーホー
ル20は前記残りの電極16(偶数番目)に対応してい
る。
【0020】また、前記第2のフレキシブル基板17b
は基本的に第1のフレキシブル基板17aと同一であ
り、第1のフレキシブル基板17aの上面に積層されて
接着していると共に、前記液晶表示パネル11側の端部
は第1のフレキシブル基板17aより延長している。
【0021】第2のフレキシブル基板17bを構成する
ポリイミドフィルム21の下面には配線パターン22が
形成されている。この配線パターン22は、前記配線電
極13および電極16の数の1/2の数で、そのピッチ
は配線電極13および電極16の2倍で、80μmに形
成されている。つまり、配線パターン22は、残りの配
線電極13および電極16(偶数番目)と、第1のフレ
キシブル基板17aのスルーホール20に対応するよう
に形成されている。
【0022】したがって、第1のフレキシブル基板17
aの配線パターン19と第2のフレキシブル基板17b
の配線パターン22とは上下に重ならない配置になって
おり、第2のフレキシブル基板17bの配線パターン2
2は第1のフレキシブル基板17aのスルーホール20
に充填された導電部材と電気的に導通状態に接続されて
いる。
【0023】さらに、第1のフレキシブル基板17aの
下面には樹脂23によって液晶駆動用LSI14が固定
されており、この液晶駆動用LSI14の電極16のう
ち1つ置き(奇数番目)の電極16が第1のフレキシブ
ル基板17aの配線パターン19とはんだ付けされ、残
り(偶数番目)の電極16がスルーホール20に充填さ
れた導電部材とはんだ付けされ、第2のフレキシブル基
板17bの配線パターン22と接続されている。
【0024】さらに、液晶駆動用LSI14が実装され
た第1と第2のフレキシブル基板17a,17bの端部
は異方性導電膜24を介して前記液晶表示パネル11の
画素領域の外周縁12に形成された配線電極13と接続
されている。すなわち、第1のフレキシブル基板17a
の配線パターン19は、配線電極13のうち1つ置き
(奇数番目)の配線電極13と対向させ、第2のフレキ
シブル基板17bの配線パターン22は、配線電極13
のうち1つ置き(偶数番目)の配線電極13と対向させ
た状態で、第1と第2のフレキシブル基板17a,17
bを同時に圧着ツール25によって加熱圧着することに
より接続されている。
【0025】前記圧着ツール25による圧着条件は、例
えば温度180℃、時間20秒、加圧力30kgf/c
2 であり、異方性導電膜24は、エポキシ系樹脂中に
直径5μm程度の導電粒子が10wt%程度混入されて
いる。導電粒子はプラスチックボールにAuが数千オン
グストロームの単位でコーティングされている。
【0026】以上のように液晶表示パネル11の液晶駆
動用LSI14の1個分の配線電極13に対し、第1と
第2のフレキシブル基板17a,17bの2枚ですべて
の配線電極13を取り出すことが可能となる。つまり、
80μmピッチの配線パターナ19,22を形成した第
1と第2のフレキシプル基板17a,17bを配線パタ
ーン19,22が重ならないように配置することによ
り、40μmピッチに形成された液晶表示パネル11の
配線電極13と接続して液晶表示パネル11に液晶駆動
用LSI14を実装できる。
【0027】なお、前記実施形態では、第1と第2のフ
レキシブル基板17a,17bをポリイミドフィルムと
したが、その他、ポリフェニレンサルファイドやポリエ
ーテルスルフォン、ポリプロピレン、ポリエチレン、ポ
リビニル等、適宜選択することができる。
【0028】また、液晶表示パネル11の画素領域の外
周縁12に40μmピッチで形成した配線電極13をI
TO (Indium Tin Oxide) としたが、その他、アルミニ
ウム等、適宜選択することができる。また、第1と第2
のフレキシブル基板17a,17bを同時に熱圧着した
が、別々に熱圧着してもよい。
【0029】次に、液晶表示装置の実装方法について説
明する。まず、第1のフレキシブル基板17aと第2の
フレキシブル基板17bとを重ね合わせて接着し一体化
するが、このとき第1のフレキシブル基板17aの配線
パターン19と第2のフレキシブル基板17bの配線パ
ターン22とが重ならないようにパターンピッチの1/
2づつずらし、第1のフレキシブル基板17aの配線パ
ターン19と第2のフレキシブル基板17bのスルーホ
ール20とを交互配列とする。
【0030】次に、第1のフレキシブル基板17aの下
面には樹脂23によって液晶駆動用LSI14を固定
し、液晶駆動用LSI14の電極16のうち1つ置き
(奇数番目)の電極16が第1のフレキシブル基板17
aの配線パターン19とはんだ付けすると共に、残り
(偶数番目)の電極16がスルーホール20に充填され
た導電部材とはんだ付けして第2のフレキシブル基板1
7bの配線パターン22と接続する。
【0031】次に、液晶駆動用LSI14が実装された
第1と第2のフレキシブル基板17a,17bの端部を
異方性導電膜24を介して液晶表示パネル11の画素領
域の外周縁12に形成された配線電極13に対向する
が、このとき、第1のフレキシブル基板17aの配線パ
ターン19を、配線電極13のうち1つ置き(奇数番
目)の配線電極13と対向させ、第2のフレキシブル基
板17bの配線パターン22は、配線電極13のうち1
つ置き(偶数番目)の配線電極13と対向させた状態
で、第1と第2のフレキシブル基板17a,17bを同
時に圧着ツール24によって加熱圧着する。
【0032】このように液晶表示パネル11の液晶駆動
用LSI14の1個分の配線電極13に対し、第1と第
2のフレキシブル基板17a,17bの2枚ですべての
配線電極13を取り出すことが可能となる。
【0033】図5および図6は第2の実施形態を示し、
第1の実施形態と同一構成部分は同一番号を付して説明
を省略する。第1の実施形態においては、第1と第2の
フレキシブル基板17a,17bとの2枚重ねである
が、本実施形態においては、第2のフレキシブル基板1
7bに第3のフレキシブル基板17cを重ねて3枚重ね
のフレキシブル基板を構成したものである。
【0034】ここで、液晶表示パネル11の配線電極1
3が12本で、左端から右端に向かって配線電極13に
[1,2,3……12]の番号を付して説明すると、第
1のフレキシブル基板17aの配線パターン19は
[2,5,8,11]に対応して形成されている。第2
のフレキシブル基板17bの配線パターン22は[1,
4,7,10]に対応して形成されている。さらに、第
3のフレキシブル基板17bの配線パターン26は
[3,6,9,12]に対応して形成されている。
【0035】そして、第1〜第3のフレキシブル基板1
7a〜17cの端部は異方性導電膜24を介して前記液
晶表示パネル11の画素領域の外周縁12に形成された
配線電極13と接続されている。すなわち、第1のフレ
キシブル基板17aの配線パターン19は、配線電極1
3のうち[1,2,3……12]の配線電極13と対向
させ、第2のフレキシブル基板17bの配線パターン2
2は、配線電極13のうち[2,5,8,11]の配線
電極13と対向させ、さらに、第3のフレキシブル基板
17cの配線パターン26は、配線電極13のうち
[3,6,9,12]の配線電極13と対向させた状態
で、第1〜第3のフレキシブル基板17a〜17cを同
時に圧着ツール25によって加熱圧着することにより接
続されている。前記圧着ツール25による圧着条件は、
例えば温度180℃、時間20秒、加圧力40kgf/
cm2 としているが、別々に熱圧着してもよい。
【0036】また、第2,第3のフレキシブル基板17
b,17cの配線パターン22,26と液晶駆動用LS
I14の電極16との接続は第1の実施形態と同様にス
ルーホール20に充填された導電部材によって行われ
る。
【0037】また、このフレキシブル基板の重ね合わせ
は、2枚、3枚に限定されず、さらに増加することも可
能であり、各フレキシブル基板に施す配線パターンのピ
ッチを大きくすることができ、フレキシブル基板の製造
が容易となる。
【0038】
【発明の効果】この発明の請求項1〜3によれば、被接
続部位の配線電極の狭ピッチ化が進んでも、それに対応
してフレキシブル基板を複数段積層して実装でき、コス
トの増加を抑えつつ、狭ピッチ接続が可能となる。
【0039】請求項4,5によれば、前記効果に加え、
フレキシブル基板を多層にしても配線電極相互の電気的
接続が簡単に行え、信頼性の向上も図れる。請求項6,
7によれば、被接続部位の配線電極の狭ピッチ化が進ん
でも、それに対応してフレキシブル基板を複数段積層し
て実装でき、スルーホールに充填された導電部材によっ
て電気的接続が確実に行え、信頼性の向上も図れる。
【0040】請求項8,9によれば、被接続部位の配線
電極の狭ピッチ化が進んでも、それに対応してフレキシ
ブル基板を複数段積層して実装できる実装構造体の製造
方法を提供できる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態を示す液晶表示装置
の実装構造の分解斜視図。
【図2】同実施形態の液晶表示装置の実装構造の平面
図。
【図3】図2のA−A線に沿う断面図。
【図4】図3の矢印B方向から見た圧着前の断面図。
【図5】この発明の第2の実施形態を示す液晶表示装置
の実装構造の平面図。
【図6】図5の矢印C方向から見た圧着前の断面図。
【図7】従来の液晶表示装置の実装構造の断面図。
【符号の説明】
11…液晶表示パネル 13…配線電極 14…液晶駆動用LSI 16…電極 17a…第1のフレキシブル基板 17b…第2のフレキシブル基板 19,22…配線パターン 20…スルーホール
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 1/14 H05K 1/14 C

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】複数の第1配線電極が並設された被接続部
    位と、この被接続部位の第1配線電極に接続される第2
    配線電極が配設され且つ積層して設けられた複数のフレ
    キシブル基板とを具備し、上記第1配線電極は、上記フ
    レキシブル基板の積層枚数に応じた複数の接続単位から
    なり、かつ、上記各フレキシブル基板には、上記接続単
    位のうち対応する第1配線電極に接続する上記第2配線
    電極が設けられていることを特徴とする実装構造体。
  2. 【請求項2】複数のフレキシブル基板の第2配線電極
    は、被接続部位に最も近いフレキシブル基板から順次に
    上記第1配線電極に接続されている請求項1記載の実装
    構造体。
  3. 【請求項3】第1配線電極と第2配線電極は、異方性導
    電膜を介して電気的に接続されていることを特徴とする
    請求項1記載の実装構造体。
  4. 【請求項4】複数の第1配線電極が配設された被接続部
    位と、この被接続部位の第1配線電極に接続される第2
    配線電極が配設され且つ積層して設けられた複数のフレ
    キシブル基板とを具備し、上記第1配線電極は、上記フ
    レキシブル基板の積層枚数に応じた接続単位からなり、
    かつ、上記各フレキシブル基板には、上記接続単位のう
    ち対応する第1配線電極に接続する上記第2配線電極が
    設けられ、且つ、上記複数のフレキシブル基板の第2配
    線電極は、上記被接続部位に最も近いフレキシブル基板
    から上記第1配線電極に接続されている実装構造の製造
    方法であつて、上記複数のフレキシブル基板を積層して
    接着する基板積層工程と、この基板積層工程にて積層さ
    れたフレキシブル基板の第2配線電極を上記被接続部位
    に最も近いフレキシブル基板から上記第1配線電極に順
    次に接続する接続工程とからなることを特徴とする実装
    構造体の製造方法。
  5. 【請求項5】接続工程にては、第1配線電極と第2配線
    電極を異方性導電膜を介して加熱圧着することを特徴と
    する請求項4記載の実装構造体の製造方法。
  6. 【請求項6】複数の突起電極が配設された被接続部位
    と、この被接続部位の突起電極に接続される配線電極が
    配設され且つ積層して設けられた複数のフレキシブル基
    板とを具備し、上記突起電極は、上記フレキシブル基板
    の積層枚数に応じた接続単位からなり、かつ、上記各フ
    レキシブル基板には、上記接続単位のうち対応する突起
    電極に接続する上記配線電極が設けられているととも
    に、上記積層されたフレキシブル基板のうち上記突起電
    極に直接接触しないフレキシブル基板の配線電極は、介
    在する上記フレキシブル基板に設けられたスルーホール
    に充填された導通部材を介して対応する上記突起電極に
    電気的に接続されていることを特徴とすることを特徴と
    する実装構造。
  7. 【請求項7】突起電極は、フレキシブル基板の配線電極
    及び突起電極にはんだ付けされていることを特徴とする
    請求項5記載の実装構造。
  8. 【請求項8】複数の突起電極が配設された被接続部位
    と、この被接続部位の突起電極に接続される配線電極が
    配設され且つ積層して設けられた複数のフレキシブル基
    板とを具備し、上記突起電極は、上記フレキシブル基板
    の積層枚数に応じた接続単位からなり、かつ、上記各フ
    レキシブル基板には、上記接続単位のうち対応する突起
    電極に接続する上記配線電極が設けられているととも
    に、上記積層されたフレキシブル基板のうち上記突起電
    極に直接接触しないフレキシブル基板の配線電極は、介
    在する上記フレキシブル基板に設けられたスルーホール
    に充填された導通部材を介して対応する上記突起電極に
    電気的に接続されている実装構造の製造方法であつて、
    上記複数のフレキシブル基板を積層して接着する基板積
    層工程と、この基板積層工程にて積層されたフレキシブ
    ル基板の配線電極を上記突起電極に直接又は上記導通部
    材を介して電気的に接続する接続工程とからなることを
    特徴とする実装構造体の製造方法。
  9. 【請求項9】接続工程にては、突起電極は、フレキシブ
    ル基板の配線電極又は上記導通部にはんだ付けにより接
    続されることを特徴とする請求項8記載の実装構造体の
    製造方法。
JP3987196A 1996-02-27 1996-02-27 実装構造体およびその製造方法 Pending JPH09232377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3987196A JPH09232377A (ja) 1996-02-27 1996-02-27 実装構造体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3987196A JPH09232377A (ja) 1996-02-27 1996-02-27 実装構造体およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09232377A true JPH09232377A (ja) 1997-09-05

Family

ID=12565053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3987196A Pending JPH09232377A (ja) 1996-02-27 1996-02-27 実装構造体およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09232377A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1085788A2 (en) * 1999-09-14 2001-03-21 Seiko Epson Corporation Composite flexible wiring board, method of manufacturing the same, electro-optical device, and electronic equipment
US6977441B2 (en) 1999-08-19 2005-12-20 Seiko Epson Corporation Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP2009527106A (ja) * 2006-02-14 2009-07-23 エルジー イノテック カンパニー リミテッド 多層フレキシブルプリント回路基板及びその製造方法
US9059162B2 (en) 2012-08-23 2015-06-16 Samsung Electronics Co., Ltd. Chip on film (COF) substrate, COF package and display device including the same
CN108966485A (zh) * 2018-08-17 2018-12-07 Oppo(重庆)智能科技有限公司 电路板组件、电子设备、显示屏器件及其装配方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977441B2 (en) 1999-08-19 2005-12-20 Seiko Epson Corporation Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
EP1085788A2 (en) * 1999-09-14 2001-03-21 Seiko Epson Corporation Composite flexible wiring board, method of manufacturing the same, electro-optical device, and electronic equipment
EP1085788A3 (en) * 1999-09-14 2003-01-02 Seiko Epson Corporation Composite flexible wiring board, method of manufacturing the same, electro-optical device, and electronic equipment
US6972966B1 (en) 1999-09-14 2005-12-06 Seiko Epson Corporation Composite flexible wiring board, method of manufacturing the same, electro-optical device, and electronic equipment
JP2009527106A (ja) * 2006-02-14 2009-07-23 エルジー イノテック カンパニー リミテッド 多層フレキシブルプリント回路基板及びその製造方法
US9059162B2 (en) 2012-08-23 2015-06-16 Samsung Electronics Co., Ltd. Chip on film (COF) substrate, COF package and display device including the same
CN108966485A (zh) * 2018-08-17 2018-12-07 Oppo(重庆)智能科技有限公司 电路板组件、电子设备、显示屏器件及其装配方法

Similar Documents

Publication Publication Date Title
US8493538B2 (en) Flat display panel
US6617521B1 (en) Circuit board and display device using the same and electronic equipment
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
US5841414A (en) Liquid crystal display device
US6738123B1 (en) Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
US20060125995A1 (en) Liquid crystal display with compact IC chip configuration
WO2002021199A1 (fr) Affichage a cristaux liquides
JP2005203745A (ja) 駆動チップ及びこれを有する表示装置
JPH09232377A (ja) 実装構造体およびその製造方法
JPH1124097A (ja) 液晶表示装置
JPH0425523B2 (ja)
JPH05173166A (ja) 液晶表示装置
JP3601455B2 (ja) 液晶表示装置
JP4770237B2 (ja) 端子接合構造及び表示装置
JPH07254760A (ja) 基板とicユニットとの接続構造
JPH1096944A (ja) 電気的接続構造および液晶表示装置
KR100684779B1 (ko) 액정 디스플레이 패널
JP2008216466A (ja) 表示装置およびその製造方法
JP4075642B2 (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2008306050A (ja) 電極接続構造および液晶表示ユニット
JP3224848B2 (ja) 液晶表示装置
JP2001201757A (ja) 液晶表示装置、及びその製造方法
JP3515415B2 (ja) 表示装置
JPH0996829A (ja) 液晶表示パネルおよび液晶表示モジュール