JP3515415B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3515415B2 JP3515415B2 JP10828599A JP10828599A JP3515415B2 JP 3515415 B2 JP3515415 B2 JP 3515415B2 JP 10828599 A JP10828599 A JP 10828599A JP 10828599 A JP10828599 A JP 10828599A JP 3515415 B2 JP3515415 B2 JP 3515415B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal group
- fpc
- integrated circuit
- circuit board
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置に関する
ものであり、特にフレキシブルシートを活用した表示装
置に関するものである。
ものであり、特にフレキシブルシートを活用した表示装
置に関するものである。
【０００２】
【従来の技術】最近、表示装置の分野に於いて、低消費
電力、薄型軽量、高精細な画像等を主眼として、例えば
ポリＳｉやａ−Ｓｉを採用したＴＦＴ、最近ではＥＬを
採用した表示装置が盛んに研究されている。そしてこれ
らの表示装置は、パネルと駆動回路が実装されたプリン
ト基板（他にセラミック基板、絶縁処理された金属基板
等も考えられ、以下総称して混成集積回路基板と呼
ぶ。）との間に、配線が設けられたフレキシブルシート
（以下ＦＰＣと呼ぶ。）を採用し、携帯端末、例えばデ
ィジタルスチルカメラ、携帯電話、ビデオカメラ等に実
装されている。
電力、薄型軽量、高精細な画像等を主眼として、例えば
ポリＳｉやａ−Ｓｉを採用したＴＦＴ、最近ではＥＬを
採用した表示装置が盛んに研究されている。そしてこれ
らの表示装置は、パネルと駆動回路が実装されたプリン
ト基板（他にセラミック基板、絶縁処理された金属基板
等も考えられ、以下総称して混成集積回路基板と呼
ぶ。）との間に、配線が設けられたフレキシブルシート
（以下ＦＰＣと呼ぶ。）を採用し、携帯端末、例えばデ
ィジタルスチルカメラ、携帯電話、ビデオカメラ等に実
装されている。
【０００３】図４は、その一例を示すもので、１は中央
に表示領域２を有するパネル、３はこの表示領域に画像
を映し出すための駆動回路が実装された混成集積回路基
板、４…は表示領域２の縦側辺に設けられた第１の端子
群、５…は表示領域２の横側辺に設けられた第２の端子
群、６…は混成集積回路基板３の縦側辺に設けられた第
３の端子群である。尚、ＦＰＣ、パネルまたは混成集積
回路基板のどれに実装された端子か明瞭とするため、図
に於いて（Ｆ）、（パ）、（基）と名前の最後尾に付け
た。
に表示領域２を有するパネル、３はこの表示領域に画像
を映し出すための駆動回路が実装された混成集積回路基
板、４…は表示領域２の縦側辺に設けられた第１の端子
群、５…は表示領域２の横側辺に設けられた第２の端子
群、６…は混成集積回路基板３の縦側辺に設けられた第
３の端子群である。尚、ＦＰＣ、パネルまたは混成集積
回路基板のどれに実装された端子か明瞭とするため、図
に於いて（Ｆ）、（パ）、（基）と名前の最後尾に付け
た。
【０００４】第１の端子群４…と第３の端子群…は、第
１のＦＰＣ７で接続され、第２の端子群５…と混成集積
回路基板３は、第２のＦＰＣ８で接続されている。この
第２のＦＰＣ８の対向する側辺には、パネル側に第４の
端子群９…、混成集積回路基板３側に第５の端子群１０
…が設けられている。そして、第５の端子群１０…は、
近傍に位置する駆動ＩＣ１１と金属細線を介して電気的
に接続され、ＩＣ１１の信号が、第２のＦＰＣ８、第２
の端子群５…を介して表示領域に入力されている。
１のＦＰＣ７で接続され、第２の端子群５…と混成集積
回路基板３は、第２のＦＰＣ８で接続されている。この
第２のＦＰＣ８の対向する側辺には、パネル側に第４の
端子群９…、混成集積回路基板３側に第５の端子群１０
…が設けられている。そして、第５の端子群１０…は、
近傍に位置する駆動ＩＣ１１と金属細線を介して電気的
に接続され、ＩＣ１１の信号が、第２のＦＰＣ８、第２
の端子群５…を介して表示領域に入力されている。
【０００５】一方、第１のＦＰＣ７には、第１の端子群
４…側に第６の端子群１２…が、第３の端子群６…側に
第７の端子群１３…が設けられ、パネル１側と混成集積
回路基板３側にまたがり貼り合わされている。また第３
の端子群６…の近傍に駆動ＩＣ１４が設けられ、やはり
金属細線、第１のＦＰＣ７、第１の端子群４…を介して
信号が表示領域２に入力されている。
４…側に第６の端子群１２…が、第３の端子群６…側に
第７の端子群１３…が設けられ、パネル１側と混成集積
回路基板３側にまたがり貼り合わされている。また第３
の端子群６…の近傍に駆動ＩＣ１４が設けられ、やはり
金属細線、第１のＦＰＣ７、第１の端子群４…を介して
信号が表示領域２に入力されている。
【０００６】これらＦＰＣは、端子群どうしが一致さ
れ、間には例えば半田、異方性導電樹脂等で電気的接続
および機械的固着が実現されている。
れ、間には例えば半田、異方性導電樹脂等で電気的接続
および機械的固着が実現されている。
【０００７】最近のパネルの高解像度に伴い、前記端子
群は、ファインピッチで形成されている。例えば、お互
いに接続される端子のサイズは、０．１５ｍｍ×０．１
５ｍｍ、ピッチが０．３ｍｍで形成されている。
群は、ファインピッチで形成されている。例えば、お互
いに接続される端子のサイズは、０．１５ｍｍ×０．１
５ｍｍ、ピッチが０．３ｍｍで形成されている。
【０００８】
【発明が解決しようとする課題】例えば、第１のＦＰＣ
７をパネルの第１の端子群４…と混成集積回路基板３側
の第３の端子群６…に貼り合わせる際、貼り合わせ精度
から、若干斜めに貼り合わされると、このズレが第２の
ＦＰＣ８に影響を与える。つまり混成集積回路基板３側
に精度良く第２のＦＰＣ８が予め貼り合わされている
と、パネル側の第２の端子群５…と第２のＦＰＣ８…側
の第４の端子群９…にズレを生じ、接続不良が発生する
問題があった。
７をパネルの第１の端子群４…と混成集積回路基板３側
の第３の端子群６…に貼り合わせる際、貼り合わせ精度
から、若干斜めに貼り合わされると、このズレが第２の
ＦＰＣ８に影響を与える。つまり混成集積回路基板３側
に精度良く第２のＦＰＣ８が予め貼り合わされている
と、パネル側の第２の端子群５…と第２のＦＰＣ８…側
の第４の端子群９…にズレを生じ、接続不良が発生する
問題があった。
【０００９】またパネル１側の第２の端子群５…と第２
のＦＰＣ８を精度良く貼った状態のものを用意し、第５
の端子群１０…と混成集積回路基板３との貼り合わせ精
度をラフにすれば良い。しかし、ＩＣのボンディングパ
ッドが、フレキシブルシート側に形成されており、しか
も１４０μｍピッチである。混成集積回路基板３側の端
子群は、このピッチのため、サイズが０．１５ｍｍ×
０．１５ｍｍ、ピッチが０．３ｍｍ程度に規定されてい
る。
のＦＰＣ８を精度良く貼った状態のものを用意し、第５
の端子群１０…と混成集積回路基板３との貼り合わせ精
度をラフにすれば良い。しかし、ＩＣのボンディングパ
ッドが、フレキシブルシート側に形成されており、しか
も１４０μｍピッチである。混成集積回路基板３側の端
子群は、このピッチのため、サイズが０．１５ｍｍ×
０．１５ｍｍ、ピッチが０．３ｍｍ程度に規定されてい
る。
【００１０】またこのサイズのボンディングパッドを混
成集積回路基板３側に形成し、第２のＦＰＣ８側をラフ
にしようとしても、混成集積回路基板３側で１４０μｍ
ピッチの高精細パターンは非常に難しかった。混成集積
回路基板３側は、ラフピッチから高精細のピッチ、太い
パターンから細いパターンと広範囲に形成されているの
で、パターンの膜厚も相まって、高精細パターンは、オ
ーバーエッチングがかかり、パターンが無くなってしま
うからである。またたとえ実現されても、これらの問題
を対策する必要があることから、コストが上昇してしま
う問題があった。
成集積回路基板３側に形成し、第２のＦＰＣ８側をラフ
にしようとしても、混成集積回路基板３側で１４０μｍ
ピッチの高精細パターンは非常に難しかった。混成集積
回路基板３側は、ラフピッチから高精細のピッチ、太い
パターンから細いパターンと広範囲に形成されているの
で、パターンの膜厚も相まって、高精細パターンは、オ
ーバーエッチングがかかり、パターンが無くなってしま
うからである。またたとえ実現されても、これらの問題
を対策する必要があることから、コストが上昇してしま
う問題があった。
【００１１】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、パネルと混成集積回路基板との間には、
２枚のＦＰＣを設け、パネル側には第２のＦＰＣ、混成
集積回路基板側にはファインピッチの第３のＦＰＣを貼
り合わせ、第２のＦＰＣと第３のＦＰＣとの間をラフピ
ッチにすることで解決するものである。
鑑みてなされ、パネルと混成集積回路基板との間には、
２枚のＦＰＣを設け、パネル側には第２のＦＰＣ、混成
集積回路基板側にはファインピッチの第３のＦＰＣを貼
り合わせ、第２のＦＰＣと第３のＦＰＣとの間をラフピ
ッチにすることで解決するものである。
【００１２】第１のＦＰＣが斜めに貼り合わされても、
このラフピッチの電極パターンでそのズレによるコンタ
クト不良を吸収できるようになっている。
このラフピッチの電極パターンでそのズレによるコンタ
クト不良を吸収できるようになっている。
【００１３】第２に、前記第３の端子群と前記第６の端
子群に近接した前記混成集積回路基板上には、前記画像
表示用のＩＣが実装される請求項１に記載の表示装置。
子群に近接した前記混成集積回路基板上には、前記画像
表示用のＩＣが実装される請求項１に記載の表示装置。
【００１４】また第４の端子群と第５の端子群は、半田
を介して接続され、特に第４の端子の中央には、前記第
５の端子が露出するスルーホールが設けられ、前記スル
ーホールに形成された半田を介して電気的に接続される
事で解決するものである。
を介して接続され、特に第４の端子の中央には、前記第
５の端子が露出するスルーホールが設けられ、前記スル
ーホールに形成された半田を介して電気的に接続される
事で解決するものである。
【００１５】特に第４と第５の端子群は、ラフピッチで
あるため、半田接続が可能となる。従来ファインピッチ
であると、異方性導電樹脂等を利用しなければ成らず、
コンタクト抵抗の上昇を来していたが、この問題が解決
される。
あるため、半田接続が可能となる。従来ファインピッチ
であると、異方性導電樹脂等を利用しなければ成らず、
コンタクト抵抗の上昇を来していたが、この問題が解決
される。
【００１６】
【発明の実施の形態】以下に、本発明の実施の形態を図
１を参照しながら説明する。
１を参照しながら説明する。
【００１７】まずパネル１と混成集積回路基板３があ
り、その間には三枚のＦＰＣ７、３０、３１が貼り合わ
されて構成されている。
り、その間には三枚のＦＰＣ７、３０、３１が貼り合わ
されて構成されている。
【００１８】まずパネル１は、例えばポリＳｉやａ−Ｓ
ｉを採用したＴＦＴ、またはＥＬを採用した表示パネル
である。
ｉを採用したＴＦＴ、またはＥＬを採用した表示パネル
である。
【００１９】例えば、液晶パネルの場合、ＴＦＴ基板に
は、左右に複数本の配線（Ｃｒ）でなるゲートラインが
あり、上下に複数本延在されている配線がドレインライ
ンとして形成されている。そしてこの２種のラインによ
りマトリックス状に交点が構成され、ここにそれぞれＩ
ＴＯより成る表示電極、この表示電極と電気的に接続さ
れたＴＦＴが対と成って表示領域を構成している。また
対向する透明基板には、対向電極が形成されている。ま
た単純マトリツクスと言われる表示装置も考えられる。
これらのものは、既に公知であるため詳細は省く。
は、左右に複数本の配線（Ｃｒ）でなるゲートラインが
あり、上下に複数本延在されている配線がドレインライ
ンとして形成されている。そしてこの２種のラインによ
りマトリックス状に交点が構成され、ここにそれぞれＩ
ＴＯより成る表示電極、この表示電極と電気的に接続さ
れたＴＦＴが対と成って表示領域を構成している。また
対向する透明基板には、対向電極が形成されている。ま
た単純マトリツクスと言われる表示装置も考えられる。
これらのものは、既に公知であるため詳細は省く。
【００２０】そして液晶がこの二枚の間に形成されれ
ば、液晶表示素子として、またＥＬ材料が設けられれ
ば、ＥＬ表示素子となる。
ば、液晶表示素子として、またＥＬ材料が設けられれ
ば、ＥＬ表示素子となる。
【００２１】このパネル１の第１の側辺３２には、第１
の端子群４…が設けられ、第２の側辺３３には、第２の
端子群５…が設けられている。また残り側辺に設けられ
ても良い。
の端子群４…が設けられ、第２の側辺３３には、第２の
端子群５…が設けられている。また残り側辺に設けられ
ても良い。
【００２２】また混成集積回路基板３は、プリント基
板、セラミック基板、絶縁性金属基板等が考えられる
が、ここではプリント基板を採用している。この混成集
積回路基板３の第３の側辺には、第３の端子群６…が設
けられ、必要により第４の側辺３４…にも端子群が設け
られる。ここの端子群は、ＦＰＣ上に延在されている配
線との接続、ＩＣチップとの接続、また必要により下層
に設けられた混成集積回路基板との接続を実現してい
る。
板、セラミック基板、絶縁性金属基板等が考えられる
が、ここではプリント基板を採用している。この混成集
積回路基板３の第３の側辺には、第３の端子群６…が設
けられ、必要により第４の側辺３４…にも端子群が設け
られる。ここの端子群は、ＦＰＣ上に延在されている配
線との接続、ＩＣチップとの接続、また必要により下層
に設けられた混成集積回路基板との接続を実現してい
る。
【００２３】またパネル１側の第１の端子群４…と混成
集積回路基板３側の第３の端子群…は、第１のＦＰＣ７
に設けられた第６の端子群１２…と第７の端子群１３…
で接続されている。ここで第６の端子１２と第７の端子
１３は、配線により接続されているが、図面上では省略
した。ここで示す２カ所の端子群の形状は、例えば０．
１５ｍｍ×０．１５ｍｍ、ピッチは０．３ｍｍである。
集積回路基板３側の第３の端子群…は、第１のＦＰＣ７
に設けられた第６の端子群１２…と第７の端子群１３…
で接続されている。ここで第６の端子１２と第７の端子
１３は、配線により接続されているが、図面上では省略
した。ここで示す２カ所の端子群の形状は、例えば０．
１５ｍｍ×０．１５ｍｍ、ピッチは０．３ｍｍである。
【００２４】またパネル１側の第２の端子群５…、混成
集積回路基板側の第６の端子群４０…も同様である。こ
こで後述するが第６の端子群４０…はファインピッチで
混成集積回路基板３上に形成された端子と電気的に接続
され予め精度高く貼り合わされている。
集積回路基板側の第６の端子群４０…も同様である。こ
こで後述するが第６の端子群４０…はファインピッチで
混成集積回路基板３上に形成された端子と電気的に接続
され予め精度高く貼り合わされている。
【００２５】一方、パネル１と混成集積回路基板３との
間には、第２のＦＰＣ３０と第３のＦＰＣ３１が用意さ
れている。第２のＦＰＣ３０は、パネル側の第２の端子
群５…と同ピッチサイズの第８の端子群３５…が設けら
れ、貼り合わされている。
間には、第２のＦＰＣ３０と第３のＦＰＣ３１が用意さ
れている。第２のＦＰＣ３０は、パネル側の第２の端子
群５…と同ピッチサイズの第８の端子群３５…が設けら
れ、貼り合わされている。
【００２６】また混成集積回路基板３側は、予め第３の
ＦＰＣ３１が貼り合わされた状態で用意され、その後に
第１のＦＰＣ７が前述の通り貼り合わされる。
ＦＰＣ３１が貼り合わされた状態で用意され、その後に
第１のＦＰＣ７が前述の通り貼り合わされる。
【００２７】本発明のポイントは、第２のＦＰＣ３０の
第４の端子群３６…と第３のＦＰＣ３１の第５の端子群
３７…のピッチサイズである。つまり、前述したピッチ
サイズ、０．１５ｍｍ×０．１５ｍｍ、ピッチ：０．３
ｍｍよりもラフピッチに形成される。例えば、０．５ｍ
ｍ×０．５ｍｍ、１ｍｍピッチである。従って、第１の
ＦＰＣ７の貼り合わせでズレ、第３のＦＰＣ３１が左に
最大０．１５ｍｍ、そして第２のＦＰＣ３０が右側に最
大０．１５ｍｍずれても、電極サイズが０．５×０．５
ｍｍであるため、少なくとも０．２ｍｍは残り、コンタ
クトできる。
第４の端子群３６…と第３のＦＰＣ３１の第５の端子群
３７…のピッチサイズである。つまり、前述したピッチ
サイズ、０．１５ｍｍ×０．１５ｍｍ、ピッチ：０．３
ｍｍよりもラフピッチに形成される。例えば、０．５ｍ
ｍ×０．５ｍｍ、１ｍｍピッチである。従って、第１の
ＦＰＣ７の貼り合わせでズレ、第３のＦＰＣ３１が左に
最大０．１５ｍｍ、そして第２のＦＰＣ３０が右側に最
大０．１５ｍｍずれても、電極サイズが０．５×０．５
ｍｍであるため、少なくとも０．２ｍｍは残り、コンタ
クトできる。
【００２８】また図２のように貼り合わせると良い。つ
まり予め第３のＦＰＣ３１が精度高く貼り合わされた混
成集積回路基板３と、第２のＦＰＣ３０が精度高く貼り
合わされたパネル１を用意し、パネル１と混成集積回路
基板３との間に第１のＦＰＣ７を貼り合わせる。この状
態を示したものが図２である。そして最後に第４の端子
群３６…と第５の端子群３７…を貼り合わせると同時
に、電気的接続を行う。
まり予め第３のＦＰＣ３１が精度高く貼り合わされた混
成集積回路基板３と、第２のＦＰＣ３０が精度高く貼り
合わされたパネル１を用意し、パネル１と混成集積回路
基板３との間に第１のＦＰＣ７を貼り合わせる。この状
態を示したものが図２である。そして最後に第４の端子
群３６…と第５の端子群３７…を貼り合わせると同時
に、電気的接続を行う。
【００２９】ここで全ての端子群は、異方性導電樹脂で
コンタクトされても良いが、第４の端子群３６…と第５
の端子群３７…は、半田で接合されても良い。
コンタクトされても良いが、第４の端子群３６…と第５
の端子群３７…は、半田で接合されても良い。
【００３０】また第３のＦＰＣ３１の先端には、別途ボ
ンディングパッドとなる第９の端子群３８…が設けら
れ、混成集積回路基板３に実装された駆動ＩＣと金属細
線を介して電気的に接続されている。また第１のＦＰＣ
７には、別途ボンディングパッドとなる第１０の端子群
３９…が設けられ、混成集積回路基板３に実装された駆
動ＩＣと金属細線を介して電気的に接続されている。
ンディングパッドとなる第９の端子群３８…が設けら
れ、混成集積回路基板３に実装された駆動ＩＣと金属細
線を介して電気的に接続されている。また第１のＦＰＣ
７には、別途ボンディングパッドとなる第１０の端子群
３９…が設けられ、混成集積回路基板３に実装された駆
動ＩＣと金属細線を介して電気的に接続されている。
【００３１】続いて、第２のＦＰＣ３０と第３のＦＰＣ
３１の半田接続について図３を参照しながら説明する。
３１の半田接続について図３を参照しながら説明する。
【００３２】一番下には混成集積回路基板３があり、こ
の上には接着剤５２を介して第３のＦＰＣ３１が貼り合
わされている。当然第６の端子群４０…と混成集積回路
基板３側の端子群は、精度高く貼り合わされ、混成集積
回路基板３上の回路と電気的に接続されている。ここで
は、フレキシブルシートに銅箔が貼り合わされた状態で
図示しているが、多層配線で実現されていても良い。ま
たパネル１側に貼り合わされた第２のＦＰＣ３０が右上
に配置されている。ここでは、両面配線となっている。
コアとなるフレキシブルシート５３の両面に第４の端子
群３６…となる電極が形成され、絶縁処理のために表面
に更にフレキシブルシート５４が貼り合わされている。
５０は、スルーホールであり、スルーホール５０および
その周辺がフレキシブルシートから露出され第４の端子
群３６…となり、スルーホールから露出されている部分
が第５の端子群３７…となる。従ってここの端子群は、
およそ０．５×０．５ｍｍ、１ｍｍピッチで構成されて
あるため半田接続が可能であり、且つ異方性導電性樹脂
と異なり、コンタクト抵抗を低下させることができる。
尚、 ５１は、半田である。
の上には接着剤５２を介して第３のＦＰＣ３１が貼り合
わされている。当然第６の端子群４０…と混成集積回路
基板３側の端子群は、精度高く貼り合わされ、混成集積
回路基板３上の回路と電気的に接続されている。ここで
は、フレキシブルシートに銅箔が貼り合わされた状態で
図示しているが、多層配線で実現されていても良い。ま
たパネル１側に貼り合わされた第２のＦＰＣ３０が右上
に配置されている。ここでは、両面配線となっている。
コアとなるフレキシブルシート５３の両面に第４の端子
群３６…となる電極が形成され、絶縁処理のために表面
に更にフレキシブルシート５４が貼り合わされている。
５０は、スルーホールであり、スルーホール５０および
その周辺がフレキシブルシートから露出され第４の端子
群３６…となり、スルーホールから露出されている部分
が第５の端子群３７…となる。従ってここの端子群は、
およそ０．５×０．５ｍｍ、１ｍｍピッチで構成されて
あるため半田接続が可能であり、且つ異方性導電性樹脂
と異なり、コンタクト抵抗を低下させることができる。
尚、 ５１は、半田である。
【００３３】
【発明の効果】以上の説明からも明らかなように、パネ
ルと混成集積回路基板との間に、二枚のＦＰＣを用意
し、パネル側と接続されるＦＰＣの端子群、および混成
集積回路基板側と接続されるＦＰＣの端子群をファイン
ピッチで形成し、ＦＰＣ間を接続する端子群をラフピッ
チで構成することにより、第１のＦＰＣが貼り合わせ時
に多少ずれても、混成集積回路基板とパネルはＦＰＣを
介して確実に電気的に接続されることができる。また第
４の端子群と第５の端子群は、ラフピッチで形成される
ため、半田を介した接続が可能となり、表示装置のコン
タクト抵抗を低減させることができる。
ルと混成集積回路基板との間に、二枚のＦＰＣを用意
し、パネル側と接続されるＦＰＣの端子群、および混成
集積回路基板側と接続されるＦＰＣの端子群をファイン
ピッチで形成し、ＦＰＣ間を接続する端子群をラフピッ
チで構成することにより、第１のＦＰＣが貼り合わせ時
に多少ずれても、混成集積回路基板とパネルはＦＰＣを
介して確実に電気的に接続されることができる。また第
４の端子群と第５の端子群は、ラフピッチで形成される
ため、半田を介した接続が可能となり、表示装置のコン
タクト抵抗を低減させることができる。
【図１】本発明の表示装置を説明する図である。
【図２】表示装置の組立方法を説明する図である。
【図３】半田接続を説明する図である。
【図４】従来の表示装置の図である。
１ パネル
３ 混成集積回路基板
７ 第１のＦＰＣ
３０ 第２のＦＰＣ
３１ 第３のＦＰＣ
Claims (4)
- 【請求項１】 画像表示領域と、 前記画像表示領域の周囲に位置し、角部を構成する第１
の側辺と第２の側辺にそれぞれ第１の端子群と第２の端
子群を有するパネルと、 前記画像表示領域に信号を供給する回路が実装され、前
記第１の端子群と電気的に接続される第３の端子群がそ
の近傍に設けられた第３の側辺と前記第３の側辺と角部
を構成する第４の側辺を有する混成集積回路基板と、 前記第１の端子群と前記第３の端子群とを電気的に接続
する第１のＦＰＣと、 前記第２の端子群と一側辺は接続され、対向側には前記
第２の端子群よりもラフピッチの前記第４の端子群を有
する第２のＦＰＣと、 前記第４の端子群と実質同一ピッチで電気的に固着され
た第５の端子群が一側辺側に設けられ、対向側には前記
第５の端子群よりもファインピッチの第６の端子群が設
けられた第３のＦＰＣとを少なくとも有する事を特徴と
した表示装置。 - 【請求項２】 前記第３の端子群と前記第６の端子群に
近接した前記混成集積回路基板上には、前記画像表示用
のＩＣが実装される請求項１に記載の表示装置。 - 【請求項３】 前記第４の端子群と前記第５の端子群
は、半田を介して接続される表示装置。 - 【請求項４】 前記第４の端子の中央には、前記第５の
端子が露出するスルーホールが設けられ、前記スルーホ
ールに形成された半田を介して電気的に接続される請求
項３に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10828599A JP3515415B2 (ja) | 1999-04-15 | 1999-04-15 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10828599A JP3515415B2 (ja) | 1999-04-15 | 1999-04-15 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000298435A JP2000298435A (ja) | 2000-10-24 |
| JP3515415B2 true JP3515415B2 (ja) | 2004-04-05 |
Family
ID=14480795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10828599A Expired - Fee Related JP3515415B2 (ja) | 1999-04-15 | 1999-04-15 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3515415B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437667C (zh) * | 2006-01-09 | 2008-11-26 | 友达光电股份有限公司 | 柔性电路板及显示器 |
-
1999
- 1999-04-15 JP JP10828599A patent/JP3515415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000298435A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102113421B (zh) | 柔性基板和电路构造体 | |
| TW200930168A (en) | Flexible film and display device comprising the same | |
| JPWO2002021199A1 (ja) | 液晶表示装置 | |
| US7936066B2 (en) | Flexible film and display device comprising the same | |
| JP2006267605A (ja) | 表示装置 | |
| KR20080070420A (ko) | 인쇄회로기판 및 이를 갖는 표시 패널 어셈블리 | |
| TWM268600U (en) | Structure of chip on glass and liquid crystal display device using the structure | |
| JP2007273578A (ja) | 電子部品接続構造 | |
| US20080119069A1 (en) | Board device and board | |
| US11793040B2 (en) | Display device | |
| US11696474B2 (en) | Display device | |
| JPH10209581A (ja) | プリント配線板、液晶表示装置及び電子機器 | |
| KR20210027704A (ko) | 표시 장치 | |
| JP3515415B2 (ja) | 表示装置 | |
| KR19990014011A (ko) | 액정표시장치 | |
| JP2003222898A (ja) | 液晶表示装置 | |
| JP4067502B2 (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
| JP2000124575A (ja) | 配線基板、液晶装置及び電子機器 | |
| JP5257154B2 (ja) | 電子装置、電気光学装置および基板の接続構造 | |
| JPH0643473A (ja) | 液晶表示装置 | |
| JP3675185B2 (ja) | 配線基板、液晶装置及び電子機器 | |
| JPH09232377A (ja) | 実装構造体およびその製造方法 | |
| CN218995843U (zh) | 阵列基板、显示面板及显示装置 | |
| JP2009158833A (ja) | フレキシブルプリント配線基板の接続構造 | |
| JP4902060B2 (ja) | 液晶パネル用配線基板およびその取付構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040115 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| LAPS | Cancellation because of no payment of annual fees |