JP2005203745A - 駆動チップ及びこれを有する表示装置 - Google Patents
駆動チップ及びこれを有する表示装置 Download PDFInfo
- Publication number
- JP2005203745A JP2005203745A JP2004334187A JP2004334187A JP2005203745A JP 2005203745 A JP2005203745 A JP 2005203745A JP 2004334187 A JP2004334187 A JP 2004334187A JP 2004334187 A JP2004334187 A JP 2004334187A JP 2005203745 A JP2005203745 A JP 2005203745A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- output
- bump
- bumps
- base body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
- A23N15/00—Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs
- A23N15/08—Devices for topping or skinning onions or flower bulbs
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
- A23N7/00—Peeling vegetables or fruit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Food Science & Technology (AREA)
- Polymers & Plastics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】駆動チップ100は、内部に形成された駆動回路を含むベース本体110、ベース本体の一面に4列以上に形成され、各列はベース本体の長手方向に沿って配列される導電バンプ120、ベース本体の一面に形成され駆動回路と導電バンプを電気的に接続する導電配線130を含む。導電バンプ120は、導電配線を通じて駆動回路と対応されるセル領域に形成される。従って、導電バンプ間の離隔距離及び各導電バンプのサイズが増加され、表示パネルに接着される駆動チップの面積が増大するので、これらの間の結合信頼性を向上させることができる。
【選択図】図1
Description
このような液晶表示装置は、液晶を用いて映像を表示する平板表示装置の一つであって、他の表示装置と比較して、薄くて軽量であり、低い消費電力、及び低い駆動電圧を有するので、産業全般にかけて広範囲に用いられている。
前記駆動チップは、外部から印加された映像データを、前記液晶表示パネルを駆動するのに適合な駆動信号に変換して、適切なタイミングに合わせて、前記液晶表示パネルに印加する。このような駆動チップは、原価節減及び実装性を考慮して、チップオンガラス(以下、COG)実装方式を通じて液晶表示パネルと接続される。前記COG方式によると、駆動チップと液晶表示パネルとの間に異方性導電フィルム(以下、ACF)を介在した後、高温で圧着することにより、駆動チップと液晶表示パネルを電気的に接続する。
従って、本発明の目的は、駆動チップと表示パネルとの間の結合信頼性を向上させることができる駆動チップを提供することにある。
又、本発明の他の目的は、前記駆動チップを有する表示装置を提供することにある。
前記ベース本体は、内部に形成された駆動回路を含む。
前記導電バンプは、前記ベース本体の一面に4列以上に形成され、各列は前記ベース本体の長手方向に平行な第1方向に沿って配列される。
前記導電配線は、前記ベース本体の一面に形成され、前記駆動回路と前記導電バンプを電気的に接続する。
前記バース本体は、内部に駆動回路を具備し、前記駆動回路に対応されるセル領域及び前記セル領域に隣接した周辺領域を含む。
前記導電端子は、前記駆動回路と接続され前記周辺領域に形成される。
前記導電配線は、前記導電端子と接続され、前記セル領域に延長され、前記ベース本体の一面に形成される。
前記導電バンプは、前記セル領域に形成され前記導電配線と接続され、前記ベース本体の一面から突出するように形成される。
前記駆動チップは、内部に駆動回路を具備するベース本体、前記ベース本体の一面に前記ベース本体の長手方向に平行な第1方向に沿って4列以上に配列される導電バンプ、及び前記ベース本体の一面に形成され前記駆動回路と前記導電バンプを電気的に接続する導電配線を含む。
前記表示パネルは、前記駆動チップと接続されるパッド部、及び前記パッド部と接続される多数の信号ラインを含む。
図1は、本発明の一実施例による駆動チップを示す斜視図であり、図2は、図1に図示された駆動チップの一面を示す平面図である。
図1及び図2を参照すると、本発明の一実施例による駆動チップ100は、ベース本体110、導電バンプ120、及び導電配線130を含む。
導電バンプ120は、ベース本体110の一面に少なくとも4列以上に形成され、各列はベース本体110の長手方向に平行な第1方向に沿って配列される。導電バンプ120は、ベース本体110の一面と平行に切断した断面が四角形状を有する。
このようにベース本体110の一面に導電配線130を形成することにより、導電バンプ120の形成位置をベース本体110の一面の中央領域にシフトさせることができ、4列以上の配列が可能になる。
図3及び図4を参照すると、ベース本体110の内部には、半導体工程により形成された駆動回路112が具備される。駆動回路112は、外部から入力される映像信号を表示パネル(図示せず)を駆動するための駆動信号に変更して、表示パネルに印加する役割を行う。
ベース本体110は、駆動回路112と対応されるセル領域110a、及びセル領域110aに隣接してセル領域110aを囲む周辺領域110bに区分される。
導電端子113と導電バンプ120の接続関係を示す図4を参照すると、導電端子113は、ベース本体110の内部の周辺領域110bに形成され、ベース本体113の外部に露出される。導電バンプ120は、ベース本体110の一面にセル領域110aと対応して形成される。導電配線130の一端部は、周辺領域110bで導電端子113と接続され、導電配線130の他端部は、セル領域110aに延長され導電バンプ120と接続される。導電配線130は、導電端子113と導電バンプ120との間の安定的な接続のために、電気抵抗が低い金属材質からなる。
図5を参照すると、それぞれの出力バンプ124は、同じバンプ幅BWと同じバンプ長さBLを有する四角形状に形成され、ベース本体110の一面に3列に配列される。出力バンプ124の各列は、ベース本体110の長手方向と平行な第1方向に沿って配列され、各列は互いに第1距離d1で離隔して配列される。各列に配列される出力バンプ124は、互いに第2距離d2で離隔し、隣接した他の列の出力バンプ124と第1方向に垂直な第2方向に平行に配列される。
導電配線130は、ベース本体110のエッジ領域から延長され出力バンプ124とそれぞれ接続される。それぞれの導電配線130は、同じ配線幅LWを有し、互いに第3距離d3で離隔して形成される。
一例として、解像度が240×320である表示パネルに用いられる駆動チップ100は、1040個の出力バンプ124を含み、横20mm、縦3mmのサイズを有する。1040個の出力バンプ124をどのように配列するかによって、出力バンプ124のバンプ面積を変更することができる。
表1に示すように、出力バンプ124のバンプ幅BWは、配列数が増加するほど増加されることが分かる。従って、出力バンプ124のバンプ長さBLが同じである場合、配列数が増加するほど、各出力バンプ124のサイズが増加され、全ての出力バンプ124のサイズを合するバンプ面積も増加する。
図6を参照すると、出力バンプ124の配列数が増加するほど、バンプ面積が増加することが分かる。具体的に、出力バンプ124が2列に配列された場合、バンプ面積は、バンプ幅BW、バンプ長さBL、及び出力バンプ124の個数を全部かけると、1664μm2になる。反面、出力バンプ124が3列に配列された場合、バンプ面積は2080μm2になる。
駆動チップ100と表示パネルとの安定的な結合のためには、バンプ面積が2000μm2以上に形成されることが好ましい。従って、図6に示すように、出力バンプ124の配列数を3列以上に配列することにより、結合信頼性を向上させることができる。
図7を参照すると、他の実施例による駆動チップ200は、ベース本体210、入力バンプ220、出力バンプ230、及び導電配線240を含む。
入力バンプ220は、ベース本体210の長手方向である第1方向に沿って1列に配列される。
出力バンプ230は、前記第1方向に沿って3列に配列される。各列に配列される出力バンプ230は、隣接した他の列に配列される出力バンプ230と前記第1方向に垂直な第2方向線を基準に第4距離d4だけシフトされるように形成される。第4距離d4は、導電配線240の配線幅と、出力バンプ230と導電配線240との間の離隔距離等を考慮して決定される。
図示されていないが、導電配線240を直線ではない他の形態に形成することができる。即ち、導電配線240がベース本体210のエッジ領域からそれぞれの出力バンプ230に延長される途中で他の列の出力バンプ230と対応される位置では、出力バンプ230と導電配線240との間の離隔距離をより大きく形成することができる。このように出力バンプ230と導電配線240との間の離隔距離を大きく形成することにより、隣接した出力バンプ230と導電配線240との間で発生できる信号歪曲現象を減少させることができる。
本実施例において、出力バンプ230は3列に配列されるが、出力バンプ230の個数の増加によって4列以上に配列されることもできる。
図8を参照すると、更なる他の実施例による駆動チップ300は、ベース本体310、入力バンプ320、第1出力バンプ〜第3出力バンプ330、340、350、及び導電配線を含む。本実施例において、入力バンプ320及び第1出力バンプ330の構成は、図2に図示された入力バンプ122及び出力バンプ124と同じ構成を有するので、その重複された説明は省略する。
一例として、駆動チップ300が結合される表示パネルが液晶表示パネルである場合、第1出力バンプ330は、液晶表示パネルに形成されたデータラインとそれぞれ接続され、第2出力バンプ及び第3出力バンプ340、350は、前記液晶表示パネルに前記データラインと垂直な方向に形成されたゲートラインとそれぞれ接続される。
図9は、本発明の一実施例による表示装置を示す斜視図であり、図10は、図9に図示された第1基板のパッド部を拡大した部分拡大図である。本実施例において、駆動チップは、図1及び図2に図示された駆動チップ100と同じなので、重複される説明は省略し、同じ名称及び同じ図面符号を用いる。
表示パネル600は、第1基板610、第1基板610と対向して結合される第2基板620、及び第1基板610と第2基板620との間に介在される液晶(図示せず)を含む液晶表示パネルである。
第1基板610は、スイッチング素子である薄膜トランジスタ(TFT)(図示せず)がマトリックス形態で形成されている透明なガラス基板である。前記TFTのソース端子にはデータラインが接続され、ゲート端子にはゲートラインが接続される。又、ドレイン端子には透明な導電性材質からなる画素電極が接続される。
パッド部700は、入力パッド710及び出力パッド720を含む。
入力パッド710は、第1基板610上に1列に形成される。入力パッド710は、多数の信号ライン730、740のうち、映像信号を第1基板610に印加するために、外部から第1基板610と接続される信号印加手段(図示せず)と接続される入力ライン730と接続される。入力パッド710は、前記信号印加手段及び入力ライン730を通じて印加された映像信号を駆動チップ100に印加するために、入力バンプ122と一対一に対応されるように形成される。
このような構成を有する表示パネル600は、前記TFTのゲート端子及びソース端子に電源が印加されTFTがターンオンされると、画素電極と共通電極との間には電界が形成される。このような電界によって、第1基板610と第2基板620との間に注入された液晶の配列角が変化され、変化された配列角に応じて光透過度が変更され、所望する階調の映像を得ることになる。
図11は、図9のB−B′に沿って切断した断面図である。
図11を参照すると、駆動チップ100は、COG工程により第1基板610のパッド部700に実装される。即ち、駆動チップ100は、第1基板610との間に異方性導電フィルム800を介在した後、外部から加わる適切な温度及び圧力によって第1基板610に結合される。
導電粒子820は、小さい球形状を有する。入力バンプ122と入力パッド710との間、及び出力バンプ124と出力パッド720との間に位置する導電粒子820は、外部から加わる圧力により変形され、入力バンプ122と入力パッド710、及び出力バンプ124と出力パッド720をそれぞれ電気的に接続する。
接着樹脂810は熱硬化性樹脂からなり、外部から加わる熱により硬化され駆動チップ100を第1基板610に固定させる。
又、導電バンプの配列数を4列以上に形成することにより、導電バンプ間の離隔距離及び各導電バンプのサイズを増加させることができ、表示パネルとの結合信頼性を向上させることができる。
110 ベース本体
112 駆動回路
113 導電端子
120 導電バンプ
122 入力バンプ
124 出力バンプ
130 導電配線
140 衝撃吸収層
500 表示装置
600 表示パネル
700 パッド部
710 入力パッド
720 出力パッド
800 異方性導電フィルム
810 接着樹脂
820 導電粒子
Claims (20)
- 内部に形成された駆動回路を含むベース本体と、
前記ベース本体の一面に4列以上に形成され、各列は前記ベース本体の長手方向に平行な第1方向に沿って配列される導電バンプと、
前記ベース本体の一面に形成され、前記駆動回路と前記導電バンプを電気的に接続する導電配線と、
を含むことを特徴とする駆動チップ。 - 前記導電バンプは、
1列以上に形成される入力バンプと、
3列以上に形成される第1出力バンプと、
を含むことを特徴とする請求項1記載の駆動チップ。 - 前記第1出力バンプの各列は、互いに第1距離で離隔して配列されることを特徴とする請求項2記載の駆動チップ。
- 前記各列に配列される前記第1出力バンプは、互いに第2距離で離隔し、隣接した他の列の前記第1出力バンプと前記第1方向に垂直な第2方向に平行に配列されることを特徴とする請求項3記載の駆動チップ。
- 前記各列に配列される前記第1出力バンプは、隣接した他の列の前記第1出力バンプと前記第1方向に垂直な第2方向を基準として第3距離だけ移動して形成されることを特徴とする請求項3記載の駆動チップ。
- 前記第1出力バンプは、左右対称構造で形成されることを特徴とする請求項5記載の駆動チップ。
- 前記導電バンプは、
前記入力バンプ及び前記第1出力バンプの両側部にそれぞれ形成され、前記第1方向に垂直な第2方向に沿って1列以上に配列される第2出力バンプ及び第3出力バンプ
を更に含むことを特徴とする請求項2記載の駆動チップ。 - 前記導電バンプは、前記駆動回路と対応する領域に形成されることを特徴とする請求項1記載の駆動チップ。
- 内部に駆動回路を具備し、前記駆動回路に対応されるセル領域及び前記セル領域に隣接した周辺領域を含むベース本体と、
前記駆動回路と接続され前記周辺領域に形成される導電端子と、
前記導電端子と接続され前記セル領域に延長され、前記ベース本体の一面に形成される導電配線と、
前記セル領域に形成され前記導電配線と接続され、前記ベース本体の一面から突出する導電バンプと、
を含むことを特徴とする駆動チップ。 - 前記導電バンプは4列以上に配列され、各列に配列される前記導電バンプは、前記ベース本体の長手方向と平行な第1方向に沿って配列されることを特徴とする請求項9記載の駆動チップ。
- 前記導電端子は、
前記駆動回路を駆動するために、外部から入力される入力信号の印加を受けるための入力端子と、
前記駆動回路から出力される出力信号を外部に出力するための出力端子と、
を含むことを特徴とする請求項10記載の駆動チップ。 - 前記導電バンプは、
前記導電配線を通じて前記入力端子と接続され、前記第1方向に沿って1列以上に配列される入力バンプと、
前記導電配線を通じて前記出力端子と接続され、前記第1方向に沿って3列以上に配列される出力バンプと、
を含むことを特徴とする請求項11記載の駆動チップ。 - 前記導電配線は同じ配線幅を有し、互いに隣接した前記導電配線間の離隔距離は同じであることを特徴とする請求項9記載の駆動チップ。
- 前記ベース本体と前記導電配線との間に介在される衝撃吸収層を更に含むことを特徴とする請求項9記載の駆動チップ。
- 内部に駆動回路を具備するベース本体、前記ベース本体の一面に前記ベース本体の長手方向に平行な第1方向に沿って4列以上に配列される導電バンプ、及び前記ベース本体の一面に形成され前記駆動回路と前記導電バンプを電気的に接続する導電配線を含む駆動チップと、
前記駆動チップと接続されるパッド部、及び前記パッド部と接続される多数の信号ラインを有する表示パネルと、
を含むことを特徴とする表示装置。 - 前記導電バンプは、
1列以上に形成される入力バンプと、
3列以上に形成される出力バンプと、
を含むことを特徴とする請求項15記載の表示装置。 - 前記パッド部は、
前記駆動チップを駆動するために外部から印加される入力信号を前記駆動チップに入力するために、前記入力バンプと接続される入力パッドと、
前記駆動チップから出力される出力信号を前記表示パネルに出力するために、前記出力バンプと接続される出力パッドと、
を含むことを特徴とする請求項16記載の表示装置。 - 前記入力パッド及び前記出力パッドは、前記入力バンプ及び前記出力バンプと対称的に配列されることを特徴とする請求項17記載の表示装置。
- 前記駆動チップは、異方性導電フィルムを介して前記表示パネルと電気的に接続されることを特徴とする請求項15記載の表示装置。
- 前記表示パネルは、液晶の配列を変更して映像を表示する液晶表示パネルを含むことを特徴とする請求項15記載の表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040002965A KR101000455B1 (ko) | 2004-01-15 | 2004-01-15 | 구동 칩 및 이를 갖는 표시장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203745A true JP2005203745A (ja) | 2005-07-28 |
Family
ID=34747819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004334187A Pending JP2005203745A (ja) | 2004-01-15 | 2004-11-18 | 駆動チップ及びこれを有する表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7450393B2 (ja) |
JP (1) | JP2005203745A (ja) |
KR (1) | KR101000455B1 (ja) |
CN (1) | CN100479139C (ja) |
TW (1) | TWI364574B (ja) |
WO (1) | WO2005067398A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153801A (ja) * | 2014-02-12 | 2015-08-24 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法及び接続体 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4207768B2 (ja) * | 2003-12-16 | 2009-01-14 | セイコーエプソン株式会社 | 電気光学装置並びに電子機器 |
KR20050079399A (ko) * | 2004-02-05 | 2005-08-10 | 삼성전자주식회사 | 이방성도전필름 및 범프와, 이를 갖는 반도체 칩의 실장구조체 |
KR20070044204A (ko) * | 2005-10-24 | 2007-04-27 | 엘지이노텍 주식회사 | 액정표시장치 |
KR100823699B1 (ko) * | 2006-11-29 | 2008-04-21 | 삼성전자주식회사 | 플립칩 어셈블리 및 그 제조 방법 |
JP5226562B2 (ja) * | 2008-03-27 | 2013-07-03 | デクセリアルズ株式会社 | 異方性導電フィルム、並びに、接合体及びその製造方法 |
US8299631B2 (en) * | 2008-09-01 | 2012-10-30 | Sharp Kabushiki Kaisha | Semiconductor element and display device provided with the same |
KR101630332B1 (ko) * | 2009-12-22 | 2016-06-14 | 엘지디스플레이 주식회사 | 구동회로 칩 및 이를 포함하는 표시 장치 |
KR101925541B1 (ko) * | 2012-08-06 | 2018-12-06 | 삼성디스플레이 주식회사 | 구동 ic실장 장치 및 구동 ic 실장 방법 |
TWI514532B (zh) * | 2013-08-27 | 2015-12-21 | Forcelead Technology Corp | 晶片凸塊結構 |
KR20150080825A (ko) * | 2014-01-02 | 2015-07-10 | 삼성디스플레이 주식회사 | 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 |
TW201613047A (en) * | 2014-09-19 | 2016-04-01 | Chunghwa Picture Tubes Ltd | Bonding method for chips and driving chip of display |
KR102535557B1 (ko) | 2016-03-07 | 2023-05-24 | 삼성디스플레이 주식회사 | 표시 장치 및 전자 디바이스 |
US9960151B2 (en) * | 2016-08-02 | 2018-05-01 | Novatek Microelectronics Corp. | Semiconductor device, display panel assembly, semiconductor structure |
CN106773389A (zh) * | 2016-12-30 | 2017-05-31 | 惠科股份有限公司 | 液晶显示装置及其面板、显示面板与系统电路的连接结构 |
CN106598346A (zh) * | 2017-01-03 | 2017-04-26 | 京东方科技集团股份有限公司 | 一种触控显示面板及显示装置 |
KR102600528B1 (ko) * | 2018-06-18 | 2023-11-09 | 삼성디스플레이 주식회사 | 표시 장치 |
CN112310035B (zh) * | 2020-07-31 | 2024-08-20 | 比特大陆发展有限公司 | 封装基板和芯板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6477025A (en) * | 1987-09-18 | 1989-03-23 | Seiko Epson Corp | Liquid crystal panel structure |
JPH11337966A (ja) * | 1998-05-21 | 1999-12-10 | Sharp Corp | 半導体装置 |
JP2000276073A (ja) * | 1999-03-26 | 2000-10-06 | Toshiba Corp | 平面表示装置 |
JP2003347338A (ja) * | 2002-05-29 | 2003-12-05 | Sharp Corp | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5705855A (en) * | 1995-01-13 | 1998-01-06 | Motorola, Inc. | Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same |
US6506672B1 (en) * | 1999-06-30 | 2003-01-14 | University Of Maryland, College Park | Re-metallized aluminum bond pad, and method for making the same |
JP3565334B2 (ja) * | 2001-01-25 | 2004-09-15 | シャープ株式会社 | 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 |
TW506103B (en) * | 2001-08-06 | 2002-10-11 | Au Optronics Corp | Bump layout on a chip |
JP3573150B2 (ja) * | 2002-01-25 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びこれを含む電気光学装置 |
US6885146B2 (en) * | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
JP4052631B2 (ja) * | 2002-05-17 | 2008-02-27 | 株式会社東芝 | アクティブマトリクス型表示装置 |
KR20060042303A (ko) * | 2004-11-09 | 2006-05-12 | 삼성전자주식회사 | 가요성 액정 표시 장치의 제조 방법 |
-
2004
- 2004-01-15 KR KR1020040002965A patent/KR101000455B1/ko active IP Right Grant
- 2004-06-11 WO PCT/KR2004/001394 patent/WO2005067398A2/en active Application Filing
- 2004-06-11 CN CNB2004800404512A patent/CN100479139C/zh not_active Expired - Lifetime
- 2004-06-18 TW TW093117653A patent/TWI364574B/zh not_active IP Right Cessation
- 2004-06-30 US US10/881,156 patent/US7450393B2/en active Active
- 2004-11-18 JP JP2004334187A patent/JP2005203745A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6477025A (en) * | 1987-09-18 | 1989-03-23 | Seiko Epson Corp | Liquid crystal panel structure |
JPH11337966A (ja) * | 1998-05-21 | 1999-12-10 | Sharp Corp | 半導体装置 |
JP2000276073A (ja) * | 1999-03-26 | 2000-10-06 | Toshiba Corp | 平面表示装置 |
JP2003347338A (ja) * | 2002-05-29 | 2003-12-05 | Sharp Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015153801A (ja) * | 2014-02-12 | 2015-08-24 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法及び接続体 |
Also Published As
Publication number | Publication date |
---|---|
TW200523610A (en) | 2005-07-16 |
WO2005067398A3 (en) | 2005-09-22 |
US20050157244A1 (en) | 2005-07-21 |
CN1906761A (zh) | 2007-01-31 |
WO2005067398A2 (en) | 2005-07-28 |
CN100479139C (zh) | 2009-04-15 |
KR101000455B1 (ko) | 2010-12-13 |
KR20050075476A (ko) | 2005-07-21 |
TWI364574B (en) | 2012-05-21 |
US7450393B2 (en) | 2008-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4782410B2 (ja) | 駆動チップ及びこれを有する表示装置 | |
CN109377890B (zh) | 柔性显示装置 | |
JP2005203745A (ja) | 駆動チップ及びこれを有する表示装置 | |
US6819370B2 (en) | Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line | |
KR102300254B1 (ko) | 표시 장치 | |
US11009732B2 (en) | Display panel and display device | |
US11215883B2 (en) | Chip on film package and display apparatus having ihe same | |
JP4504795B2 (ja) | 駆動チップ及びこれを有する表示装置 | |
US9305990B2 (en) | Chip-on-film package and device assembly including the same | |
JP2016127259A (ja) | 表示装置 | |
US20190067844A1 (en) | Connector, display device including the same, and method of manufacturing the display device | |
US20210408212A1 (en) | Flexible display screen and display device | |
US11877483B2 (en) | Display device with circuit film coupled to lateral surface of base substrate | |
JP2006243724A (ja) | 駆動チップ、表示装置及びその製造方法 | |
US10048550B2 (en) | Driver chip structure and liquid crystal display device | |
KR100766895B1 (ko) | 표시 장치 | |
EP3786698B1 (en) | Auxiliary coupling layer and display device having the same | |
KR102078993B1 (ko) | 유기발광 디스플레이 장치 | |
KR20060034034A (ko) | 구동칩 및 이를 갖는 표시장치 | |
JP2009277745A (ja) | 基板電極構造及び基板電極と駆動素子を使用した接合構造 | |
JP2011146502A (ja) | 回路基板、及び接続構造体 | |
JP2003202814A (ja) | 配線基板およびこれを用いた表示装置 | |
KR20070037796A (ko) | 액정표시장치 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |