JP2005203745A - 駆動チップ及びこれを有する表示装置 - Google Patents

駆動チップ及びこれを有する表示装置 Download PDF

Info

Publication number
JP2005203745A
JP2005203745A JP2004334187A JP2004334187A JP2005203745A JP 2005203745 A JP2005203745 A JP 2005203745A JP 2004334187 A JP2004334187 A JP 2004334187A JP 2004334187 A JP2004334187 A JP 2004334187A JP 2005203745 A JP2005203745 A JP 2005203745A
Authority
JP
Japan
Prior art keywords
conductive
output
bump
bumps
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004334187A
Other languages
English (en)
Inventor
Shunko So
春 鎬 宋
Weon-Sik Oh
元 植 呉
Ju-Young Yoon
冑 永 尹
Seong-Yong Hwang
星 龍 黄
Sung-Lak Choi
成 洛 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005203745A publication Critical patent/JP2005203745A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • AHUMAN NECESSITIES
    • A23FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23NMACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N15/00Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs
    • A23N15/08Devices for topping or skinning onions or flower bulbs
    • AHUMAN NECESSITIES
    • A23FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23NMACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N7/00Peeling vegetables or fruit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02377Fan-in arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】駆動チップと表示パネルとの結合信頼性を向上させる。
【解決手段】駆動チップ100は、内部に形成された駆動回路を含むベース本体110、ベース本体の一面に4列以上に形成され、各列はベース本体の長手方向に沿って配列される導電バンプ120、ベース本体の一面に形成され駆動回路と導電バンプを電気的に接続する導電配線130を含む。導電バンプ120は、導電配線を通じて駆動回路と対応されるセル領域に形成される。従って、導電バンプ間の離隔距離及び各導電バンプのサイズが増加され、表示パネルに接着される駆動チップの面積が増大するので、これらの間の結合信頼性を向上させることができる。
【選択図】図1

Description

本発明は、駆動チップ及びこれを有する表示装置に関し、より詳細には、表示パネルと接続されるバンプの全体面積を増加させることができる駆動チップ及びこれを有する表示装置に関するものである。
一般に、移動通信端末機、デジタルカメラ、ノートパソコン、モニター等の多様な電子機器には、映像を表示するための映像表示装置が含まれる。前記映像表示装置としては、多様な種類を用いることができる。しかし、前記電子機器の特性上、平板形状を有する表示装置が主に用いられ、平板表示装置中でも特に液晶表示装置が広く用いられている。
このような液晶表示装置は、液晶を用いて映像を表示する平板表示装置の一つであって、他の表示装置と比較して、薄くて軽量であり、低い消費電力、及び低い駆動電圧を有するので、産業全般にかけて広範囲に用いられている。
従来の液晶表示装置は、映像を表示するための液晶表示パネル及び前記液晶表示パネルを駆動するための駆動チップを含む。
前記駆動チップは、外部から印加された映像データを、前記液晶表示パネルを駆動するのに適合な駆動信号に変換して、適切なタイミングに合わせて、前記液晶表示パネルに印加する。このような駆動チップは、原価節減及び実装性を考慮して、チップオンガラス(以下、COG)実装方式を通じて液晶表示パネルと接続される。前記COG方式によると、駆動チップと液晶表示パネルとの間に異方性導電フィルム(以下、ACF)を介在した後、高温で圧着することにより、駆動チップと液晶表示パネルを電気的に接続する。
一方、駆動チップは、液晶表示パネルとの電気的な接続のための導電バンプを含む。導電バンプは、液晶表示パネルに形成されたデータライン及びゲートラインの個数と同じ個数を有するように形成される。最近には、液晶表示パネルが漸次に高解像度化されることにより、データライン及びゲートラインの個数が増加されており、これによって駆動チップが必要とする導電バンプの個数も増加している。
しかし、導電バンプを形成することができる位置が制限されているため、導電バンプの個数が増加されるほど、導電バンプと導電バンプとの間の離隔距離が減少され、各導電バンプのサイズが小さくなる。従って、ACFを用いたCOG実装方式において、短絡又は断線等の接触不良が発生する虞がある。
従って、本発明の目的は、駆動チップと表示パネルとの間の結合信頼性を向上させることができる駆動チップを提供することにある。
又、本発明の他の目的は、前記駆動チップを有する表示装置を提供することにある。
前述した本発明の目的を達成するための駆動チップは、ベース本体、導電バンプ、及び導電配線を含む。
前記ベース本体は、内部に形成された駆動回路を含む。
前記導電バンプは、前記ベース本体の一面に4列以上に形成され、各列は前記ベース本体の長手方向に平行な第1方向に沿って配列される。
前記導電配線は、前記ベース本体の一面に形成され、前記駆動回路と前記導電バンプを電気的に接続する。
又、本発明の目的を達成するための他の観点の駆動チップは、ベース本体、導電端子、導電配線、及び導電バンプを含む。
前記バース本体は、内部に駆動回路を具備し、前記駆動回路に対応されるセル領域及び前記セル領域に隣接した周辺領域を含む。
前記導電端子は、前記駆動回路と接続され前記周辺領域に形成される。
前記導電配線は、前記導電端子と接続され、前記セル領域に延長され、前記ベース本体の一面に形成される。
前記導電バンプは、前記セル領域に形成され前記導電配線と接続され、前記ベース本体の一面から突出するように形成される。
本発明の他の目的を達成するための表示装置は、駆動チップ及び表示パネルを含む。
前記駆動チップは、内部に駆動回路を具備するベース本体、前記ベース本体の一面に前記ベース本体の長手方向に平行な第1方向に沿って4列以上に配列される導電バンプ、及び前記ベース本体の一面に形成され前記駆動回路と前記導電バンプを電気的に接続する導電配線を含む。
前記表示パネルは、前記駆動チップと接続されるパッド部、及び前記パッド部と接続される多数の信号ラインを含む。
このような駆動チップ及びこれを有する表示装置によると、導電バンプを4列以上に配列することにより、導電バンプ間の離隔距離及び各導電バンプのサイズを増加させることができ、表示パネルとの結合信頼性を向上させることができる。
以下、添付図面を参照して、本発明の好ましい実施例をより詳細に説明する。
図1は、本発明の一実施例による駆動チップを示す斜視図であり、図2は、図1に図示された駆動チップの一面を示す平面図である。
図1及び図2を参照すると、本発明の一実施例による駆動チップ100は、ベース本体110、導電バンプ120、及び導電配線130を含む。
ベース本体110は絶縁物質からなり、第1方向を長手方向に有する直体形状に形成される。ベース本体110の内部には、外部から入力される映像信号を駆動に必要な駆動信号に加工するための駆動回路(図示せず)が具備される。前記駆動回路は、半導体工程により形成される。
導電バンプ120は、ベース本体110の一面に少なくとも4列以上に形成され、各列はベース本体110の長手方向に平行な第1方向に沿って配列される。導電バンプ120は、ベース本体110の一面と平行に切断した断面が四角形状を有する。
導電バンプ120は、入力バンプ122及び出力バンプ124で構成される。入力バンプ122は、第1方向に沿って1列に配列される。出力バンプ124は、第1方向に沿って3列に配列される。要求される導電バンプ120の個数が多くなると、入力バンプ122は、1列以上に形成されることができ、出力バンプ124は、3列以上に形成されることができる。入力バンプ122と出力バンプ124は、同じ形状及びサイズで形成されることができるが、必要とする入力バンプ122の個数が少ない場合、入力バンプ122は出力バンプ124より多く形成されることができる。
導電配線130は、ベース本体110の内部に形成された駆動回路と導電バンプ120を電気的に接続するために、ベース本体110の一面に形成される。導電配線130はベース本体110の一面のうち、第1方向と平行なエッジ領域で前記駆動回路と接続され、ベース本体110の一面の中央領域に延長され、それぞれの導電バンプ120と接続される。
このようにベース本体110の一面に導電配線130を形成することにより、導電バンプ120の形成位置をベース本体110の一面の中央領域にシフトさせることができ、4列以上の配列が可能になる。
図3は、図1に図示された駆動チップをベース本体の一面と平行に切断した断面図であり、図4は、図1のA−A′に沿って切断した断面図である。
図3及び図4を参照すると、ベース本体110の内部には、半導体工程により形成された駆動回路112が具備される。駆動回路112は、外部から入力される映像信号を表示パネル(図示せず)を駆動するための駆動信号に変更して、表示パネルに印加する役割を行う。
ベース本体110は、駆動回路112と対応されるセル領域110a、及びセル領域110aに隣接してセル領域110aを囲む周辺領域110bに区分される。
ベース本体110の内部には、駆動回路112と接続され、駆動回路112から延長され、周辺領域110bに形成される導電端子113が具備される。導電端子113は、外部から入力される映像信号の入力を受けるための入力端子114、及び駆動回路112から出力される駆動信号を出力するための出力端子115を含む。入力端子114は、駆動回路112の一側部から延長されベース本体110の長手方向に沿って一列に形成される。出力端子115は、駆動回路112の一側部の反対側である他側部から延長され、ベース本体110の長手方向に沿って一列に形成される。図示されていないが、必要とする出力端子115の個数が多い場合、出力端子115は、ベース本体110の長手方向に沿って2列以上に配列されることができる。又、出力端子115は、駆動回路112の一側部と垂直な両側部にベース本体110の長手方向と垂直な方向に沿って1列以上に形成されることもできる。
入力端子114及び出力端子115は、ベース本体110の一面に形成された導電配線130を通じて、入力バンプ122及び出力バンプ124にそれぞれ電気的に接続される。
導電端子113と導電バンプ120の接続関係を示す図4を参照すると、導電端子113は、ベース本体110の内部の周辺領域110bに形成され、ベース本体113の外部に露出される。導電バンプ120は、ベース本体110の一面にセル領域110aと対応して形成される。導電配線130の一端部は、周辺領域110bで導電端子113と接続され、導電配線130の他端部は、セル領域110aに延長され導電バンプ120と接続される。導電配線130は、導電端子113と導電バンプ120との間の安定的な接続のために、電気抵抗が低い金属材質からなる。
このように導電バンプ120を導電端子113が形成された周辺領域110bに形成せずに、導電配線130を用いてセル領域110aに形成することにより、周辺領域110bのサイズを減らしてベース本体110の全体サイズを減少させることができる。
駆動チップ100は、ベース本体110と導電配線130との間に形成される衝撃吸収層140を更に含むことができる。衝撃吸収層140は、導電バンプ120を通じて加わる外部衝撃が、駆動回路112に及ぼす影響を減らす役割を行う。即ち、駆動チップ100は、外部の表示パネル(図示せず)に熱圧着工程を通じて結合される。この際、表示パネルと直接的に接続される導電バンプ120には、圧着による外部衝撃が加わる。導電バンプ120は、駆動回路112と対応されるセル領域110aに配置されるので、導電バンプ120に加わった外部衝撃は、駆動回路112まで伝達され、駆動回路112の誤動作を誘発することになる。従って、導電バンプ120と駆動回路112との間に衝撃吸収層140を形成することにより、導電バンプ120から駆動回路112まで伝達される外部衝撃を減少させることができる。衝撃吸収層140は、導電配線130間の絶縁のために絶縁物質からなる。
図5は、図2に図示された出力バンプと導電配線との接続関係を具体的に示す平面図である。
図5を参照すると、それぞれの出力バンプ124は、同じバンプ幅BWと同じバンプ長さBLを有する四角形状に形成され、ベース本体110の一面に3列に配列される。出力バンプ124の各列は、ベース本体110の長手方向と平行な第1方向に沿って配列され、各列は互いに第1距離d1で離隔して配列される。各列に配列される出力バンプ124は、互いに第2距離d2で離隔し、隣接した他の列の出力バンプ124と第1方向に垂直な第2方向に平行に配列される。
導電配線130は、ベース本体110のエッジ領域から延長され出力バンプ124とそれぞれ接続される。それぞれの導電配線130は、同じ配線幅LWを有し、互いに第3距離d3で離隔して形成される。
このように出力バンプ124を3列に配列することにより、外部の表示パネルと実際に接触される出力バンプ124のバンプ面積を増加させることができる。
一例として、解像度が240×320である表示パネルに用いられる駆動チップ100は、1040個の出力バンプ124を含み、横20mm、縦3mmのサイズを有する。1040個の出力バンプ124をどのように配列するかによって、出力バンプ124のバンプ面積を変更することができる。
Figure 2005203745
表1は、出力バンプ124の配列数によるバンプ幅BWを示す。表1において、配線幅、配線/配線間隔、及び配線/バンプ間隔は、表示パネルのデザインルールによって決定される。本実施例において、導電配線130の配線幅LWは10μmであり、導電配線130間の第3距離d3は5μmであり、導電配線130と出力バンプ124間の間隔は5μmである。バンプ/バンプ間隔は、出力バンプ124と出力バンプ124との間の第2距離d2であり、前記配線幅、配線/配線間隔、及び配線/バンプ間隔によって決定される。ピッチは、出力バンプ124の中央から隣接した出力バンプ124の中央までの距離であり、ベース本体110の一面の面積及び出力バンプ124の個数によって決定される。バンプ幅は、出力バンプ124のバンプ幅BWを示し、前記ピッチから前記バンプ/バンプ間隔を引いた値である。
表1に示すように、出力バンプ124のバンプ幅BWは、配列数が増加するほど増加されることが分かる。従って、出力バンプ124のバンプ長さBLが同じである場合、配列数が増加するほど、各出力バンプ124のサイズが増加され、全ての出力バンプ124のサイズを合するバンプ面積も増加する。
図6は、出力バンプの配列数によるバンプ面積を示すグラフである。本グラフにおいて、出力バンプ124のバンプ長さBLは80μmである。
図6を参照すると、出力バンプ124の配列数が増加するほど、バンプ面積が増加することが分かる。具体的に、出力バンプ124が2列に配列された場合、バンプ面積は、バンプ幅BW、バンプ長さBL、及び出力バンプ124の個数を全部かけると、1664μm2になる。反面、出力バンプ124が3列に配列された場合、バンプ面積は2080μmになる。
駆動チップ100と表示パネルとの安定的な結合のためには、バンプ面積が2000μm以上に形成されることが好ましい。従って、図6に示すように、出力バンプ124の配列数を3列以上に配列することにより、結合信頼性を向上させることができる。
図7は、本発明の他の実施例による駆動チップを示す平面図である。
図7を参照すると、他の実施例による駆動チップ200は、ベース本体210、入力バンプ220、出力バンプ230、及び導電配線240を含む。
入力バンプ220は、ベース本体210の長手方向である第1方向に沿って1列に配列される。
出力バンプ230は、前記第1方向に沿って3列に配列される。各列に配列される出力バンプ230は、隣接した他の列に配列される出力バンプ230と前記第1方向に垂直な第2方向線を基準に第4距離d4だけシフトされるように形成される。第4距離d4は、導電配線240の配線幅と、出力バンプ230と導電配線240との間の離隔距離等を考慮して決定される。
又、出力バンプ230は、ベース本体210の長さを二等分する仮想の中央ラインCLを基準に左右対称を成すように配列される。駆動チップ200を外部の表示パネルに接続するために、異方性導電フィルムACFが用いられる。異方性導電フィルムに含まれた接着樹脂は、駆動チップ200と表示パネルの結合時、出力バンプ230の間を通じて流動される。従って、出力バンプ230を前記のように左右対称構造で形成することにより、前記接着樹脂が駆動チップ200の全体面積に均一に広がることができる。
導電配線240は、ベース本体210のエッジ領域から直線に延長されて、それぞれの出力バンプ230と接続される。
図示されていないが、導電配線240を直線ではない他の形態に形成することができる。即ち、導電配線240がベース本体210のエッジ領域からそれぞれの出力バンプ230に延長される途中で他の列の出力バンプ230と対応される位置では、出力バンプ230と導電配線240との間の離隔距離をより大きく形成することができる。このように出力バンプ230と導電配線240との間の離隔距離を大きく形成することにより、隣接した出力バンプ230と導電配線240との間で発生できる信号歪曲現象を減少させることができる。
本実施例において、出力バンプ230は3列に配列されるが、出力バンプ230の個数の増加によって4列以上に配列されることもできる。
図8は、本発明の更なる他の実施例による駆動チップを示す平面図である。
図8を参照すると、更なる他の実施例による駆動チップ300は、ベース本体310、入力バンプ320、第1出力バンプ〜第3出力バンプ330、340、350、及び導電配線を含む。本実施例において、入力バンプ320及び第1出力バンプ330の構成は、図2に図示された入力バンプ122及び出力バンプ124と同じ構成を有するので、その重複された説明は省略する。
第2出力バンプ及び第3出力バンプ340、350は、入力バンプ320及び第1出力バンプ330の両側部に形成される。第2出力バンプ及び第3出力バンプ340、350は、ベース本体310の長手方向に垂直な第2方向に沿って1列以上に配列される。図8において、第2出力バンプ及び第3出力バンプ340、350は2列に配列されるが、第1出力バンプ330と同じ配列数で形成されることが好ましい。
一例として、駆動チップ300が結合される表示パネルが液晶表示パネルである場合、第1出力バンプ330は、液晶表示パネルに形成されたデータラインとそれぞれ接続され、第2出力バンプ及び第3出力バンプ340、350は、前記液晶表示パネルに前記データラインと垂直な方向に形成されたゲートラインとそれぞれ接続される。
以上、本発明による駆動チップの多様な実施例について説明した。以下、前記した駆動チップを有する表示装置について説明する。
図9は、本発明の一実施例による表示装置を示す斜視図であり、図10は、図9に図示された第1基板のパッド部を拡大した部分拡大図である。本実施例において、駆動チップは、図1及び図2に図示された駆動チップ100と同じなので、重複される説明は省略し、同じ名称及び同じ図面符号を用いる。
図9及び図10を参照すると、本発明の一実施例による表示装置500は、駆動チップ100及び表示パネル600を含む。
表示パネル600は、第1基板610、第1基板610と対向して結合される第2基板620、及び第1基板610と第2基板620との間に介在される液晶(図示せず)を含む液晶表示パネルである。
第1基板610は、スイッチング素子である薄膜トランジスタ(TFT)(図示せず)がマトリックス形態で形成されている透明なガラス基板である。前記TFTのソース端子にはデータラインが接続され、ゲート端子にはゲートラインが接続される。又、ドレイン端子には透明な導電性材質からなる画素電極が接続される。
第1基板610は、駆動チップ100と接続されるパッド部700及びパッド部700と接続される多数の信号ライン730、740を含む。
パッド部700は、入力パッド710及び出力パッド720を含む。
入力パッド710は、第1基板610上に1列に形成される。入力パッド710は、多数の信号ライン730、740のうち、映像信号を第1基板610に印加するために、外部から第1基板610と接続される信号印加手段(図示せず)と接続される入力ライン730と接続される。入力パッド710は、前記信号印加手段及び入力ライン730を通じて印加された映像信号を駆動チップ100に印加するために、入力バンプ122と一対一に対応されるように形成される。
出力パッド720は、第1基板610上に入力パッド710と所定距離に離隔して3列に形成される。出力パッド720は、駆動チップ100に形成される出力バンプ124と一対一に対応されるように形成される。出力パッド720は、多数の信号ライン730、740のうち、駆動チップ100から出力される駆動信号を第1基板610に印加するための出力ライン740と接続される。出力ライン740は、第1基板610上で一方向に延長される前記データライン及び前記一方向と直交する他方向に延長され、前記ゲートラインと絶縁され交差されるゲートラインとそれぞれ接続される。
一方、パッド部700は、駆動チップ100のバンプ配列に応じて多様な変形が可能である。即ち、パッド部700の入力パッド710及び出力パッド720は、駆動チップ100の入力バンプ122及び出力バンプ124と一対一に対応するように形成されるので、駆動チップ100の入力バンプ122及び出力バンプ124の配列によって、入力パッド710及び出力パッド720の配列も変化させることができる。
第2基板620は、光が通過すると所定の色で発現される色画素であるRGB画素が薄膜工程により形成された基板である。第2基板620の全面には、透明な導電性材質からなる共通電極が形成される。
このような構成を有する表示パネル600は、前記TFTのゲート端子及びソース端子に電源が印加されTFTがターンオンされると、画素電極と共通電極との間には電界が形成される。このような電界によって、第1基板610と第2基板620との間に注入された液晶の配列角が変化され、変化された配列角に応じて光透過度が変更され、所望する階調の映像を得ることになる。
一方、第1基板810のパッド部812には、駆動チップ100が接続される。
図11は、図9のB−B′に沿って切断した断面図である。
図11を参照すると、駆動チップ100は、COG工程により第1基板610のパッド部700に実装される。即ち、駆動チップ100は、第1基板610との間に異方性導電フィルム800を介在した後、外部から加わる適切な温度及び圧力によって第1基板610に結合される。
異方性導電フィルム800は、接着樹脂810及び接着樹脂810内に不規則的に分布される多数の導電粒子820からなる。
導電粒子820は、小さい球形状を有する。入力バンプ122と入力パッド710との間、及び出力バンプ124と出力パッド720との間に位置する導電粒子820は、外部から加わる圧力により変形され、入力バンプ122と入力パッド710、及び出力バンプ124と出力パッド720をそれぞれ電気的に接続する。
接着樹脂810は熱硬化性樹脂からなり、外部から加わる熱により硬化され駆動チップ100を第1基板610に固定させる。
本実施例において、表示パネル600は、液晶表示パネルを一例として説明したが、表示パネル600は、この以外にもプラズマディスプレイパネル(PDP)、有機EL等の多様な表示パネルを含むことができる。
このような駆動チップ及びこれを有する表示装置によると、表示パネルと接続される導電バンプを、導電配線を用いて駆動チップの中央領域に移動配置させることにより、導電バンプの配列数を4列以上に配列することができる。
又、導電バンプの配列数を4列以上に形成することにより、導電バンプ間の離隔距離及び各導電バンプのサイズを増加させることができ、表示パネルとの結合信頼性を向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明の一実施例による駆動チップを示す斜視図である。 図1に図示された駆動チップの一面を示す平面図である。 図1に図示された駆動チップをベース本体の一面と平行に切断した断面図である。 図1のA−A′に沿って切断した断面図である。 図2に図示された出力バンプと導電配線の接続関係を具体的に示す平面図である。 出力バンプの配列数によるバンプ面積を示すグラフである。 本発明の他の実施例による駆動チップを示す平面図である。 本発明の更なる他の実施例による駆動チップを示す平面図である。 本発明の一実施例による表示装置を示す斜視図である。 図9に図示された第1基板のパッド部を拡大した部分拡大図である。 図9のB−B′に沿って切断した断面図である。
符号の説明
100 駆動チップ
110 ベース本体
112 駆動回路
113 導電端子
120 導電バンプ
122 入力バンプ
124 出力バンプ
130 導電配線
140 衝撃吸収層
500 表示装置
600 表示パネル
700 パッド部
710 入力パッド
720 出力パッド
800 異方性導電フィルム
810 接着樹脂
820 導電粒子

Claims (20)

  1. 内部に形成された駆動回路を含むベース本体と、
    前記ベース本体の一面に4列以上に形成され、各列は前記ベース本体の長手方向に平行な第1方向に沿って配列される導電バンプと、
    前記ベース本体の一面に形成され、前記駆動回路と前記導電バンプを電気的に接続する導電配線と、
    を含むことを特徴とする駆動チップ。
  2. 前記導電バンプは、
    1列以上に形成される入力バンプと、
    3列以上に形成される第1出力バンプと、
    を含むことを特徴とする請求項1記載の駆動チップ。
  3. 前記第1出力バンプの各列は、互いに第1距離で離隔して配列されることを特徴とする請求項2記載の駆動チップ。
  4. 前記各列に配列される前記第1出力バンプは、互いに第2距離で離隔し、隣接した他の列の前記第1出力バンプと前記第1方向に垂直な第2方向に平行に配列されることを特徴とする請求項3記載の駆動チップ。
  5. 前記各列に配列される前記第1出力バンプは、隣接した他の列の前記第1出力バンプと前記第1方向に垂直な第2方向を基準として第3距離だけ移動して形成されることを特徴とする請求項3記載の駆動チップ。
  6. 前記第1出力バンプは、左右対称構造で形成されることを特徴とする請求項5記載の駆動チップ。
  7. 前記導電バンプは、
    前記入力バンプ及び前記第1出力バンプの両側部にそれぞれ形成され、前記第1方向に垂直な第2方向に沿って1列以上に配列される第2出力バンプ及び第3出力バンプ
    を更に含むことを特徴とする請求項2記載の駆動チップ。
  8. 前記導電バンプは、前記駆動回路と対応する領域に形成されることを特徴とする請求項1記載の駆動チップ。
  9. 内部に駆動回路を具備し、前記駆動回路に対応されるセル領域及び前記セル領域に隣接した周辺領域を含むベース本体と、
    前記駆動回路と接続され前記周辺領域に形成される導電端子と、
    前記導電端子と接続され前記セル領域に延長され、前記ベース本体の一面に形成される導電配線と、
    前記セル領域に形成され前記導電配線と接続され、前記ベース本体の一面から突出する導電バンプと、
    を含むことを特徴とする駆動チップ。
  10. 前記導電バンプは4列以上に配列され、各列に配列される前記導電バンプは、前記ベース本体の長手方向と平行な第1方向に沿って配列されることを特徴とする請求項9記載の駆動チップ。
  11. 前記導電端子は、
    前記駆動回路を駆動するために、外部から入力される入力信号の印加を受けるための入力端子と、
    前記駆動回路から出力される出力信号を外部に出力するための出力端子と、
    を含むことを特徴とする請求項10記載の駆動チップ。
  12. 前記導電バンプは、
    前記導電配線を通じて前記入力端子と接続され、前記第1方向に沿って1列以上に配列される入力バンプと、
    前記導電配線を通じて前記出力端子と接続され、前記第1方向に沿って3列以上に配列される出力バンプと、
    を含むことを特徴とする請求項11記載の駆動チップ。
  13. 前記導電配線は同じ配線幅を有し、互いに隣接した前記導電配線間の離隔距離は同じであることを特徴とする請求項9記載の駆動チップ。
  14. 前記ベース本体と前記導電配線との間に介在される衝撃吸収層を更に含むことを特徴とする請求項9記載の駆動チップ。
  15. 内部に駆動回路を具備するベース本体、前記ベース本体の一面に前記ベース本体の長手方向に平行な第1方向に沿って4列以上に配列される導電バンプ、及び前記ベース本体の一面に形成され前記駆動回路と前記導電バンプを電気的に接続する導電配線を含む駆動チップと、
    前記駆動チップと接続されるパッド部、及び前記パッド部と接続される多数の信号ラインを有する表示パネルと、
    を含むことを特徴とする表示装置。
  16. 前記導電バンプは、
    1列以上に形成される入力バンプと、
    3列以上に形成される出力バンプと、
    を含むことを特徴とする請求項15記載の表示装置。
  17. 前記パッド部は、
    前記駆動チップを駆動するために外部から印加される入力信号を前記駆動チップに入力するために、前記入力バンプと接続される入力パッドと、
    前記駆動チップから出力される出力信号を前記表示パネルに出力するために、前記出力バンプと接続される出力パッドと、
    を含むことを特徴とする請求項16記載の表示装置。
  18. 前記入力パッド及び前記出力パッドは、前記入力バンプ及び前記出力バンプと対称的に配列されることを特徴とする請求項17記載の表示装置。
  19. 前記駆動チップは、異方性導電フィルムを介して前記表示パネルと電気的に接続されることを特徴とする請求項15記載の表示装置。
  20. 前記表示パネルは、液晶の配列を変更して映像を表示する液晶表示パネルを含むことを特徴とする請求項15記載の表示装置。
JP2004334187A 2004-01-15 2004-11-18 駆動チップ及びこれを有する表示装置 Pending JP2005203745A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002965A KR101000455B1 (ko) 2004-01-15 2004-01-15 구동 칩 및 이를 갖는 표시장치

Publications (1)

Publication Number Publication Date
JP2005203745A true JP2005203745A (ja) 2005-07-28

Family

ID=34747819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004334187A Pending JP2005203745A (ja) 2004-01-15 2004-11-18 駆動チップ及びこれを有する表示装置

Country Status (6)

Country Link
US (1) US7450393B2 (ja)
JP (1) JP2005203745A (ja)
KR (1) KR101000455B1 (ja)
CN (1) CN100479139C (ja)
TW (1) TWI364574B (ja)
WO (1) WO2005067398A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153801A (ja) * 2014-02-12 2015-08-24 デクセリアルズ株式会社 接続体の製造方法、接続方法及び接続体

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
KR20050079399A (ko) * 2004-02-05 2005-08-10 삼성전자주식회사 이방성도전필름 및 범프와, 이를 갖는 반도체 칩의 실장구조체
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
JP5226562B2 (ja) * 2008-03-27 2013-07-03 デクセリアルズ株式会社 異方性導電フィルム、並びに、接合体及びその製造方法
US8299631B2 (en) * 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
KR101630332B1 (ko) * 2009-12-22 2016-06-14 엘지디스플레이 주식회사 구동회로 칩 및 이를 포함하는 표시 장치
KR101925541B1 (ko) * 2012-08-06 2018-12-06 삼성디스플레이 주식회사 구동 ic실장 장치 및 구동 ic 실장 방법
TWI514532B (zh) * 2013-08-27 2015-12-21 Forcelead Technology Corp 晶片凸塊結構
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
TW201613047A (en) * 2014-09-19 2016-04-01 Chunghwa Picture Tubes Ltd Bonding method for chips and driving chip of display
KR102535557B1 (ko) 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
US9960151B2 (en) * 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与系统电路的连接结构
CN106598346A (zh) * 2017-01-03 2017-04-26 京东方科技集团股份有限公司 一种触控显示面板及显示装置
KR102600528B1 (ko) * 2018-06-18 2023-11-09 삼성디스플레이 주식회사 표시 장치
CN112310035B (zh) * 2020-07-31 2024-08-20 比特大陆发展有限公司 封装基板和芯板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477025A (en) * 1987-09-18 1989-03-23 Seiko Epson Corp Liquid crystal panel structure
JPH11337966A (ja) * 1998-05-21 1999-12-10 Sharp Corp 半導体装置
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP2003347338A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705855A (en) * 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
JP3565334B2 (ja) * 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4052631B2 (ja) * 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477025A (en) * 1987-09-18 1989-03-23 Seiko Epson Corp Liquid crystal panel structure
JPH11337966A (ja) * 1998-05-21 1999-12-10 Sharp Corp 半導体装置
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP2003347338A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153801A (ja) * 2014-02-12 2015-08-24 デクセリアルズ株式会社 接続体の製造方法、接続方法及び接続体

Also Published As

Publication number Publication date
TW200523610A (en) 2005-07-16
WO2005067398A3 (en) 2005-09-22
US20050157244A1 (en) 2005-07-21
CN1906761A (zh) 2007-01-31
WO2005067398A2 (en) 2005-07-28
CN100479139C (zh) 2009-04-15
KR101000455B1 (ko) 2010-12-13
KR20050075476A (ko) 2005-07-21
TWI364574B (en) 2012-05-21
US7450393B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
JP4782410B2 (ja) 駆動チップ及びこれを有する表示装置
CN109377890B (zh) 柔性显示装置
JP2005203745A (ja) 駆動チップ及びこれを有する表示装置
US6819370B2 (en) Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line
KR102300254B1 (ko) 표시 장치
US11009732B2 (en) Display panel and display device
US11215883B2 (en) Chip on film package and display apparatus having ihe same
JP4504795B2 (ja) 駆動チップ及びこれを有する表示装置
US9305990B2 (en) Chip-on-film package and device assembly including the same
JP2016127259A (ja) 表示装置
US20190067844A1 (en) Connector, display device including the same, and method of manufacturing the display device
US20210408212A1 (en) Flexible display screen and display device
US11877483B2 (en) Display device with circuit film coupled to lateral surface of base substrate
JP2006243724A (ja) 駆動チップ、表示装置及びその製造方法
US10048550B2 (en) Driver chip structure and liquid crystal display device
KR100766895B1 (ko) 표시 장치
EP3786698B1 (en) Auxiliary coupling layer and display device having the same
KR102078993B1 (ko) 유기발광 디스플레이 장치
KR20060034034A (ko) 구동칩 및 이를 갖는 표시장치
JP2009277745A (ja) 基板電極構造及び基板電極と駆動素子を使用した接合構造
JP2011146502A (ja) 回路基板、及び接続構造体
JP2003202814A (ja) 配線基板およびこれを用いた表示装置
KR20070037796A (ko) 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215