JP3573150B2 - 半導体装置及びこれを含む電気光学装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等の表示デバイスを駆動する半導体装置、及びそのような半導体装置を用いた電気光学装置に関する。
【０００２】
【背景技術】
液晶表示装置を駆動する従来のドライバＩＣの一例について図７を参照しながら説明する。図７は、従来のドライバＩＣを用いた液晶表示装置を示す図である。図７に示すように、液晶表示装置６０は、ドライバＩＣ２０と、上部パネル３０と、基板４０とを含んでいる。基板４０と上部パネル３０との間に、液晶材料が封入されている。
【０００３】
液晶表示装置は、セグメント方向において複数のセグメント領域Ｓ１、Ｓ２、・・・を有し、コモン方向においても複数のコモン領域Ｃ１、Ｃ２、・・・を有している。ここで、１つのセグメント領域と１つのコモン領域を特定することにより、１つの画素（ドット）が特定される。一例としては、液晶表示装置が、１３２個のセグメント領域と６４個のコモン領域を有する。この場合には、液晶表示装置は、１３２×６４個の画素を有することになる。ドライバＩＣ２０は、通常、基板４０上に当該ドライバＩＣ２０の端子のある面（能動面）が基板４０に対向するように実装され、端子は基板４０の配線に接続される。
【０００４】
ドライバＩＣ２０は、複数のセグメント領域にそれぞれのセグメント信号を供給し、複数のコモン領域にそれぞれのコモン信号を供給する。ドライバＩＣ２０は１つの方向に長い形状を有している。ドライバＩＣ２０の実装面における長辺方向の一辺（図中上側の長辺）に沿って、セグメント信号を出力するためのセグメント信号出力端子ＱＳ１〜ＱＳ１３２が形成されている。また、ドライバＩＣ２０の実装面における長辺方向と直交する二辺（図中左右の短辺）に沿って、コモン信号を出力するためのコモン信号出力端子ＱＣ１〜ＱＣ３２及びＱＣ３３〜ＱＣ６４が形成されている。更に、ドライバＩＣ２０の実装面における長辺方向の他辺（図中下側の長辺）に沿って、入出力端子ＱＴ１〜ＱＴｎが形成されている。
【０００５】
基板４０上には、透明なセグメント配線ＬＳ１〜ＬＳ１３２及びコモン配線ＬＣ１〜ＬＣ６４が形成されている。セグメント配線ＬＳ１〜ＬＳ１３２の一端は、液晶表示装置のセグメント領域Ｓ１〜Ｓ１３２に接続され、セグメント配線ＬＳ１〜ＬＳ１３２の他端は、ドライバＩＣ２０のセグメント信号出力端子ＱＳ１〜ＱＳ１３２を接続するための電極を構成している。同様に、基板４０上のコモン配線ＬＣ１〜ＬＣ６４の一端は、液晶表示装置のコモン領域Ｃ１〜Ｃ６４に接続され、コモン配線ＬＣ１〜ＬＣ６４の他端は、ドライバＩＣ２０のコモン信号出力端子ＱＣ１〜ＱＣ６４を接続するための電極を構成している。また図には示していないが上部パネル３０上のコモン電極は、上記基板４０上のコモン配線ＬＣ１〜ＬＣ６４と導電ビーズや銀ペースト等を介して電気的に上下導通をとられている。つまり上部パネル３０のコモン電極は、基板４０のコモン配線を介し、ドライバＩＣ２０のコモン出力用端子と電気的に接続されている。
【０００６】
上述した従来のドライバＩＣにおいては、セグメント信号出力端子とコモン信号出力端子との間で、端子ピッチや端子サイズが同一となっている。しかしながら、このようなドライバＩＣを基板にマウントする際に、ドライバＩＣの長辺方向の両端に形成されているコモン信号出力端子については、位置合わせの長辺方向の想定誤差と短手方向の想定誤差の他にＩＣの取付け角度の想定誤差の影響を強く受けるので、位置合わせの余裕が少なくなってしまうという問題があった。
【０００７】
この位置あわせの余裕が少なくなることは、結果的に位置合わせずれが生じた場合に、端子と基板の配線との実質的接合面積が減少し、接合部分での電気的抵抗の増加による電気的特性の悪化、端子と基板の配線接続面の強度不足といった実装信頼性の面でも問題が発生しやすい。
【０００８】
ところで、特開平５−６３０２２号公報及び特開平９−２４６３５号公報には、ドライバＩＣの上辺近傍にヘッド駆動信号の出力端子列を配し、左辺近傍にクロック、データ、ラッチ信号の入力端子列を、右辺近傍にこれらの信号の出力端子列を配置し、下辺近傍に残りの信号の入力端子列を配したヘッド駆動用ＩＣが記載されている。ここで、ドライバＩＣの左辺近傍の入力端子列及び右辺近傍の出力端子列においては、上辺近傍の出力端子列よりも端子ピッチが大きくなっている。しかしながら、左辺及び右辺近傍の端子列において端子ピッチを広げてしまうと、ＩＣの基板面積も増加してしまい、高集積化を図ることができない。
【０００９】
また、特開平９−６８７１５号公報には、バンプ配置密度の不均一性に起因する駆動用ＩＣの実装時の傾きやズレの発生を低減するために、電気的接続に関与しないダミーバンプを設けた液晶表示装置が掲載されている。
【００１０】
【特許文献１】
特開平５−６３０２２号公報
【特許文献２】
特開平９−２４６３５号公報
【特許文献３】
特開平９−６８７１５号公報
【００１１】
【発明が解決しようとする課題】
本発明の目的は、高い信頼性を有する接続が可能な端子を有する半導体装置及びこれを有する電気光学装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置は、２次元画像を表示する電気光学装置に信号を供給するための半導体装置であって、
前記半導体装置の長辺方向の第１の辺に沿って形成され、前記長辺方向と直交する方向に長さＬ１を有する、第１の端子と、
前記第１の辺と直交する第２の辺に沿って形成され、前記長辺方向に前記長さＬ１よりも大きい長さＬ２を有する、第２の端子と、を含む。
【００１３】
本発明の半導体装置によれば、縦横に狭ピッチで端子が配置された半導体装置を基板にマウントする際に、半導体装置の短辺に沿って形成されている端子について、位置合わせの余裕を向上させ、端子と基板の配線との実質的接合面積を十分に確保することができる。その結果、端子と配線との接合部分での電気的抵抗の増加による電気的特性の悪化、端子と基板の配線との接続部の強度不足といった実装信頼性の問題等を防止することができる。
【００１４】
本発明は、さらに以下の少なくとも一の態様をとることができる。
【００１５】
（Ａ） 前記第１の端子の幅と、前記第２の端子の幅とは等しくすることができる。さらに、前記第１の端子のピッチと、前記第２の端子のピッチとは等しくすることができる。
【００１６】
（Ｂ） 前記第１の端子及び前記第２の端子は、バンプで形成されることができる。
【００１７】
（Ｃ） 前記第１の辺と直交する第３の辺に沿って形成され、前記長辺方向に前記長さＬ１よりも大きい長さＬ３を有する第３の端子を含むことができる。そして、前記第３の端子の前記長さＬ３は、前記第２の端子の前記長さＬ２と等しくすることができる。
【００１８】
（Ｄ） 前記第１の端子は、前記電気光学装置の第１の電極に信号を供給するための出力端子を含み、前記第２の端子は、前記第１の電極と交差する第２の電極に信号を供給するための出力端子を含むことができる。ここで、第１の端子及び第２の端子は、直接的に第１の電極及び第２の電極にそれぞれ接続されることができる。あるいは、第１の端子及び第２の端子は、基板に形成された回路（例えば信号電圧変換回路や各種制御回路）を介して第１の電極及び第２の電極にそれぞれ接続されることができる。
【００１９】
（Ｅ） 前記半導体装置の長辺方向の長さをＸ_１、前記第１の端子の幅をＷ_Ｘ、前記第２の端子の幅をＷ_Ｙ 、前記半導体装置がマウントされる基板において該半導体装置の長辺方向に配置された該基板上の電極の幅をＷ _ＬＸ 、前記半導体装置の長辺方向と直交する方向に配置された前記基板上の電極の幅をＷ _ＬＹ とし、Ｗ _ＬＸ ＝Ｗ _Ｘ 、Ｗ _ＬＹ ＝Ｗ _Ｙ とするとき、下記式（１）を満たすことができる。
【００２０】
式（１）；
Ｌ２／Ｌ１≧（Ｗ_Ｘ−ΔＸ_１）／｛Ｗ_Ｙ −ΔＹ _１ −（Ｘ_１／２）ｓｉｎΔθ｝
ここで、
ΔＸ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向の想定誤差であって、ΔＸ_１＝ΔＹ_１（ΔＹ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向と直交する方向の想定誤差）が成り立ち、
Δθ：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の想定角度誤差、である。
【００２１】
前記ΔＸ_１，ΔＹ_１及びΔθは、半導体装置を基板に実装する際の位置合わせの想定誤差であり、半導体装置を基板上に実装するための装置の精度によってほぼ決まる数値である。したがって、これらの数値は実装するための装置の精度などによって相違するが、以下の範囲をとることができる。例えば、前記ΔＸ_１は、４〜８μｍであり、前記Δθは、０．０１５〜０．０２５゜である。また、ΔＹ_１は、ΔＸ_１と同程度になる傾向がある。さらに、上記ΔＸ_１，ΔＹ_１及びΔθの数値範囲を考慮すると、前記長さＬ１と前記長さＬ２との比（Ｌ２／Ｌ１）は、１．０２〜３．４４であることができる。
【００２２】
本発明に係る電気光学装置は、
電気光学材料の層を有する電気光学装置であって、
基板の上方に上述した本発明に係る半導体装置を有し、
前記第１の端子は、第１の電極に信号を供給するための出力端子を含み、
前記第２の端子は、前記第１の電極と交差する第２の電極に信号を供給するための出力端子を含む。
【００２３】
本発明に係る電気光学装置は、さらに以下のいずれかの態様を採ることができる。
【００２４】
（ａ） 前記基板は、前記電気光学材料の層が形成された基板（電気光学装置の表示部を構成する基板）と同一であることができる。例えば、対向する２枚の基板（上部パネル及び下部パネル）の間に電気光学材料である液晶材料が封入されている液晶表示装置においては、前記基板は対向する２枚の基板のいずれかであることができる。このように、前記基板が電気光学材料の層が形成された基板である場合には、例えばＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を採用できる。また、前記基板は、前記電気光学材料の層が形成された基板と異なる基板（電気光学装置の表示部を構成しない基板）であることができる。この場合には、前記基板は、例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）あるいはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式を採用した、いわゆるフレキシブル基板であることができる。
【００２５】
（ｂ） 前記半導体装置の長辺方向の長さをＸ_１、前記第１の端子の幅をＷ_Ｘ、前記第２の端子の幅をＷ_Ｙ、前記半導体装置の長辺方向に配置された前記基板上の電極の幅をＷ_ＬＸ、前記半導体装置の長辺方向と直交する方向に配置された前記基板上の電極の幅をＷ_ＬＹとするとき、下記式（２）を満たすことができる。
【００２６】
式（２）；
Ｌ２／Ｌ１≧｛（Ｗ_Ｘ＋Ｗ_ＬＸ）／２−ΔＸ_１｝／｛（Ｗ_Ｙ＋Ｗ_ＬＹ）／２−ΔＹ_１−（Ｘ_１／２）ｓｉｎΔθ｝
ここで、
ΔＸ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向の想定誤差、
ΔＹ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向と直交する方向の想定誤差、
Δθ：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の想定角度誤差、である。
【００２７】
上記式（２）において、上記式（１）と同様に、前記ΔＸ_１は、４〜８μｍであり、前記ΔＹ_１は、４〜８μｍであり、前記Δθは、０．０１５〜０．０２５゜であることができる。さらに、これらの想定誤差及び電極の幅などを考慮すると、前記長さＬ１と前記長さＬ２との比（Ｌ２／Ｌ１）は、１．０２〜３．４４であることができる。
【００２８】
（ｃ） 前記第１の電極はデータ線（以下の実施の形態で「セグメント電極」ともいう）及び走査線（以下の実施の形態で「コモン電極」ともいう）の一方であり、前記第２の電極はデータ線及び走査線の他方であることができる。
【００２９】
（ｄ） 前記電気光学材料は液晶材料であり、該液晶材料の層は対向する２枚の基板の間に封入され、液晶表示装置を構成することができる。
【００３０】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。
【００３１】
図１は、本発明の一実施形態に係る半導体装置を用いた液晶表示装置を示す図である。本実施形態の液晶表示装置は、例えばパッシブマトリックス方式で駆動される。図１に示すように、液晶表示装置５０は、ドライバＩＣ１０と、上部パネル３０と、ガラス，プラスチックなどの基板（下部パネル）４０とを含んでいる。基板４０と上部パネル３０との間には、液晶材料（図示せず）が封入されている。
【００３２】
図８は、図１に示す液晶表示装置５０の表示部分を拡大して示す部分斜視図である。図８に示すように、本実施形態では、基板４０上に形成された複数のセグメント電極４２と、上部パネル上３０に形成された複数のコモン電極３２とは、直交するように配置されている。図８中、符号３４，４４は、それぞれ上部パネル３０及び基板４０上に形成された偏光板である。
【００３３】
液晶表示装置５０は、図１に示すように、セグメント方向において複数のセグメント領域Ｓ１、Ｓ２、・・・を有し、コモン方向においても複数のコモン領域Ｃ１、Ｃ２、・・・を有している。ここで、１つのセグメント領域と１つのコモン領域を特定することにより、１つの画素（ドット）が特定される。一例としては、液晶表示装置は、１３２個のセグメント領域と６４個のコモン領域を有する。この場合には、液晶表示装置は、１３２×６４個の画素を有することになる。ドライバＩＣ１０は、基板４０上に当該ドライバＩＣ１０の端子のある面（能動面）が基板４０に対向するようにＣＯＧ実装され、端子は基板４０の配線に接続される。
【００３４】
基板４０上には、透明なセグメント配線ＬＳ１〜ＬＳ１３２及びコモン配線ＬＣ１〜ＬＣ６４が形成されている。セグメント配線ＬＳ１〜ＬＳ１３２の一端は、セグメント領域Ｓ１〜Ｓ１３２のセグメント電極４２にそれぞれ接続されている。セグメント配線ＬＳ１〜ＬＳ１３２の他端は、ドライバＩＣ１０のセグメント信号出力端子（第１の端子）ＰＳ１〜ＰＳ１３２を接続するための電極を構成している。同様に、基板４０上のコモン配線ＬＣ１〜ＬＣ６４の一端は、上部パネル３０上の液晶表示装置のコモン領域Ｃ１〜Ｃ６４のコモン電極３２にそれぞれ接続されている。コモン配線ＬＣ１〜ＬＣ６４の他端は、ドライバＩＣ１０のコモン信号出力端子（第２の端子）ＰＣ１〜ＰＣ６４を接続するための電極を構成している。また、上部パネル３０上のコモン電極３２は、導電ビーズや銀ペースト等（図示せず）を介して基板４０上のコモン配線ＬＣ１〜ＬＣ６４と電気的に上下導通をとられている。つまり上部パネル３０のコモン電極３２は、基板４０のコモン配線ＬＣ１〜ＬＣ６４を介し、ドライバＩＣ２０のコモン出力用端子ＰＣ１〜ＰＣ６４と電気的に接続されている。
【００３５】
コモン電極３２及びセグメント電極４２は、電食が発生し難いことが望ましく、例えば、ＩＴＯ（インジウム・チン・オキサイド）膜によって形成される。また、ドライバＩＣ１０は、基板４０に形成されたコモン配線ＬＣ１〜ＬＣ６４及びセグメント配線ＬＳ１〜ＬＳ１３２の端部によって構成される電極上に、異方性導電膜を挟んで加熱圧着されている。
【００３６】
図１に示すドライバＩＣ１０について、図２を参照しながら詳しく説明する。なお、前述したとおりドライバＩＣ１０は当該ＩＣの端子のある面（能動面）が基板４０に対向するように実装される。図１及び図２においては、ドライバＩＣ１０の裏面（能動面と反対側の面）からみた状態を示し、端子部分は破線で示し、ドライバＩＣ１０の内部回路部分は便宜上実線で示すことにする。
【００３７】
図２に示すように、ドライバＩＣ１０は、シリコン基板１１上に構成されている。シリコン基板１１の長辺方向の一辺１１ａ（図中上側の長辺）に沿って、セグメント信号出力部１が形成されている。また、シリコン基板１１の長辺方向と直交する二辺１１ｂ，１１ｃ（図中左右の短辺）に沿って、コモン信号出力部２及び３が形成されている。さらに、シリコン基板１１の長辺方向の他辺１１ｄ（図中下側の長辺）に沿って、電源部４、制御部５、ＲＡＭ６が形成されている。なお、図２においては、回路を構成するブロックの配置を模式的に示したものであり、実際の回路のブロック及び端子の配置はこれに限定されない。
【００３８】
電源部４は、所定の入出力端子ＰＴから電源電位を受けてレギュレーション等を行い、セグメント信号出力部１、コモン信号出力部２及び３、制御部５、ＲＡＭ６に電源を供給する。ＲＡＭ６は、所定の入出力端子ＰＴから画像データを受けて、これを一時的に記憶する。制御部５は、所定の入出力端子ＰＴから制御信号等を受けて、セグメント信号出力部１、コモン信号出力部２及び３、ＲＡＭ６の制御を行う。
【００３９】
セグメント信号出力部１、コモン信号出力部２及び３、電源部４、制御部５、ＲＡＭ６は、配線（図示せず）によって相互に接続されている。また、セグメント信号出力部１は、シリコン基板１１の図中上側の長辺１１ａに沿って設けられているセグメント信号出力端子ＰＳ１〜ＰＳ１３２に接続されている。そして、セグメント信号出力端子ＰＳ１〜ＰＳ１３２からセグメント信号を出力する。
【００４０】
一方、コモン信号出力部２は、シリコン基板１１の図中左側の短辺１１ｂに沿って設けられているコモン信号出力端子ＰＣ１〜ＰＣ３２に接続されており、これらのコモン信号出力端子ＰＣ１〜ＰＣ３２からコモン信号を出力する。同様に、コモン信号出力部３は、シリコン基板１１の図中右側の短辺１１ｃに沿って設けられているコモン信号出力端子ＰＣ３３〜ＰＣ６４に接続されており、これらのコモン信号出力端子ＰＣ３３〜ＰＣ６４からコモン信号を出力する。
【００４１】
電源部４、制御部５、ＲＡＭ６は、シリコン基板１１の図中下側の長辺１１ｄに沿って設けられている所定の入出力端子ＰＴに接続されており、これらの入出力端子ＰＴから電源電位や画像データを入力したり、制御信号の入出力を行う。
【００４２】
これらの端子は、バンプによって形成されている。バンプとしては特に限定されず、例えば金バンプあるいはハンダバンプなどを用いることができる。
【００４３】
図１１（Ａ）、（Ｂ）は、金バンプの一例を示す。図１１（Ａ）は金バンプの平面図であり、図１１（Ｂ）は図１１（Ａ）のａ−ａ断面図である。図１１に示す金バンプ７０は、アルミニウムなどからなる金属パッド７３上に、パッシベーション層７４の開口部を介して形成されている。金バンプ７０は、ＴｉＷなどからなるバリア層７５と、下地の第１金層７６と、メッキなどで形成される第２金層７７とを有する。金バンプ７０の長さＬは、第２金層７７の長さであり、金バンプ７０の幅Ｗは、第２金層７７の幅で規定できる。
【００４４】
図１２（Ａ）、（Ｂ）は、ハンダバンプの一例を示す。図１２（Ａ）はハンダバンプの平面図であり、図１２（Ｂ）は図１２（Ａ）のｂ−ｂ断面図である。図１２に示すハンダバンプ８０は、アルミニウムなどからなる金属パッド８３上に、パッシベーション層８４の開口部を介して形成されている。ハンダバンプ８０は、クロム層８５と、下地の第１銅層８６と、メッキなどで形成される第２銅層８７と、メッキなどで形成されるハンダ層８８とを有する。ハンダバンプ８０の長さＬは、ハンダ層８８の長さであり、ハンダバンプ８０の幅Ｗは、ハンダ層８８の幅で規定できる。
【００４５】
本実施形態に係る半導体装置の出力端子は上述のバンプ構造に限定されず、端子として機能するものであればよい。端子の平面形状が正確な長方形ではないもの、例えば角部分が丸い形状ものや楕円形のものであっても、端子の長さ及び幅は、その長辺方向及び短辺方向の実効的な長さによって規定できる。
【００４６】
一般に、ドライバＩＣにおいては、セグメント信号出力端子に接続されるセグメント信号出力部のセル（以下、「セグメントドライバＩ／Ｏセル」という）のサイズと、コモン信号出力端子に接続されるコモン信号出力部のセル（以下、「コモンドライバＩ／Ｏセル」という）のサイズとが共通化され、これらのドライバＩ／Ｏセルが同一のピッチで配列されていることが多い。これはドライバＩＣ内のプロセスデザインルールの微細化に伴い、コモンドライバＩ／ＯセルとセグメントドライバＩ／Ｏセルの同一ピッチ化が可能となったこと、また同一ピッチのほうがＩＣ内のレイアウト上も便宜性が高いためである。またコモン、セグメントともに端子ピッチはドライバＩ／Ｏセルの配列ピッチよりも大きくなる傾向にある。これは一般的に端子最小ピッチは外部との接続条件および外部結線ピッチ等で決定され、なかなか微細化が困難であるのに対して、ドライバＩ／Ｏセルの最小ピッチはＩＣ内のプロセスルールの微細化により容易に小さくできるためである。このため、コモン、セグメントともに端子ピッチがドライバＩ／Ｏセルの配列ピッチよりも大きくなる場合においては、ドライバＩ／Ｏセルから端子までの配線を曲げないと結線できないため、端子ピッチがドライバＩ／Ｏセルの配列ピッチと等しい場合に比較して、ドライバＩ／Ｏセル−端子間に配線を曲げるために必要な結線領域が発生し、そのため配線領域が増大する。そして、端子ピッチとドライバＩ／Ｏセルのピッチ差が大きくなるほど、結線領域が増大し、ＩＣの全体の面積は増大してしまう。このため、セグメント信号出力端子とコモン信号出力端子のピッチや幅は、外部との接続条件を満たす最小値とすることが望ましい。なお、セグメント信号出力端子の一部が基板の短辺に沿って設けられたり、コモン信号出力端子の一部が基板の長辺に沿って設けられたりすることもある。
【００４７】
次に、ドライバＩＣを基板にマウントする際の位置ずれについて、図３を参照しながら説明する。一般的にはドライバＩＣを基板にマウントする際のあわせ方法としては、ドライバＩＣおよび基板に合わせマークが２箇所以上作成され、相互の合わせマークが所定の位置になるように相互位置を調整する。この合わせマークは合わせ精度を良くするため、ドライバＩＣの長辺の両端に作成されることが多い。また合わせマークは専用のパターンでなく、ドライバＩＣでは端子、基板では電極パターンを位置認識しておこなう場合もある。通常、このマウント時の合わせは下記のような方法で行われる。
【００４８】
１．ドライバＩＣの位置座標、チップサイズ情報、基板側の合わせマークの位置座標をマウント装置にインプットする。
【００４９】
２．マウント装置上で、ドライバＩＣ及び基板は相互位置を調整できるように別々に固定される。
【００５０】
３．ドライバＩＣの２箇所の合わせマークの位置を光学的に認識する。
【００５１】
４．ドライバＩＣの合わせマークの位置座標、チップサイズ情報により、チップの中心位置を計算する。
【００５２】
５．ドライバＩＣと同様に、基板側の２箇所の合わせマークの位置を光学的に認識する。
【００５３】
６．基板側の２箇所の合わせマークの位置座標とチップサイズ情報とから、基板上でチップの中心位置に相当する個所を計算する。
【００５４】
７．ドライバＩＣの中心位置と基板上の対応する位置が一致するようにＸ方向、Ｙ方向の相互位置が調整され、さらに相互の合わせマークが所定の位置になるように回転方向が調整される。
【００５５】
以上のようなマウント時の合わせをおこなっても下記のような位置ずれが発生する。すなわち、ドライバＩＣを基板にマウントする際の位置ずれとしては、位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１の他に、図３に示すようなドライバＩＣの角度の想定誤差Δθが発生する。図３において、実線で示すのは、正常な状態のドライバＩＣの位置であり、破線で示すのは、チップセンタを中心として角度ずれを起こした状態のドライバＩＣの位置である。
【００５６】
ここで、ドライバＩＣの長辺方向の長さをＸ_１とすると、想定角度誤差Δθにより生ずるＹ方向の想定誤差（以下、これを「回転誤差」という）ΔＹ_２≒（Ｘ_１／２）ｓｉｎΔθが発生すると、Ｙ方向のトータルの想定誤差ΔＹは、ΔＹ＝ΔＹ_１＋ΔＹ_２となる。以下、これらの想定誤差ΔＸ及びΔＹについて述べる。
【００５７】
通常、チップ近傍での基板側の電極取り出し方向は、複数の端子が配置されているチップの辺方向と直交している。具体的にいえば、ドライバＩＣの長辺方向（Ｘ方向）に配置された端子からの外部電極の取り出し方向はチップ近傍でＹ方向であり、短辺方向（Ｙ方向）に配置された端子からの外部電極の取り出し方向はチップ近傍でＸ方向である。これは複数の端子から導通をとり、各電気的信号を交差しないで外部に引き出すために必要な方向である。この電極取り出し方向については、各電極の寸法を若干大きくとっても隣接の電極との距離は縮まらない。このため電極取り出し方向については、端子の回転誤差だけあらかじめ電極を大きくすることにより、電極取り出し方向への端子位置ずれに対しての合わせ余裕を確保しやすい。具体的には長辺方向（Ｘ方向）に配置された端子は、Ｙ方向のずれに対して、また短辺方向（Ｙ方向）に配置された端子は、Ｘ方向のずれに対して、端子と外部電極との合わせ余裕を確保しやすいといえる。逆に長辺方向（Ｘ方向）に配置された端子は、Ｘ方向のずれに対して、短辺方向（Ｙ方向）に配置された端子は、Ｙ方向のずれに対して、端子と外部電極との合わせ余裕が確保しにくいといえる。
【００５８】
以下、チップの中心を回転中心として、チップを図３に示すようにΔθだけ回転した場合の回転誤差について述べる。本実施形態では、中心座標（０，０）をチップ中心として、座標（ｘ，ｙ）の点について検討する。
【００５９】
まず、短辺方向（Ｙ方向）に配置された端子の回転誤差について検討する。この場合、Ｙ方向の回転誤差は近似的にΔｙ＝ｘｓｉｎΔθである。端子がほぼチップ端に配置されている場合には、ｘはチップサイズ（Ｘ方向）の長さの１／２となるから、Δｙ＝（Ｘ_１／２）ｓｉｎΔθとなる。また、Ｘ方向の回転誤差は近似的にΔｘ＝ｙｓｉｎΔθである。ここでｙは端子のｙ座標であるため、回転誤差は端子の配置位置に依存する。端子が短辺１１ｂ，１１ｃ（図２参照）の中心にある場合は、ｙ＝０となるためｘ方向での回転誤差は０となる。また端子がチップ上辺に近く配置されている場合、ｙは（Ｙ_１／２）に近くなり、回転誤差はΔＸ_２≒−（Ｙ_１／２）ｓｉｎΔθとなる。ここでＸ方向での回転誤差ΔＸ_２は、通常基板側の電極取り出し方向と一致し、電極自体の合わせ余裕を確保しやすいため、問題にしなくて良い。
【００６０】
次に、長辺方向（Ｘ方向）に配置された端子について想定角度誤差Δθの影響を検討する。短辺の場合と同様に考えて、Ｘ方向の回転誤差は近似的にΔｘ＝−ｙｓｉｎΔθである。端子がほぼチップ端に配置されている場合は、ｙはチップサイズ（Ｙ方向）の長さの１／２となるからΔｘ＝−（Ｙ_１／２）ｓｉｎΔθとなる。ここでドライバＩＣのように細長いチップではＹ_１＜Ｘ_１であるから、この長辺方向のＸ方向のずれ量は短辺方向でのＹ方向での回転誤差（Ｘ_１／２）ｓｉｎΔθよりも小さくなるため、本実施形態では問題にしないこととする。
【００６１】
また、Ｙ方向の回転誤差は近似的にΔｙ＝ｘｓｉｎΔθである。ここでｘは端子のＸ座標であるため、回転誤差は端子の配置位置に依存する。端子が、長辺方向のほぼ中心にある場合は、ｘ＝０となるため、回転誤差はほぼ０となる。また端子が長辺方向のほぼ端に近い位置、つまり短辺方向の端子に近いコーナー近くにある場合は、ｘは最大ほぼ（Ｘ_１／２）に近い値となり、このとき回転誤差は、短辺方向に配置された端子でのＹ方向の回転誤差と同様に、ほぼΔｘ≒（Ｘ_１／２）ｓｉｎΔθとなる。つまり長辺方向に配置された端子のＹ方向の回転誤差は、端子が長辺方向のほぼ中心にある場合は小さく、チップ端つまり短辺方向に配置された端子に近づくほど大きくなる。しかしこのＹ方向の回転誤差は、前述した短辺方向に配置された端子のＸ方向の回転誤差と同様に、基板側の電極の取り出し方向と一致し、電極自体の合わせ余裕を確保しやすいため問題しなくて良い。
【００６２】
以上の点から、想定角度誤差Δθによる合わせ誤差としての影響が最も大きい回転誤差は、短辺方向（Ｙ方向）のチップ端におかれた端子位置での、Ｙ方向の回転誤差であり、その値は近似的にΔＹ _２ ≒（Ｘ _１ ／２）ｓｉｎΔθであらわされる。またこの短辺方向に配置された端子については、回転誤差以外の想定誤差ΔＹ _１ もあるため、Ｙ方向のトータルの想定誤差ΔＹは、近似的にΔＹ＝ΔＹ_１＋ΔＹ_２となる。
【００６３】
具体的な合わせずれ量は、現状ではＸ方向、Ｙ方向ともに精度の良いマウント装置では４μｍ、通常は７〜８μｍ程度、また想定誤差Δθは０．０１５°〜０．０２５°程度である。例えば、Ｘ_１＝８０００μｍ、ΔＸ_１＝ΔＹ_１＝４μｍ、Δθ＝０．０１５°の場合には、想定誤差が大きくなるように重なると、ΔＹ≒４μｍ＋４ｍｍ・ｓｉｎ（０．０１５°）≒５μｍとなる。
【００６４】
上記式からわかるように、Ｙ方向の合わせ誤差は回転誤差が加えられるため、Ｘ方向の想定誤差より大きくなることがわかる。また上記計算は、チップセンタを中心として角度ずれを起こした状態の場合であるが、チップセンタ中心のずれでなく、たとえばチップの左上を中心にチップの右を合わせ、角度ずれが発生した場合は、想定角度誤差ΔθによるＹ方向の想定誤差ΔＹ_２≒Ｘ_１ｓｉｎΔθとなり、チップセンタ中心の角度ずれの場合の２倍となる。
【００６５】
次に、基板の電極とドライバＩＣの出力端子との関係について述べる。
【００６６】
基板の電極は、基板４０上のセグメント配線ＬＳ１〜ＬＳ１３２及びコモン配線ＬＣ１〜ＬＣ６４の端部によって構成されている。また、基板の電極は、前述したように、出力端子の長さ方向におけるドライバＩＣの位置ずれに対しては余裕のある形状を有している。したがって、ドライバＩＣのマウント位置が出力端子の長さ方向にずれても、出力端子が基板の電極からはみ出さない限り両者の接合面積は低下しない。このような範囲においては、出力端子と基板の電極との接合面積は、出力端子の幅方向におけるドライバＩＣの位置ずれによって決定される。従って、ドライバＩＣの長辺に沿って配置された出力端子と基板の電極との接合面積は、ドライバＩＣの短辺方向のずれ（端子の長さ方向のずれ）の影響は受けにくいが、ドライバＩＣの長辺方向のずれ（端子の幅方向のずれ）の影響を受けやすく、ずれ量がある値を超えると低下してしまう。一方、ドライバＩＣの短辺に沿って配置されている出力端子と基板の電極との接合面積は、ドライバＩＣの長辺方向のずれ（端子の長さ方向のずれ）の影響は受けにくいが、ドライバＩＣの短辺方向のずれ（端子の幅方向のずれ）の影響を受けやすく、ずれ量がある値を超えると低下してしまう。
【００６７】
次に、出力端子と基板の電極との接合面積に対する、ドライバＩＣの想定角度誤差によるずれ量（回転誤差）の影響を考慮する。ドライバＩＣの長辺に沿って配置された出力端子については、想定角度誤差による回転誤差は、出力端子の長さ方向のずれ成分が大半のため影響が小さい。一方、ドライバＩＣの短辺に沿って配置された出力端子については、想定角度誤差による回転誤差は、出力端子の幅方向のずれ成分が大半のため影響が大きい。その結果、ドライバＩＣを基板にマウントする際に、出力端子と基板の電極との接合面積に対して影響が大きい要因は、ドライバＩＣの長辺に沿って配置された出力端子については、ドライバＩＣの長辺方向のずれ量（端子の幅方向のずれ量）であり、ドライバＩＣの短辺に沿って配置された出力端子については、ドライバＩＣの短辺方向のずれ量（端子の幅方向のずれ量）と想定角度誤差によるずれ量である。
【００６８】
図４（Ａ）、（Ｂ）及び図５（Ａ）、（Ｂ）を参照しながら、ドライバＩＣの出力端子と基板の電極との接合面積について説明する。図４（Ａ）、（Ｂ）は、ドライバＩＣの出力端子と基板の電極との位置関係が正常な状態を示し、図５（Ａ）、（Ｂ）は、ドライバＩＣの出力端子と基板の電極との間で位置ずれを起こした状態を示している。
【００６９】
ここで、図４（Ａ）または図５（Ａ）に示すように、ドライバＩＣの長辺に沿って配置されている出力端子（本実施形態においてはセグメント信号出力端子ＰＳ１〜ＰＳ１３２）７１の長さをＬ１、幅をＷ_Ｘとし、対応する基板の電極８１の幅をＷ_ＬＸとする。また、図４（Ｂ）または図５（Ｂ）に示すように、ドライバＩＣの短辺に沿って配置されている出力端子（本実施形態においてはコモン信号出力端子ＰＣ１〜ＰＣ６０）７２の長さをＬ２、幅をＷ_Ｙとし、対応する基板の電極８２の幅をＷ_ＬＹとする。図４及び図５においては、Ｗ_Ｘ＜Ｗ_ＬＸ、Ｗ_Ｙ＜Ｗ_ＬＹとなっている。
【００７０】
基板に対するドライバＩＣのＸ方向のトータルの想定誤差ΔＸが（Ｗ_ＬＸ−Ｗ_Ｘ）／２を越えると、図５（Ａ）に示すように、ドライバＩＣの出力端子７１が基板の電極８１からはみ出し、両者の接合面積が低下する。基板の電極８１上にある出力端子７１の幅をΔＷ_Ｘとすると、
ΔＷ_Ｘ＝Ｗ_Ｘ−（ΔＸ＋Ｗ_Ｘ／２−Ｗ_ＬＸ／２）＝（Ｗ_Ｘ＋Ｗ_ＬＸ）／２−ΔＸ
となる。
【００７１】
同様に、基板に対するドライバＩＣのＹ方向のトータルの想定誤差ΔＹが（Ｗ_ＬＹ−Ｗ_Ｙ）／２を越えると、図５（Ｂ）に示すように、ドライバＩＣのコモン信号出力端子が基板の電極からはみ出し、両者の接合面積が低下する。基板の電極上にある出力端子の幅をΔＷ_Ｙとすると、
ΔＷ_Ｙ＝Ｗ_Ｙ−（ΔＹ＋Ｗ_Ｙ／２−Ｗ_ＬＹ／２）＝（Ｗ_Ｙ＋Ｗ_ＬＹ）／２−ΔＹ
となる。
【００７２】
このとき、

であるから、たとえばΔＸ_１＝ΔＹ_１であるとすると、出力端子（コモン信号出力端子）７２の位置ずれは出力端子（セグメント信号出力端子）７１の位置ずれよりも大きい。
【００７３】
上記式でもわかるように、想定角度誤差ΔθによるＹ方向の回転誤差ΔＹ_２はドライバＩＣの長辺方向の長さＸ_１及び想定角度誤差Δθが大きくなると、誤差ΔＹ_１と比較しても無視できない値となり、Ｙ方向の誤差は回転誤差が加えられる。そのため、ΔＸ_１とΔＹ_１とが同程度の場合には、Ｘ方向の誤差より大きくなることがわかる。
【００７４】
そこで、本発明においては、コモン信号出力端子の長さＬ２をセグメント信号出力端子の長さＬ１よりも大きくして、コモン信号出力端子の接合面積がセグメント信号出力端子の接合面積よりも減少しないようにしている。そのときのセグメント信号出力端子の長さＬ１とコモン信号出力端子の長さＬ２との関係を求めると、Ｌ２ΔＷ_Ｙ≧Ｌ１ΔＷ_Ｘとなる。従って以下の式（２）の関係が成立する。
【００７５】

Ｘ_１：ドライバＩＣの長辺方向の長さ
Ｗ_Ｘ：ドライバＩＣの長辺方向に配置された出力端子の幅
Ｗ_ＬＸ：ドライバＩＣの長辺方向に配置された基板の電極の幅
Ｗ_Ｙ：ドライバＩＣの短辺方向に配置された出力端子の幅
Ｗ_ＬＹ：ドライバＩＣの短辺方向に配置された基板の電極の幅
ΔＸ_１：ドライバＩＣを基板にマウントする際の位置合わせにおける該ＩＣの長辺方向（Ｘ方向）の想定誤差
ΔＹ_１：ドライバＩＣを基板にマウントする際の位置合わせにおける該ＩＣの短辺方向（Ｙ方向）の想定誤差
Δθ：ドライバＩＣを基板にマウントする際の位置合わせにおける該ＩＣの想定角度誤差
上記式でもわかるように、想定角度誤差ΔθによるＹ方向の回転誤差ΔＹ_２はドライバＩＣの長辺方向の長さＸ_１及び想定角度誤差Δθが大きくなると、想定誤差ΔＹ_１と比較しても無視できない値となり、Ｙ方向の想定誤差は回転誤差が加えられる。そのため、ΔＸ_１とΔＹ_１とが同程度の場合には、Ｘ方向の想定誤差より大きくなることがわかる。
【００７６】
上記式（２）において、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙとそれぞれ等しいとすると、下記式（１）が成立する。
【００７７】

次に、前述した式（２）が成立する例について述べる。
【００７８】
第１の例として、ドライバＩＣを基板にマウントする際の位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１が４μｍであり、ドライバＩＣの角度の想定誤差Δθが０．０１５°である場合には、
Ｌ２／Ｌ１≧｛（Ｗ_Ｘ＋Ｗ_ＬＸ）／２−４μｍ｝／｛（Ｗ_Ｙ＋Ｗ_ＬＹ）／２−１．３×１０^−４Ｘ_１−４μｍ｝
という条件が導かれる。
【００７９】
ここで、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙとそれぞれ等しいとすると、
Ｌ２／Ｌ１≧（Ｗ_Ｘ−４μｍ）／（Ｗ_Ｙ−１．３×１０^−４Ｘ_１−４μｍ）
となる。例えば、ドライバＩＣの長辺方向の長さＸ_１が８ｍｍ、セグメント信号出力端子の幅Ｗ_Ｘが３５μｍ、コモン信号出力端子の幅Ｗ_Ｙが３５μｍである場合には、Ｌ２／Ｌ１≧１．０３５となる。
【００８０】
第２の例として、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙと異なる場合、たとえば基板の電極幅がドライバ出力端子より２μｍ大きい場合（たとえば基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹが、３７μｍ、出力端子の幅Ｗ_Ｘ及びＷ_Ｙが３５μｍ）にはＷ_ＬＸ＝Ｗ_Ｘ＋２μｍ、Ｗ _ＬＹ ＝Ｗ _Ｙ ＋２μｍとなるから、

ここで第１の例と同様に、ドライバＩＣを基板にマウントする際の位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１が４μｍであり、ドライバＩＣの角度の想定誤差Δθが０．０１５ーである場合には、
Ｌ２／Ｌ１≧（Ｗ_Ｘ−３μｍ）／（Ｗ_Ｙ−１．３×１０^−４Ｘ_１−３μｍ）
となる。
【００８１】
ここでドライバＩＣの長辺方向の長さＸ_１が８ｍｍ、セグメント信号出力端子の幅Ｗ_Ｘが３５μｍ、コモン信号出力端子の幅Ｗ_Ｙが３５μｍである場合には、Ｌ２／Ｌ１≧１．０３４となる。
【００８２】
第３の例として、ドライバＩＣを基板にマウントする際の位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１が７μｍであり、ドライバＩＣの角度の想定誤差Δθが０．０１５°である場合には、
Ｌ２／Ｌ１≧｛（Ｗ_Ｘ＋Ｗ_ＬＸ）／２−７μｍ｝／｛（Ｗ_Ｙ＋Ｗ_ＬＹ）／２−１．３×１０^−４Ｘ_１−７μｍ｝
という条件が導かれる。
【００８３】
ここで、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙとそれぞれ等しいとすると、
Ｌ２／Ｌ１≧（Ｗ_Ｘ−７μｍ）／（Ｗ_Ｙ−１．３×１０^−４Ｘ_１−７μｍ）
となる。例えば、ドライバＩＣの長辺方向の長さＸ_１が８ｍｍ、セグメント信号出力端子の幅Ｗ_Ｘが３５μｍ、コモン信号出力端子の幅Ｗ_Ｙが３５μｍである場合には、Ｌ２／Ｌ１≧１．０３９となる。
【００８４】
第４の例として、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙと異なる場合、たとえば基板の電極幅がドライバ出力端子より２μｍ大きい場合（たとえば基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹが、３７μｍ、出力端子の幅Ｗ_Ｘ及びＷ_Ｙが３５μｍ）で、ドライバＩＣを基板にマウントする際の位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１が７μｍであり、ドライバＩＣの角度の想定誤差Δθが０．０１５°である場合には、
Ｌ２／Ｌ１≧（Ｗ_Ｘ−６μｍ）／（Ｗ_Ｙ−１．３×１０^−４Ｘ_１−６μｍ）
となる。
【００８５】
ここでドライバＩＣの長辺方向の長さＸ_１が８ｍｍ、セグメント信号出力端子の幅Ｗ_Ｘが３５μｍ、コモン信号出力端子の幅Ｗ_Ｙが３５μｍである場合には、Ｌ２／Ｌ１≧１．０３７となる。
【００８６】
第５の例として、ドライバＩＣを基板にマウントする際の位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１が８μｍであり、ドライバＩＣの角度の想定誤差Δθが０．０１５°である場合には、
Ｌ２／Ｌ１≧｛（Ｗ_Ｘ＋Ｗ_ＬＸ）／２−８μｍ｝／｛（Ｗ_Ｙ＋Ｗ_ＬＹ）／２−１．３×１０^−４Ｘ_１−８μｍ｝
という条件が導かれる。
【００８７】
ここで、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙとそれぞれ等しいとすると、
Ｌ２／Ｌ１≧（Ｗ_Ｘ−８μｍ）／（Ｗ_Ｙ−１．３×１０^−４Ｘ_１−８μｍ）
となる。例えば、ドライバＩＣの長辺方向の長さＸ_１が８ｍｍ、セグメント信号出力端子の幅Ｗ_Ｘが３５μｍ、コモン信号出力端子の幅Ｗ_Ｙが３５μｍである場合には、Ｌ２／Ｌ１≧１．０４となる。
【００８８】
第６の例として、基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹがドライバＩＣの出力端子の幅Ｗ_Ｘ及びＷ_Ｙと異なる場合、たとえば基板の電極幅がドライバ出力端子より２μｍ大きい場合（たとえば基板の電極の幅Ｗ_ＬＸ及びＷ_ＬＹが、３７μｍ、出力端子の幅Ｗ_Ｘ及びＷ_Ｙが３５μｍ）で、ドライバＩＣを基板にマウントする際の位置合わせにおけるドライバＩＣの長辺方向（Ｘ方向）の想定誤差ΔＸ_１及び短辺方向（Ｙ方向）の想定誤差ΔＹ_１が８μｍであり、ドライバＩＣの角度の想定誤差Δθが０．０１５°である場合には、
Ｌ２／Ｌ１≧（Ｗ_Ｘ−７μｍ）／（Ｗ_Ｙ−１．３×１０^−４Ｘ_１−７μｍ）
となる。
【００８９】
ここでドライバＩＣの長辺方向の長さＸ_１が８ｍｍ、セグメント信号出力端子の幅Ｗ_Ｘが３５μｍ、コモン信号出力端子の幅Ｗ_Ｙが３５μｍである場合には、Ｌ２／Ｌ１≧１．０３９となる。
【００９０】
上記第１、３、５の例と第２、４、６の例を比較してもわかるように、電極幅を端子幅より若干大きくした場合は、Ｌ２／Ｌ１の値は若干小さくなる。
【００９１】
以下に、比（Ｌ２／Ｌ１）の試算の例を記載する。チップサイズＸ_１を６ｍｍ〜２６ｍｍ、端子ピッチを５５〜３０μｍとし、実用的な端子幅の範囲を４５〜１６μｍとし、電極幅を端子幅と同一とした場合において、想定誤差として、角度誤差を０．０１５〜０．０２５゜、合わせ誤差を４〜８μｍで試算すると以下のようになる。
【００９２】
Ｘ_１が６ｍｍ〜１０ｍｍの場合、Ｌ２／Ｌ１の範囲は１．０２〜１．３８、
Ｘ_１が１０ｍｍ〜１４ｍｍの場合、Ｌ２／Ｌ１の範囲は１．０３〜１．６２、
Ｘ_１が１４ｍｍ〜１８ｍｍの場合、Ｌ２／Ｌ１の範囲は１．０５〜１．９７、
Ｘ_１が１８ｍｍ〜２２ｍｍの場合、Ｌ２／Ｌ１の範囲は１．０６〜２．５０、
Ｘ_１が２２ｍｍ〜２６ｍｍの場合、Ｌ２／Ｌ１の範囲は１．０７〜３．４４、
Ｘ_１が２６ｍｍ以上の場合、Ｌ２／Ｌ１の範囲は１．０９以上となる。
【００９３】
以上のように、上記式（１）、（２）において、ドライバＩＣを基板にマウントする際の位置合わせ誤差ΔＸ_１、ΔＹ_１及びΔθを考慮すると、前記長さＬ１と前記長さＬ２との比（Ｌ２／Ｌ１）は、実用的は１．０２〜３．４４であることができる。
【００９４】
このように、本実施形態では、コモン信号出力端子（ドライバＩＣ短辺方向に配置された端子）の長さをセグメント信号出力端子（ドライバＩＣ長辺方向に配置された端子）の長さよりも大きくして、合わせずれを考慮してもコモン信号出力端子（ドライバＩＣ短辺方向に配置された端子）の接合面積がセグメント信号出力端子（ドライバＩＣ長辺方向に配置された端子）の接合面積よりも減少しないようにしている。
【００９５】
図６に、本実施形態にかかるドライバＩＣ１０の端子配置例を示す。図６に示すように、セグメント信号出力端子ＰＳ１〜ＰＳ１３２の長さＬ１に対して、コモン信号出力端子ＰＣ１〜ＰＣ６４の長さＬ２を大きくしている。なお、セグメント信号出力端子のピッチＰ_Ｘがコモン信号出力端子のピッチＰ_Ｙと同一であり、セグメント信号出力端子の幅Ｗ_Ｘがコモン信号出力端子の幅Ｗ_Ｙと同一である。
【００９６】
本発明にかかるドライバＩＣの端子の配置は、上記実施形態に限定されず、他の態様をとることができる。例えば、図１３に示すように、ドライバＩＣのひとつの辺に対して、端子Ｐは複数列配列されていてもよい。図１３に示す例では、端子ＰはドライバＩＣのひとつの辺に対して２列配列され、第１の列の端子Ｐに対して、第２の列の端子Ｐは半ピッチ（Ｐｘ／２）ずれた状態で配列されている。
【００９７】
本発明は、上記実施形態にかかるパッシブマトリックス駆動法を用いる液晶表示装置に限定されず、他の各種の駆動方法、例えば図９及び図１０に示すアクティブ駆動法を用いる電気光学装置にも適用できる。以下に述べる液晶表示装置においては、ドライバＩＣの実装方法、セグメント配線及びコモン配線などの表示部以外の構成は、上記実施形態と同様である。図９及び図１０において、図１及び図８に示す部分と同様の部材には同一の符号を付する。
【００９８】
図９は、電気光学装置の一例として、２端子型非線形素子を用いた液晶表示装置を模式的に示す斜視図である。この液晶表示装置５２は、２枚の基板、すなわち第１の基板４０と第２の基板（上部パネル）３０とが対向して設けられ、これらの基板４０、３０の間に電気光学材料（液晶）が封入されている。前記第１の基板４０上には、走査線４２が複数設けられている。そして、第２の基板３０には、前記走査線４２に交差するようにデータ線３２が短冊状に複数形成されている。さらに、画素電極４８は２端子型非線形素子４６を介して走査線４２に接続されている。この液晶表示装置５２では、走査線４２とデータ線３２とに印加された信号に基づいて、電気光学材料を表示状態、非表示状態またはその中間状態に切り替えて表示動作を制御する。
【００９９】
図１０は、電気光学装置の一例として、ＴＦＴ（薄膜トランジスタ）を用いた液晶表示装置を模式的に示す斜視図である。この液晶表示装置５４は、２枚の基板、すなわち第１の基板４０と第２の基板（上部パネル）３０とが対向して設けられ、これらの基板４０、３０の間に電気光学材料（液晶）が封入されている。前記第１の基板４０上には、データ線（ソース線ともいう）３２と、該データ線３２と交差する走査線（ゲート線ともいう）４２とが複数設けられている。さらに、画素電極４８はＴＦＴ４６を介して走査線４２に接続されている。この液晶表示装置５４では、走査線４２とデータ線３２とに印加された信号に基づいて、電気光学材料を表示状態、非表示状態またはその中間状態に切り替えて表示動作を制御する。
【０１００】
アクティブ駆動方式では、パッシブ駆動方式と異なり、半導体装置からの出力信号が直接電気光学装置の画素領域での２つの直交する駆動信号になるとは限らない。たとえば電気光学装置として、ＴＦＴを用いた液晶表示装置の場合には、液晶表示装置の基板に回路を形成することが可能である。このため外部半導体装置からの出力が、液晶表示装置の基板で信号電圧変換回路（レベルインターフェース）や各種制御回路を経由した後、画素領域の駆動信号となる場合がある。たとえば、半導体装置からの出力端子数を減らすため、半導体装置内では、複数の駆動用信号を時分割によるマルチプレクサ回路により合成し、液晶表示装置内で、再度デコーダ回路を経由して画素領域での駆動信号とする場合がある。また前述したＴＦＴを用いた液晶駆動装置においては、内部回路としてシフトレジスタ回路を持ち、シフトレジスタの各ビット出力を各走査線４２に印加することが可能である。この場合は、半導体装置からの出力信号としてはクロック信号とデータスタート信号２つで済む。このようにすれば、各走査線４２用の半導体装置からの元の出力数を減らすことができるため、半導体装置の長辺の１つと短辺の２つとの３辺の出力の大半を、もうひとつのソース線３２用の信号出力とすることも可能である。このように本発明はＩＣの端子と基板の電極との関係に関するものであり、半導体装置の長辺、短辺の端子からの各出力が直接電気光学装置の画素領域での２つの直交する信号線に印加される駆動信号になるとは限らない場合でも使用できる。
【０１０１】
本発明は、ＩＣの端子と基板の電極との関係に関するものであり、上記で説明したようなドライバＩＣと基板との組み合わせの実装方式（いわゆるＣＯＧ方式）だけでなく、他の実装方式、例えば、テープモジュール（ＴＡＢ、ＣＯＦ等）を使用する場合においても、ＩＣの端子と基板の電極との関係が上記実施形態と同様に成立するのであれば、本発明が適用できる。なお、本発明に係る半導体装置は液晶表示装置のために使用されるＩＣに限定されず、液晶表示装置以外の電気光学装置、例えばＥＬ（エレクトロルミネッセンス）材料を用いた電気光学装置においても、ＩＣの端子と基板の電極との関係が上記実施形態と同様に成立するのであれば、本発明が適用できる。また、本発明に係る半導体装置はドライバＩＣに限定されず、上記実施形態において説明したものと同様の形状及び端子配置を有するＩＣであれば、本発明が適用できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置を用いた液晶表示装置を示す図。
【図２】本発明の一実施形態に係る半導体装置の構成を示す図。
【図３】半導体装置を基板にマウントする際の角度ずれを示す図。
【図４】半導体装置の出力端子と基板の電極との位置関係が正常な状態を示す図。
【図５】半導体装置の出力端子と基板の電極との間で位置ずれを起こした状態を示す図。
【図６】本発明の一実施形態に係る半導体装置を示す図。
【図７】従来の半導体装置を用いた液晶表示装置を示す図。
【図８】本発明の一実施形態に係る半導体装置を用いた液晶表示装置を示す斜視図。
【図９】本発明に係る半導体装置を用いた液晶表示装置の他の例を示す斜視図。
【図１０】本発明に係る半導体装置を用いた液晶表示装置のさらに他の例を示す斜視図。
【図１１】（Ａ）は、本発明に係る半導体装置の端子の例を示す平面図、（Ｂ）は、図１１（Ａ）のａ−ａ線に沿った断面図。
【図１２】（Ａ）は、本発明に係る半導体装置の端子の他の例を示す平面図、（Ｂ）は、図１２（Ａ）のｂ−ｂ線に沿った断面図。
【図１３】本発明に係る半導体装置の端子の他の配置例を示す図。
【符号の説明】
１ セグメント信号出力部、 ２、３ コモン信号出力部、 ４ 電源部、 ５ 制御部、 ６ ＲＡＭ、 １０ ドライバＩＣ、 １１ シリコン基板、 ３０ 上部パネル、 ４０ 基板、 ５０ 液晶表示装置、 ７１、７２、・・・ コモン信号出力端子、 ８１、８２、・・・ 基板の電極、 ＰＳ１〜ＰＳ１３２ セグメント信号出力端子、 ＰＣ１〜ＰＣ６４ コモン信号出力端子、ＰＴ１〜ＰＴｎ 入出力端子

Claims (18)

1. ２次元画像を表示する電気光学装置に信号を供給するための半導体装置であって、
   前記半導体装置の長辺方向の第１の辺に沿って形成され、前記長辺方向と直交する方向に長さＬ１を有する、第１の端子と、
   前記第１の辺と直交する第２の辺に沿って形成され、前記長辺方向に前記長さＬ１よりも大きい長さＬ２を有する、第２の端子と、
   を含む半導体装置。
2. 請求項１において、
   前記第１の端子の幅と、前記第２の端子の幅とは等しい、半導体装置。
3. 請求項１及び２のいずれかにおいて、
   前記第１の端子のピッチと、前記第２の端子のピッチとは等しい、半導体装置。
4. 請求項１ないし３のいずれかにおいて、
   前記第１の端子及び前記第２の端子は、バンプで形成されている、半導体装置。
5. 請求項１ないし４のいずれかにおいて、
   前記第１の辺と直交する第３の辺に沿って形成され、前記長辺方向に前記長さＬ１よりも大きい長さＬ３を有する第３の端子を含む、半導体装置。
6. 請求項５において、
   前記第３の端子の前記長さＬ３は、前記第２の端子の前記長さＬ２と等しい、半導体装置。
7. 請求項１ないし６のいずれかにおいて、
   前記第１の端子は、前記電気光学装置の第１の電極に信号を供給するための出力端子を含み、
   前記第２の端子は、前記第１の電極と交差する第２の電極に信号を供給するための出力端子を含む、半導体装置。
8. 請求項１ないし７のいずれかにおいて、
   前記半導体装置の長辺方向の長さをＸ_１、前記第１の端子の幅をＷ_Ｘ、前記第２の端子の幅をＷ_Ｙ 、前記半導体装置がマウントされる基板において該半導体装置の長辺方向に配置された該基板上の電極の幅をＷ _ＬＸ 、前記半導体装置の長辺方向と直交する方向に配置された前記基板上の電極の幅をＷ _ＬＹ とし、Ｗ _ＬＸ ＝Ｗ _Ｘ 、Ｗ _ＬＹ ＝Ｗ _Ｙ とするとき、下記式（１）を満たす、半導体装置。
   式（１）；
   Ｌ２／Ｌ１≧（Ｗ_Ｘ−ΔＸ_１）／｛Ｗ_Ｙ −ΔＹ _１ −（Ｘ_１／２）ｓｉｎΔθ｝
   ここで、
   ΔＸ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向の想定誤差であって、ΔＸ_１＝ΔＹ_１（ΔＹ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向と直交する方向の想定誤差）が成り立ち、
   Δθ：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の想定角度誤差、である。
9. 請求項８において、
   前記ΔＸ_１は、４〜８μｍであり、
   前記Δθは、０．０１５〜０．０２５゜である、半導体装置。
10. 請求項１ないし９のいずれかにおいて、
    前記長さＬ１と前記長さＬ２との比（Ｌ２／Ｌ１）は、１．０２〜３．４４である、半導体装置。
11. 電気光学材料の層を有する電気光学装置であって、
    基板の上方に請求項１ないし１０のいずれかに記載の半導体装置を有し、
    前記第１の端子は、第１の電極に信号を供給するための出力端子を含み、
    前記第２の端子は、前記第１の電極と交差する第２の電極に信号を供給するための出力端子を含む、電気光学装置。
12. 請求項１１において、
    前記基板は、前記電気光学材料の層が形成された基板と同一である、電気光学装置。
13. 請求項１１において、
    前記基板は、前記電気光学材料の層が形成された基板と異なる、電気光学装置。
14. 請求項１１ないし１３のいずれかにおいて、
    前記半導体装置の長辺方向の長さをＸ_１、前記第１の端子の幅をＷ_Ｘ、前記第２の端子の幅をＷ_Ｙ、前記半導体装置の長辺方向に配置された前記基板上の電極の幅をＷ_ＬＸ、前記半導体装置の長辺方向と直交する方向に配置された前記基板上の電極の幅をＷ_ＬＹとするとき、下記式（２）を満たす、電気光学装置。
    式（２）；
    Ｌ２／Ｌ１≧｛（Ｗ_Ｘ＋Ｗ_ＬＸ）／２−ΔＸ_１｝／｛（Ｗ_Ｙ＋Ｗ_ＬＹ）／２−ΔＹ_１−（Ｘ_１／２）ｓｉｎΔθ｝
    ここで、
    ΔＸ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向の想定誤差、
    ΔＹ_１：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の前記長辺方向と直交する方向の想定誤差、
    Δθ：前記半導体装置を前記基板にマウントする際の位置合わせにおける、該半導体装置の想定角度誤差、である。
15. 請求項１４において、
    前記ΔＸ_１は、４〜８μｍであり、
    前記ΔＹ_１は、４〜８μｍであり、
    前記Δθは、０．０１５〜０．０２５゜である、電気光学装置。
16. 請求項１１ないし１５のいずれかにおいて、
    前記長さＬ１と前記長さＬ２との比（Ｌ２／Ｌ１）は、１．０２〜３．４４である、電気光学装置。
17. 請求項１１ないし１６のいずれかにおいて、
    前記第１の電極はデータ線及び走査線の一方であり、前記第２の電極はデータ線及び走査線の他方である、電気光学装置。
18. 請求項１１ないし１７のいずれかにおいて、
    前記電気光学材料は液晶材料であり、該液晶材料の層は対向する２枚の基板の間に封入される、電気光学装置。

Images