JP2010177563A - 表示駆動用半導体装置 - Google Patents
表示駆動用半導体装置 Download PDFInfo
- Publication number
- JP2010177563A JP2010177563A JP2009020412A JP2009020412A JP2010177563A JP 2010177563 A JP2010177563 A JP 2010177563A JP 2009020412 A JP2009020412 A JP 2009020412A JP 2009020412 A JP2009020412 A JP 2009020412A JP 2010177563 A JP2010177563 A JP 2010177563A
- Authority
- JP
- Japan
- Prior art keywords
- output
- long side
- display
- input electrodes
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
【課題】電極や回路の配置を考慮しながら、半導体素子の長辺方向の長さを低減すること。
【解決手段】複数の電源用入力電極41は、基板32から導体配線51を介して出力された電源電圧を半導体素子30に供給する。複数の表示用入力電極34は、基板32から導体配線52を介して出力された表示データを半導体素子30に供給する。複数の出力電極35は、半導体素子30からの出力階調電圧を導体配線53を介して表示部33に供給する。半導体素子30の長辺部30aの中央部分30a−3〜30a−5には、複数の表示用入力電極34が長辺方向Xに並べて設けられている。長辺部30bの中央部分30b−3には、複数の電源用入力電極41が長辺方向Xに並べて設けられている。長辺部30aの中央部分30a−3〜30a−5には、更に、基板32から複数の電源用入力電極41に導体配線51を通すためのスペース又は電極が設けられている。
【選択図】図6
【解決手段】複数の電源用入力電極41は、基板32から導体配線51を介して出力された電源電圧を半導体素子30に供給する。複数の表示用入力電極34は、基板32から導体配線52を介して出力された表示データを半導体素子30に供給する。複数の出力電極35は、半導体素子30からの出力階調電圧を導体配線53を介して表示部33に供給する。半導体素子30の長辺部30aの中央部分30a−3〜30a−5には、複数の表示用入力電極34が長辺方向Xに並べて設けられている。長辺部30bの中央部分30b−3には、複数の電源用入力電極41が長辺方向Xに並べて設けられている。長辺部30aの中央部分30a−3〜30a−5には、更に、基板32から複数の電源用入力電極41に導体配線51を通すためのスペース又は電極が設けられている。
【選択図】図6
Description
本発明は、基板と表示部との間に設けられた表示駆動用半導体装置に関する。
図1は、一般的な表示駆動用半導体装置11が適用される表示装置の構成を示している。その表示装置は、基板12と、表示部13と、基板12と表示部13との間に設けられた表示駆動用半導体装置11と、を具備している。
基板12には、表示コントローラ(図示しない)や電源回路(図示しない)が実装されている。表示コントローラは、クロック信号、制御信号、表示データを出力する。電源回路は、表示駆動用半導体装置11への電力を供給する。
表示駆動用半導体装置11は、複数の入力電極14と複数の出力電極15と複数のダミー電極20とを搭載した半導体素子10を具備している。複数の入力電極14の各々は、導体配線18を介して基板12と接続され、複数の出力電極15の各々は、導体配線19を介して表示部13と接続されている。
半導体素子10は、基材上に設けられ、複数の出力回路16を具備している。複数の出力回路16の入力には、それぞれ、複数の入力電極14のうちの、表示データが供給される複数の表示用入力電極(図示しないが、以下、表示用入力電極14’と称する)が接続されている。複数の出力回路16の出力には、それぞれ、複数の出力電極15が接続されている。複数の出力回路16の電源には、それぞれ、複数の入力電極14のうちの、電力が供給される複数の電源用入力電極(図示しないが、電源用入力電極14”と称する)が接続されている。
複数の出力回路16の各々は、ロジック回路、DAコンバータ回路、出力アンプ回路などを備えている。複数の出力回路16は、それぞれ、複数の階調電圧のうちの、表示データに応じた出力階調電圧を電流増幅して出力する。
半導体素子10の周辺に導体配線18、19を引き回す際、入力電極14は半導体素子10の基板12側に配置され、出力電極15は半導体素子10の表示部13側に配置されていることが好ましい。また、表示駆動用半導体装置11が表示部13の額縁に搭載されるため、額縁を細くする必要性等から、半導体素子10の平面部は細長い長方形状を採る必要がある。更に、多出力化により、基板12側にも出力電極15が配置されるようになり、出力回路16もそれに応じて配置されるようになってきている。そのため、半導体素子10上で基板12側に配置された出力電極15から表示部13側へ非常に多くの導体配線19を引き回さなければならなくなる。以下、これらについて説明する。
図2は、半導体素子10の平面部を示している。上述のように、半導体素子10の平面部は長方形状である。基板12、表示部13は、それぞれ、平面部の2つの長辺部のうちの第1、2長辺部(以下、長辺部10a、10bと称する)から離れて長辺方向Xに平行に設けられている。
長辺部10aの第1、2部分(以下、部分10a−1、10a−2と称する)には、それぞれ、複数の出力電極15のうちの第1、2出力電極群(以下、出力電極群15−1、15−2と称する)が長辺方向Xに並べて設けられている。
長辺部10bの第1、2部分(以下、部分10b−1、10b−2と称する)には、それぞれ、複数の出力電極15のうちの第3、4出力電極群(以下、出力電極群15−3、15−4と称する)が長辺方向Xに並べて設けられている。
長辺部10aの部分10a−1と部分10a−2との間の中央部分10a−3には、複数の入力電極14(複数の表示用入力電極14’、複数の電源用入力電極14”)が長辺方向Xに並べて設けられている。
長辺部10bの部分10b−1と部分10b−2との間の中央部分10b−3には、複数のダミー電極20が長辺方向Xに並べて設けられている。
半導体素子10の平面部のうちの、出力電極群15−1と出力電極群15−3との間の領域には、複数の出力回路16のうちの第1出力回路群(以下、出力回路群16−1と称する)が長辺方向Xに並べて設けられている。出力回路群16−1の出力は出力電極群15−1に接続されている。
上記平面部のうちの、出力電極群15−2と出力電極群15−4との間の領域には、複数の出力回路16のうちの第2出力回路群(以下、出力回路群16−2と称する)が長辺方向Xに並べて設けられている。出力回路群16−2の出力は出力電極群15−2に接続されている。
上記平面部のうちの、出力回路群16−1と出力電極群15−3との間の領域には、複数の出力回路16のうちの第3出力回路群(以下、出力回路群16−3と称する)が長辺方向Xに並べて設けられている。出力回路群16−3の出力は出力電極群15−3に接続されている。
上記平面部のうちの、出力回路群16−2と出力電極群15−4との間の領域には、複数の出力回路16のうちの第4出力回路群(以下、出力回路群16−4と称する)が長辺方向Xに並べて設けられている。出力回路群16−4の出力は出力電極群15−4に接続されている。
上記平面部のうちの、複数の入力電極14と複数のダミー電極20との間の領域には、複数の出力回路16の電源が設けられている。上述のように、複数の出力回路16の電源は、それぞれ、複数の入力電極14のうちの複数の電源用入力電極14”に接続され、複数の出力回路36の入力は、それぞれ、複数の入力電極14のうちの複数の表示用入力電極14’に接続されている。
上述のように、半導体素子10の長辺部10aの中央部分10a−3に入力電極14(表示用入力電極14’、電源用入力電極14”)が配置されている。表示駆動用半導体装置11の基材上の配線は、コスト面及び基材の曲げ性を良くするために単層配線であるため、配線は他の配線をまたぐことができない。そのため、出力電極群15−1及び15−2に接続される導体配線19が存在する領域には、入力電極14に接続される導体配線18を配置することができない。更に出力特性を均一にするために、チップの左右の対称性を考えると、入力電極14は、必然的に上述の位置に配置される。
また、上述のように、入力電極14の周辺(厳密には、長辺部10aの部分10a−1、10a−2と長辺部10bの部分10b−1、10b−2)に出力電極15が配置されている。この理由としては、表示ムラを防止するために、出力電極15と出力回路16の間の配線抵抗を全出力同一にしている。その場合、出力電極15と出力回路16の間隔は全て同一にして出力電極15同士の間隔と出力回路16同士の間隔も同一にする必要があるためである。
以上の理由により、長辺部10bの中央部分10b−3には電極を配置する必要がなくなる。ただし、表示駆動用半導体装置11の基材と半導体素子10は、半導体素子10の全ての電極を表示駆動用半導体装置11の基材上の配線と一斉に熱圧着等で接続するため、電極の配置を上下左右対称にして、できる限り熱圧着時の圧力が各電極で均一になるようにする必要がある。そのため、長辺部10bの中央部分10b−3には対向する長辺部10aの中央部分10a−3の電極の配置と同様になるようにダミー電極20を配置する。
しかし、近年では、多出力化により半導体素子10の長辺方向の長さが長くなってきているため、基材上で引き回すスペースが狭くなり導体配線の設計が困難になってきている。または、この引き回しを行なおうとすると、基材の幅を広げる必要がありコスト高の原因になる。そこで、半導体素子10の長辺方向の長さを低減できることが望まれる。
ここで、導体配線を半導体素子外に引き出す例について、図3、4(特開2006−332544号公報の図1、図4)を用いて紹介する。
図3に示される例では、基材3上に設けられた半導体素子1の平面部は長方形状である。半導体素子1の2つの長辺部のうちの第1長辺部には電極5が設けられ、第2長辺部には電極5aが設けられている。半導体素子1の2つの短辺部のうちの第1短辺部には、電極7が設けられている。導体配線4aは、電極5aに接続され、電極7を経由して半導体素子1外に導体配線6として引き出されている。
図4に示される例では、基材3上に設けられた半導体素子1の平面部は長方形状である。半導体素子1の2つの長辺部のうちの第1長辺部には電極5が設けられている。半導体素子1の2つの長辺部のうちの第2長辺部の中央部分には、ダミー電極5’が設けられている。第2長辺部の中央部分以外の部分には、電極5eが設けられている。導体配線4fは、電極5eに接続され、電極5を経由して半導体素子1外に引き出されている。
図3に示される例では、導体配線4aを第2長辺部から第1短辺部に迂回させて半導体素子1外に引き出している。しかし、図3に示される例は、電極(入力電極14、出力電極15)や回路(出力回路16)の配置を考慮していない。このため、従来の表示駆動用半導体装置11(図1、2)に適用することはできない。
図4に示される例では、導体配線4fを第2長辺部から第1長辺部に通して半導体素子1外に引き出している。しかし、図4に示される例は、半導体素子の長辺方向の長さを低減することを考慮していない。このため、第2長辺部にダミー電極5’が残ったままであり、従来の表示駆動用半導体装置11(図1、2)に適用することはできない。
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の表示駆動用半導体装置(31)は、半導体素子(30)と、複数の電源用入力電極(41)と、複数の表示用入力電極(34)と、複数の出力電極(35)とを具備している。半導体素子(30)は、複数の階調電圧を生成し、複数の階調電圧のうちの、表示データに応じた出力階調電圧を電流増幅して出力する。半導体素子(30)の平面部は長方形状であり、基板(32)、表示部(33)は、それぞれ、平面部の2つの長辺部のうちの第1、2長辺部(30a)(30b)から離れて長辺方向(X)に平行に設けられている。複数の電源用入力電極(41)は、基板(32)から第1導体配線(51)を介して出力された電力を半導体素子(30)に供給する。複数の表示用入力電極(34)は、基板(32)から第2導体配線(52)を介して出力された表示データを半導体素子(30)に供給する。複数の出力電極(35)は、半導体素子(30)から電流増幅して出力された出力階調電圧を第3導体配線(53)を介して表示部(33)に供給する。第1長辺部(30a)の中央部分(30a−3〜30a−5)には、複数の表示用入力電極(34)が長辺方向(X)に並べて設けられている。第2長辺部(30b)の中央部分(30b−3)には、複数の電源用入力電極(41)が長辺方向(X)に並べて設けられている。第1長辺部(30a)の中央部分(30a−3〜30a−5)には、更に、基板(32)から複数の電源用入力電極(41)に第1導体配線(51)を通すためのスペース(40)又は電極(40)が設けられている。
本発明の表示駆動用半導体装置(31)では、半導体素子(30)の第1長辺部(30a)の中央部分(30a−3〜30a−5)に表示用入力電極(34)が配置され、半導体素子(30)の第2長辺部(30b)の中央部分(30b−3)に電源用入力電極(41)が配置されている。即ち、本発明では、半導体素子(30)にダミー電極を配置する必要がない。このように、本発明の表示駆動用半導体装置(31)によれば、電極や回路の配置を考慮しながら、半導体素子(30)の長辺方向の長さを低減することができる。
以下に添付図面を参照して、本発明の実施形態による表示駆動用半導体装置について詳細に説明する。
(第1実施形態)
図5は、本発明の第1実施形態による表示駆動用半導体装置31が適用される表示装置の構成を示している。その表示装置は、基板32と、表示部33と、基板32と表示部33との間に設けられた表示駆動用半導体装置31と、を具備している。
図5は、本発明の第1実施形態による表示駆動用半導体装置31が適用される表示装置の構成を示している。その表示装置は、基板32と、表示部33と、基板32と表示部33との間に設けられた表示駆動用半導体装置31と、を具備している。
基板32には、表示コントローラ(図示しない)や電源回路(図示しない)が実装されている。表示コントローラは、クロック信号、制御信号、表示データを出力する。電源回路は、表示駆動用半導体装置31への電力を供給する。
表示駆動用半導体装置31は、複数の電源用入力電極41と複数の表示用入力電極34と複数の出力電極35とを搭載した半導体素子30を具備している。複数の電源用入力電極41の各々は、第1導体配線(以下、導体配線51と称する)を介して基板32に接続され、基板32から導体配線51を介して出力された電力を半導体素子30に供給する。複数の表示用入力電極34の各々は、第2導体配線(以下、導体配線52と称する)を介して基板32に接続され、基板32から導体配線52を介して出力された表示データを半導体素子30に供給する。複数の出力電極35の各々は、半導体素子30から出力された出力階調電圧(後述)を第3導体配線(以下、導体配線53と称する)を介して表示部33に供給する。
半導体素子30は、基材上に設けられ、複数の出力回路36を具備している。複数の出力回路36の入力には、それぞれ、複数の表示用入力電極34が接続されている。複数の出力回路36の出力には、それぞれ、複数の出力電極35が接続されている。複数の出力回路36の電源には、それぞれ、複数の電源用入力電極41が接続されている。
複数の出力回路36の各々は、ロジック回路、DAコンバータ回路、出力アンプ回路などを備えている。複数の出力回路36は、複数の階調電圧のうちの、表示データに応じた出力階調電圧を電流増幅して出力する。
半導体素子30の周辺に導体配線51、52を引き回す際、電源用入力電極41、複数の表示用入力電極34は、それぞれ、半導体素子30の基板32側、表示部33側に配置される。また、表示駆動用半導体装置31が表示部33の額縁に搭載されるため、額縁を細くする必要性等から、半導体素子30の平面部は細長い長方形状を採る必要がある。更に、多出力化により、出力電極35は半導体素子30の基板32側、表示部33側に配置され、出力回路36もそれに応じて配置される。そのため、半導体素子30の周辺に導体配線53を引き回す際、半導体素子30上で基板32側に配置された出力電極35から表示部33側へ非常に多くの導体配線53を引き回す必要がある。以下、これらについて説明する。
図6は、半導体素子30の平面部を示している。上述のように、半導体素子30の平面部は長方形状である。基板32、表示部33は、それぞれ、平面部の2つの長辺部のうちの第1、2長辺部(以下、長辺部30a、30b)から離れて長辺方向Xに平行に設けられている。
長辺部30aの第1、2部分(以下、部分30a−1、30a−2と称する)には、それぞれ、複数の出力電極35のうちの第1、2出力電極群(以下、出力電極群35−1、35−2と称する)が長辺方向Xに並べて設けられている。
長辺部30bの第1、2部分(以下、部分30b−1、30b−2と称する)には、それぞれ、複数の出力電極35のうちの第3、4出力電極群(以下、出力電極群35−3、35−4と称する)が長辺方向Xに並べて設けられている。
長辺部30bの部分30b−1と部分30b−2との間の中央部分30b−3には、複数の電源用入力電極41が長辺方向Xに並べて設けられている。
長辺部30aの部分30a−1と部分30a−2との間の中央部分30a−3〜30a−5には、複数の表示用入力電極34が長辺方向Xに並べて設けられている。この中央部分30a−3〜30a−5には、更に、基板32から複数の電源用入力電極41まで短辺方向Yに延びる導体配線51を通すためのスペース(又は電極)が設けられている。
例えば、長辺部30aの部分30a−1と部分30a−2との間の第3部分(以下、部分30a−3と称する)には、複数の表示用入力電極34が長辺方向Xに並べて設けられている。長辺部30aの部分30a−1、30a−2と部分30a−3との間の部分30a−4、30a−5には、上述のスペース(又は電極)が設けられている。
半導体素子30の平面部のうちの、出力電極群35−1と出力電極群35−3との間の領域には、複数の出力回路36のうちの第1出力回路群(以下、出力回路群36−1と称する)が長辺方向Xに並べて設けられている。出力回路群36−1の出力はそれぞれ出力電極群35−1に接続されている。
上記平面部のうちの、出力電極群35−2と出力電極群35−4との間の領域には、複数の出力回路36のうちの第2出力回路群(以下、出力回路群36−2と称する)が長辺方向Xに並べて設けられている。出力回路群36−2の出力はそれぞれ出力電極群35−2に接続されている。
上記平面部のうちの、出力回路群36−1と出力電極群35−3との間の領域には、複数の出力回路36のうちの第3出力回路群(以下、出力回路群36−3と称する)が長辺方向Xに並べて設けられている。出力回路群36−3の出力はそれぞれ出力電極群35−3に接続されている。
上記平面部のうちの、出力回路群36−2と出力電極群35−4との間の領域には、複数の出力回路36のうちの第4出力回路群(以下、出力回路群36−4と称する)が長辺方向Xに並べて設けられている。出力回路群36−4の出力はそれぞれ出力電極群35−4に接続されている。
上記平面部のうちの、複数の表示用入力電極34及び上述のスペース(又は電極)と複数の電源用入力電極41との間の領域には、複数の出力回路36の電源が設けられている。上述のように、複数の出力回路36の電源はそれぞれ複数の電源用入力電極41に接続され、複数の出力回路36の入力はそれぞれ複数の表示用入力電極34に接続されている。
上述のように、半導体素子30の長辺部30bの中央部分30b−3に電源用入力電極41が配置されている。表示駆動用半導体装置31の基材上の配線は、コスト面及び基材の曲げ性を良くするために単層配線であるため、配線は他の配線をまたぐことができない。そのため、出力電極群35−1及び35−2に接続される導体配線53が存在する領域には、電源用入力電極41に接続される導体配線52を配置することができない。更に出力特性を均一にするために、チップの左右の対称性を考えると、電源用入力電極41は、必然的に上述の位置に配置される。
また、上述のように、入力電極(表示用入力電極34、電源用入力電極41)の周辺(厳密には、長辺部30aの部分30a−1、30a−2と長辺部30bの部分30b−1、30b−2)に出力電極35が配置されている。この理由としては、表示ムラを防止するために、出力電極35と出力回路36の間の配線抵抗を全出力同一にしている。その場合、出力電極35と出力回路36の間隔は全て同一にして出力電極35同士の間隔と出力回路36同士の間隔も同一にする必要があるためである。
また、本発明の第1実施形態による表示駆動用半導体装置31では、上述のように、半導体素子30の長辺部30aの中央部分30a−3に表示用入力電極34が配置され、半導体素子30の長辺部30bの中央部分30b−3に電源用入力電極41が配置されている。即ち、本発明では、半導体素子30にダミー電極を配置する必要がない。このように、本発明の第1実施形態による表示駆動用半導体装置31によれば、電極(表示用入力電極34、電源用入力電極41、出力電極35)や回路(出力回路36)の配置を考慮しながら、半導体素子30の長辺方向の長さを低減することができる。
電源用入力電極41には高耐圧が要求されるため、表示用入力電極34に用いる保護素子(図示しない)よりも大型の保護素子を用いる必要がある。また、電源用入力電極41と導体配線51との接続抵抗を小さくするために、電源用入力電極41と導体配線51との接続部分の面積を大きく取る必要がある。そのため、電源用入力電極41として、その電極と導体配線との接続部分の面積が複数の表示用入力電極34の各々の上記面積よりも大きいものを使用するか、複数の表示用入力電極34の各々の寸法と同じ寸法である複数(2個以上)の電極(以下、高耐圧用電極と称する)が使用される。従って、電源用入力電極41の高耐圧用電極の数が長辺部の長さに非常に影響する。例えば、図7に示されるように、電源用入力電極41と表示用入力電極34とが長辺部30aの中央部分30a−3に配置されている場合、半導体素子30の長辺方向の長さが長くなってしまう。
本発明の第1実施形態による表示駆動用半導体装置31では、上述のように、半導体素子30の長辺部30aの中央部分30a−3に表示用入力電極34が配置され、半導体素子30の長辺部30bの中央部分30b−3に電源用入力電極41が配置されている。例えば、図8に示されるように、中央部分30a−3に配置される2個の表示用入力電極34に対して、中央部分30b−3に配置される電源用入力電極41の高耐圧用電極の数が3個である場合、中央部分30a−3には、導体配線51を通すための1電極分のスペース40(又は電極40)があればよい。このスペース40(又は電極40)は、上述のスペース(又は電極)に対応している。このように、本発明の第1実施形態による表示駆動用半導体装置31によれば、ダミー電極の代わりに電源用入力電極41を半導体素子30の長辺部30bの中央部分30b−3に配置することにより、高耐圧を実現し、且つ、半導体素子30の長辺方向の長さを低減することができる。なお、スペース40に電極を置く場合は、電極と基材上の配線とを熱圧着等で接続するときのバランスを取ることが目的であるため、必ずしも半導体素子30の内部素子に接続する必要はない。
(第2実施形態)
本発明の第2実施形態による表示駆動用半導体装置31では、第1実施形態と重複する説明を省略する。
本発明の第2実施形態による表示駆動用半導体装置31では、第1実施形態と重複する説明を省略する。
図9は、半導体素子30の平面部を示している。第2実施形態において、半導体素子30には、複数の電源用入力電極41に代えて、複数の電源用入力電極42が搭載されている。複数の電源用入力電極42の各々には、複数の表示用入力電極34の各々の寸法よりも大きい寸法の電極が使用される。
この場合、第2実施形態における効果は、第1実施形態と同じである。例えば、図10に示されるように、中央部分30a−3に配置される1個の表示用入力電極34に対して、中央部分30b−3に配置される電源用入力電極42の寸法が表示用入力電極34の2個分に相当する場合、中央部分30a−3には、導体配線51を通すための1電極分のスペース40(又は電極40)があればよい。
1 半導体素子、
3 基材、
4a、4f 導体配線、
5、5a、5e 電極、
5’ ダミー電極、
6 導体配線、
7 電極、
10 半導体素子、
10a 第1長辺部、
10a−1 第1部分、
10a−2 第2部分、
10a−3 中央部分、
10b 第2長辺部、
10b−1 第1部分、
10b−2 第2部分、
10b−3 中央部分、
11 表示駆動用半導体装置、
12 基板、
13 表示部、
14 入力電極、
15 出力電極、
15−1 第1出力電極群、
15−2 第2出力電極群、
15−3 第3出力電極群、
15−4 第4出力電極群、
16 出力回路、
16−1 第1出力回路群、
16−2 第2出力回路群、
16−3 第3出力回路群、
16−4 第4出力回路群、
17 階調電圧生成回路、
18、19 導体配線、
20 ダミー電極、
30 半導体素子、
30a 第1長辺部、
30a−1 第1部分、
30a−2 第2部分、
30a−3 中央部分、
30b 第2長辺部、
30b−1 第1部分、
30b−2 第2部分、
30b−3 中央部分、
31 表示駆動用半導体装置、
32 基板、
33 表示部、
34 表示用入力電極、
35 出力電極、
35−1 第1出力電極群、
35−2 第2出力電極群、
35−3 第3出力電極群、
35−4 第4出力電極群、
36 出力回路、
36−1 第1出力回路群、
36−2 第2出力回路群、
36−3 第3出力回路群、
36−4 第4出力回路群、
37 階調電圧生成回路、
40 スペース又は電極、
41、42 電源用入力電極、
51、52、53 導体配線、
3 基材、
4a、4f 導体配線、
5、5a、5e 電極、
5’ ダミー電極、
6 導体配線、
7 電極、
10 半導体素子、
10a 第1長辺部、
10a−1 第1部分、
10a−2 第2部分、
10a−3 中央部分、
10b 第2長辺部、
10b−1 第1部分、
10b−2 第2部分、
10b−3 中央部分、
11 表示駆動用半導体装置、
12 基板、
13 表示部、
14 入力電極、
15 出力電極、
15−1 第1出力電極群、
15−2 第2出力電極群、
15−3 第3出力電極群、
15−4 第4出力電極群、
16 出力回路、
16−1 第1出力回路群、
16−2 第2出力回路群、
16−3 第3出力回路群、
16−4 第4出力回路群、
17 階調電圧生成回路、
18、19 導体配線、
20 ダミー電極、
30 半導体素子、
30a 第1長辺部、
30a−1 第1部分、
30a−2 第2部分、
30a−3 中央部分、
30b 第2長辺部、
30b−1 第1部分、
30b−2 第2部分、
30b−3 中央部分、
31 表示駆動用半導体装置、
32 基板、
33 表示部、
34 表示用入力電極、
35 出力電極、
35−1 第1出力電極群、
35−2 第2出力電極群、
35−3 第3出力電極群、
35−4 第4出力電極群、
36 出力回路、
36−1 第1出力回路群、
36−2 第2出力回路群、
36−3 第3出力回路群、
36−4 第4出力回路群、
37 階調電圧生成回路、
40 スペース又は電極、
41、42 電源用入力電極、
51、52、53 導体配線、
Claims (12)
- 複数の階調電圧を生成し、前記複数の階調電圧のうちの、表示データに応じた出力階調電圧を出力する半導体素子と、前記半導体素子の平面部は長方形状であり、基板、表示部は、それぞれ、前記平面部の2つの長辺部のうちの第1、2長辺部から離れて長辺方向に平行に設けられ、
前記基板から第1導体配線を介して出力された電力を前記半導体素子に供給するための複数の電源用入力電極と、
前記基板から第2導体配線を介して出力された前記表示データを前記半導体素子に供給するための複数の表示用入力電極と、
前記半導体素子から出力された前記出力階調電圧を第3導体配線を介して前記表示部に供給するための複数の出力電極と
を具備し、
前記第1長辺部の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、
前記第2長辺部の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第1長辺部の中央部分には、更に、前記基板から前記複数の電源用入力電極に前記第1導体配線を通すためのスペース又は電極が設けられている
表示駆動用半導体装置。 - 前記第1長辺部の第1、2部分には、それぞれ、前記複数の出力電極のうちの第1、2出力電極群が長辺方向に並べて設けられ、
前記第2長辺部の第1、2部分には、それぞれ、前記複数の出力電極のうちの第3、4出力電極群が長辺方向に並べて設けられ、
前記第2長辺部の第1部分と第2部分との間の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第1長辺部の第1部分と第2部分との間の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、前記スペース又は電極が設けられている
請求項1に記載の表示駆動用半導体装置。 - 前記半導体素子は、
前記複数の階調電圧のうちの、前記表示データに応じた前記出力階調電圧を出力する複数の出力回路
を具備し、
前記平面部のうちの、前記第1出力電極群と前記第3出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第1出力電極群に接続された第1出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第2出力電極群と前記第4出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第2出力電極群に接続された第2出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第1出力回路群と前記第3出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第3出力電極群に接続された第3出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第2出力回路群と前記第4出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第4出力電極群に接続された第4出力回路群が長辺方向に並べて設けられている
請求項2に記載の表示駆動用半導体装置。 - 前記複数の電源用入力電極の各々は、その電極と導体配線との接続部分の面積が前記複数の表示用入力電極の各々の前記面積よりも大きい
請求項1〜3のいずれかに記載の表示駆動用半導体装置。 - 前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法と同じ寸法である複数の電極が使用される
請求項4に記載の表示駆動用半導体装置。 - 前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法よりも大きい寸法の電極が使用される
請求項4に記載の表示駆動用半導体装置。 - 基板と、
表示部と、
複数の階調電圧を生成し、前記複数の階調電圧のうちの、表示データに応じた出力階調電圧を出力する半導体素子と、前記半導体素子の平面部は長方形状であり、前記基板、前記表示部は、それぞれ、前記平面部の2つの長辺部のうちの第1、2長辺部から離れて長辺方向に平行に設けられ、
前記基板から第1導体配線を介して出力された電力を前記半導体素子に供給するための複数の電源用入力電極と、
前記基板から第2導体配線を介して出力された前記表示データを前記半導体素子に供給するための複数の表示用入力電極と、
前記半導体素子から出力された前記出力階調電圧を第3導体配線を介して前記表示部に供給するための複数の出力電極と
を具備し、
前記第1長辺部の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、
前記第2長辺部の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第1長辺部の中央部分には、更に、前記基板から前記複数の電源用入力電極に前記第1導体配線を通すためのスペース又は電極が設けられている
表示装置。 - 前記第1長辺部の第1、2部分には、それぞれ、前記複数の出力電極のうちの第1、2出力電極群が長辺方向に並べて設けられ、
前記第2長辺部の第1、2部分には、それぞれ、前記複数の出力電極のうちの第3、4出力電極群が長辺方向に並べて設けられ、
前記第2長辺部の第1部分と第2部分との間の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第1長辺部の第1部分と第2部分との間の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、前記スペース又は電極が設けられている
請求項7に記載の表示装置。 - 前記半導体素子は、
前記複数の階調電圧のうちの、前記表示データに応じた前記出力階調電圧を出力する複数の出力回路
を具備し、
前記平面部のうちの、前記第1出力電極群と前記第3出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第1出力電極群に接続された第1出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第2出力電極群と前記第4出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第2出力電極群に接続された第2出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第1出力回路群と前記第3出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第3出力電極群に接続された第3出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第2出力回路群と前記第4出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第4出力電極群に接続された第4出力回路群が長辺方向に並べて設けられている
請求項8に記載の表示装置。 - 前記複数の電源用入力電極の各々は、その電極と導体配線との接続部分の面積が前記複数の表示用入力電極の各々の前記面積よりも大きい
請求項7〜9のいずれかに記載の表示装置。 - 前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法と同じ寸法である複数の電極が使用される
請求項10に記載の表示装置。 - 前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法よりも大きい寸法の電極が使用される
請求項11に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020412A JP2010177563A (ja) | 2009-01-30 | 2009-01-30 | 表示駆動用半導体装置 |
US12/654,247 US20100194730A1 (en) | 2009-01-30 | 2009-12-15 | Display driving semiconductor device |
CN201010004700A CN101794537A (zh) | 2009-01-30 | 2010-01-20 | 显示驱动半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020412A JP2010177563A (ja) | 2009-01-30 | 2009-01-30 | 表示駆動用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010177563A true JP2010177563A (ja) | 2010-08-12 |
Family
ID=42397290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009020412A Pending JP2010177563A (ja) | 2009-01-30 | 2009-01-30 | 表示駆動用半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100194730A1 (ja) |
JP (1) | JP2010177563A (ja) |
CN (1) | CN101794537A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015143885A (ja) * | 2015-04-24 | 2015-08-06 | ラピスセミコンダクタ株式会社 | 表示装置用駆動回路 |
WO2015140862A1 (ja) * | 2014-03-20 | 2015-09-24 | 株式会社Joled | ゲートドライバic、チップオンフィルム基板および表示装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548006A (ja) * | 1991-08-19 | 1993-02-26 | Seiko Epson Corp | 半導体装置 |
JPH11183922A (ja) * | 1997-12-25 | 1999-07-09 | Citizen Watch Co Ltd | 集積回路 |
JP2003263117A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 表示装置 |
JP2005107239A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 表示パネル駆動装置および表示装置 |
JP2006023469A (ja) * | 2004-07-07 | 2006-01-26 | Nec Electronics Corp | 駆動装置及び表示装置 |
JP2007123709A (ja) * | 2005-10-31 | 2007-05-17 | Nec Electronics Corp | 半導体装置 |
JP2007243129A (ja) * | 2005-06-30 | 2007-09-20 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2008098244A (ja) * | 2006-10-06 | 2008-04-24 | Fuji Electric Device Technology Co Ltd | 半導体集積回路 |
JP2010145435A (ja) * | 2008-12-16 | 2010-07-01 | Citizen Holdings Co Ltd | 液晶装置とその液晶装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3798220B2 (ja) * | 2000-04-07 | 2006-07-19 | シャープ株式会社 | 半導体装置およびそれを用いる液晶モジュール |
JP3573150B2 (ja) * | 2002-01-25 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びこれを含む電気光学装置 |
JP2005142294A (ja) * | 2003-11-05 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体レーザユニットおよびそれを用いた光ピックアップ装置 |
JP4071782B2 (ja) * | 2005-05-30 | 2008-04-02 | 松下電器産業株式会社 | 半導体装置 |
JP4116055B2 (ja) * | 2006-12-04 | 2008-07-09 | シャープ株式会社 | 半導体装置 |
-
2009
- 2009-01-30 JP JP2009020412A patent/JP2010177563A/ja active Pending
- 2009-12-15 US US12/654,247 patent/US20100194730A1/en not_active Abandoned
-
2010
- 2010-01-20 CN CN201010004700A patent/CN101794537A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548006A (ja) * | 1991-08-19 | 1993-02-26 | Seiko Epson Corp | 半導体装置 |
JPH11183922A (ja) * | 1997-12-25 | 1999-07-09 | Citizen Watch Co Ltd | 集積回路 |
JP2003263117A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 表示装置 |
JP2005107239A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 表示パネル駆動装置および表示装置 |
JP2006023469A (ja) * | 2004-07-07 | 2006-01-26 | Nec Electronics Corp | 駆動装置及び表示装置 |
JP2007243129A (ja) * | 2005-06-30 | 2007-09-20 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007123709A (ja) * | 2005-10-31 | 2007-05-17 | Nec Electronics Corp | 半導体装置 |
JP2008098244A (ja) * | 2006-10-06 | 2008-04-24 | Fuji Electric Device Technology Co Ltd | 半導体集積回路 |
JP2010145435A (ja) * | 2008-12-16 | 2010-07-01 | Citizen Holdings Co Ltd | 液晶装置とその液晶装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015140862A1 (ja) * | 2014-03-20 | 2015-09-24 | 株式会社Joled | ゲートドライバic、チップオンフィルム基板および表示装置 |
JPWO2015140862A1 (ja) * | 2014-03-20 | 2017-04-06 | 株式会社Joled | ゲートドライバic、チップオンフィルム基板および表示装置 |
JP2015143885A (ja) * | 2015-04-24 | 2015-08-06 | ラピスセミコンダクタ株式会社 | 表示装置用駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
US20100194730A1 (en) | 2010-08-05 |
CN101794537A (zh) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902645B2 (en) | Semiconductor device, semiconductor element, and substrate | |
US9502352B2 (en) | Semiconductor wiring patterns | |
WO2011105062A1 (ja) | 画像表示装置 | |
JP6400201B2 (ja) | パワー半導体モジュール | |
JP2004271611A (ja) | フラットパネル型表示装置 | |
JP2010177563A (ja) | 表示駆動用半導体装置 | |
JP2014053566A (ja) | 半導体装置 | |
JPWO2016051681A1 (ja) | 表示パネル、表示パネルの製造方法、およびフレキシブルプリント基板 | |
JP5270497B2 (ja) | 半導体装置およびその電力供給方法 | |
JP5405283B2 (ja) | 半導体装置およびその電力供給方法 | |
JP2011186076A (ja) | 表示パネル | |
US7643366B2 (en) | Semiconductor integrated circuit | |
JP2008098244A (ja) | 半導体集積回路 | |
US20070029985A1 (en) | Semiconductor device | |
JP5554137B2 (ja) | テープ基板 | |
JP2008177179A (ja) | 半導体モジュール及び電力回収回路を有するプラズマディスプレイ装置 | |
JP2008218751A (ja) | 半導体装置及びi/oセル | |
JP2016226186A (ja) | パワーモジュール | |
JP2004357414A (ja) | パワーモジュール及びインバータ装置 | |
JP2011146641A (ja) | 半導体集積回路 | |
JP2013055340A (ja) | 半導体装置 | |
JP2014098915A (ja) | ドライバic | |
JP2012113147A (ja) | 表示装置 | |
KR20080097098A (ko) | 퓨즈 박스 및 그의 레이아웃 방법 | |
JP2011174959A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131106 |