JP5554137B2 - テープ基板 - Google Patents
テープ基板 Download PDFInfo
- Publication number
- JP5554137B2 JP5554137B2 JP2010108477A JP2010108477A JP5554137B2 JP 5554137 B2 JP5554137 B2 JP 5554137B2 JP 2010108477 A JP2010108477 A JP 2010108477A JP 2010108477 A JP2010108477 A JP 2010108477A JP 5554137 B2 JP5554137 B2 JP 5554137B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- node
- semiconductor element
- power supply
- connection node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 206
- 239000002184 metal Substances 0.000 description 67
- 229910052751 metal Inorganic materials 0.000 description 67
- 239000010931 gold Substances 0.000 description 42
- 230000000694 effects Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Description
12 半導体素子
14a グランド端子電極(第1電極,第1グランド電極)
14b 電源端子電極(第1電極,第1電源電極)
16a Auバンプ
16b Auバンプ
18 絶縁性フィルム(基板)
19 金属配線パターン(第1配線パターン)
19a 第1接続ノード
20 金属配線パターン(第2接続パターン)
20a 第2接続ノード
21 抵抗ラダー用接続パターン
21a 抵抗ラダー用接続ノード
22 入力側アウターリード(外部入力端子)
24 出力側アウターリード(外部出力端子)
25 ドライバ出力端子電極(第2電極)
26 Auバンプ
28a 半導体素子内部グランド配線(グランド配線)
28b 半導体素子内部電源配線(電源配線)
30A〜30D 半導体素子内部出力部(出力部)
50a グランド用半導体素子表面Auバンプ
50b 電源用半導体素子表面Auバンプ
52a グランド端子電極(第3電極,第2グランド電極)
52b 電源端子電極(第3電極,第2電源電極)
54 金属配線パターン(第3配線パターン,入力信号配線パターン)
54a 第3接続ノード
54b 信号入力用接続ノード(信号入力ノード)
62a 第1接続端子(信号入力電極)
62b 第2接続端子(信号入力電極)
80 抵抗ラダー
80a〜80d 抵抗器
82a〜82e 抵抗ラダー用電極
84a〜84e Auバンプ
86 半導体素子内部配線(端部用接続配線)
88 半導体素子内部配線(中間部用接続配線)
Claims (13)
- 複数の機能ブロックが配置された半導体素子を搭載する矩形の搭載領域と、前記搭載領域外周に規定される非搭載領域とを備え、表示装置を駆動する半導体素子搭載用のテープ基板であって、
前記非搭載領域に設けられた外部入力端子と、
前記非搭載領域に設けられた外部出力端子と、
前記搭載領域の第1の辺に沿って設けられた複数の第1接続ノードと、
前記搭載領域の第1の辺に対向する辺に沿って設けられた複数の第2接続ノードと、
前記搭載領域であって、前記第1接続ノード及び前記第2接続ノードよりも内側、かつ前記機能ブロックの近傍に対応する当該基板の領域に設けられた第3接続ノードと、
前記外部入力端子と前記第1接続ノードを接続する第1配線パターンと、
前記外部出力端子と前記第2接続ノードを接続する第2配線パターンと、
前記複数の第1接続ノードと前記複数の第3接続ノードを接続し、前記第1配線パターンに接続された第3配線パターンと、
前記第3配線パターンの前記第1接続ノードと前記第3接続ノードとの接続は少なくとも一部が前記非搭載領域を経由して接続されることを特徴とするテープ基板。 - 前記第1配線パターンと前記第3配線パターンは、一体形成されている
ことを特徴とする請求項1に記載のテープ基板。 - 前記第3接続ノードは、前記第2接続ノード近傍に設けられている
ことを特徴とする請求項1または請求項2に記載のテープ基板。 - 前記第1接続ノードは、第1電源ノードと第1グランドノードから構成され、
前記第3接続ノードは、複数の第2電源ノードと複数の第2グランドノードから構成され、
前記第2電源ノードのそれぞれを接続する前記第3配線パターンは、前記搭載領域長手方向において直線状に構成され、
前記第2グランドノードのそれぞれを接続する前記第3配線パターンは、前記搭載領域長手方向において直線状に構成される
ことを特徴とする請求項3に記載のテープ基板。 - 前記第1電源ノードと前記第3接続ノードとの接続は、前記搭載領域上の中央を経由した前記第3配線パターンにより接続される
ことを特徴とする請求項4に記載のテープ基板。 - 前記搭載領域の長手方向において、前記第1電源ノードは前記第1グランドノードより中央部側に配置されている
ことを特徴とする請求項4に記載のテープ基板。 - 前記搭載領域上であって、前記第1接続ノード近傍かつ前記第1の辺に沿って配置された信号入力ノードと、
前記信号入力ノードと前記外部入力端子とを接続する入力信号配線パターンと、を更に有し、
前記第1配線パターンと前記入力信号配線パターンとは、列を成して配置されると共に、前記第1配線パターンの外側に前記入力信号配線パターンが配置され、
前記信号入力ノードは、前記第1接続ノードよりも前記第1の辺の中央部側に配置され、
前記入力信号配線パターンは、前記第1の辺から見て前記第1接続ノードよりも外側を経由して前記信号入力ノードと接続され、
前記第3配線パターンは、前記入力信号配線パターンを迂回して前記第3接続ノードと接続される
ことを特徴とする請求項3に記載のテープ基板。 - 前記搭載領域の長手方向の左右において、それぞれ前記入力信号配線パターン、前記信号入力ノード、前記第1接続ノード、および前記第3配線パターンが配置されている
ことを特徴とする請求項7に記載のテープ基板。 - 前記左右に配置された前記第3配線パターンは、互いのインピーダンスが等しくなるように調整されている
ことを特徴とする請求項8に記載のテープ基板。 - 前記第1配線パターンと前記第3配線パターンは、一部で一体形成されている
ことを特徴とする請求項7に記載のテープ基板。 - 前記第1接続ノードは、第1電源ノードと第1グランドノードから構成されると共に、前記第1電源ノードと前記第1グランドノードのいずれか一方が少なくとも複数で構成され、かつ前記第1電源ノードと前記第1グランドノードが交互に配置され、
前記第3配線パターンは、前記複数で構成された一方のノードと前記第3接続ノードとを接続すると共に、前記一方のノードのそれぞれが、前記第2接続ノード近傍で共通接続されている
ことを特徴とする請求項3に記載のテープ基板。 - 前記搭載領域の長手方向の左右において、それぞれ前記第1接続ノード、および前記第3配線パターンが配置されている
ことを特徴とする請求項11に記載のテープ基板。 - 前記左右の第3配線パターンは、共通接続されている
ことを特徴とする請求項12に記載のテープ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108477A JP5554137B2 (ja) | 2010-05-10 | 2010-05-10 | テープ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108477A JP5554137B2 (ja) | 2010-05-10 | 2010-05-10 | テープ基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226812A Division JP4540697B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192933A JP2010192933A (ja) | 2010-09-02 |
JP5554137B2 true JP5554137B2 (ja) | 2014-07-23 |
Family
ID=42818555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010108477A Expired - Fee Related JP5554137B2 (ja) | 2010-05-10 | 2010-05-10 | テープ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5554137B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722469A (ja) * | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | Tab用テープキャリア |
-
2010
- 2010-05-10 JP JP2010108477A patent/JP5554137B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010192933A (ja) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472737B2 (ja) | 半導体装置、半導体素子及び基板 | |
JP4540697B2 (ja) | 半導体装置 | |
US20050205888A1 (en) | Semiconductor chip and display device using the same | |
JP2008003591A (ja) | バイパスキャパシタが集積された表示基板、それを具備した表示装置及びバイパスキャパシタの製造方法 | |
US11152332B2 (en) | Modular voltage regulators | |
JP5554137B2 (ja) | テープ基板 | |
JP5270497B2 (ja) | 半導体装置およびその電力供給方法 | |
JP5711198B2 (ja) | 半導体装置 | |
JP6018660B2 (ja) | 半導体装置 | |
JP5139407B2 (ja) | 半導体装置 | |
JP2010258101A (ja) | 半導体装置及びそれを用いた表示装置のデータドライバ | |
JP2005327903A (ja) | 半導体装置 | |
JP5117817B2 (ja) | マルチレベル電圧発生器、データドライバ、及び液晶表示装置 | |
JP5253450B2 (ja) | Cofパッケージ | |
JP2010177563A (ja) | 表示駆動用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5554137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
LAPS | Cancellation because of no payment of annual fees |