JP2005327903A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005327903A
JP2005327903A JP2004144685A JP2004144685A JP2005327903A JP 2005327903 A JP2005327903 A JP 2005327903A JP 2004144685 A JP2004144685 A JP 2004144685A JP 2004144685 A JP2004144685 A JP 2004144685A JP 2005327903 A JP2005327903 A JP 2005327903A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
intermediate pad
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004144685A
Other languages
English (en)
Inventor
Kazuhiro Chiba
一浩 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004144685A priority Critical patent/JP2005327903A/ja
Publication of JP2005327903A publication Critical patent/JP2005327903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 従来、半導体素子と回路基板との間のインピーダンス整合を達成するために、チップ容量やチップ抵抗を用いていたため追加部材や製造工程の増加を招来していた。
【解決手段】 回路基板に設けた中間パッドと金属膜により容量を形成してインピーダンス整合を達成する。中間パッドと金属膜は配線基板に配線層や電極パッドを形成するのと同一の工程により同時に形成することができるので、追加部材や製造工程の増加を招くことがない。
【選択図】 図１

Description

本発明は、半導体装置、特にワイヤボンディングにより半導体素子と回路基板とが接続される半導体装置に関する。
ＩＴ（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）技術の急速な進歩に従い、高速通信機器内の伝送路を通信されるデータの伝送速度は、ますます高速化が進んでいる。例えばＳｅｒｄｅｓというシリアル又はパラレル変換インタフェースにおいては、数１００Ｍ〜数ＧＨｚ、さらには数１０ＧＨｚといった高速ないくつかの規格が知られている。
一方、低価格化の要求により、高速通信機器内に使用される半導体装置において、半導体素子と回路基板とを電気的に接続する方法としてワイヤボンディング法が多く用いられるようになってきている。
しかし、ワイヤボンディング法により半導体装置を製造すると、半導体素子、ボンディングワイヤ、回路基板それぞれのインピーダンスが異なるため、インピーダンス不整合による伝送信号の多重反射、及びそれに起因する伝送信号の波形歪及び伝送エラーの発生という問題が生じる。この問題は、データの伝送速度が高速になるにつれて、さらに顕在化している。尚、本出願中、インピーダンスとは、特性インピーダンスを意味するものとする。
ここで、半導体素子のインピーダンスは、内部回路の工夫やパッド・配線形状（幅、間隔、等）の変更により、また、回路基板のインピーダンスは、配線形状（幅、間隔、等）により、ある程度は所望の値に調整することが可能である。高速信号をやり取りする半導体素子や回路基板では、インピーダンスは約５０Ωに調整されている。
しかし、ボンディングワイヤは、低コスト化の要求等により、ワイヤ材料、ピッチ等が制限され、インピーダンスを所望の値に調整することが困難であり、ボンディングワイヤ自体のインピーダンスは約１００〜１２０Ωとなっている。このため、ボンディングワイヤ自体の工夫によっては、半導体素子や回路基板との間のインピーダンス不整合を十分に解消できない。
このようなインピーダンス不整合の問題を改善する方法として、従来、以下の技術が用いられてきた。
第１の従来技術は、特開平９-２２９７７号公報に記載の技術であり、この技術を用いた半導体装置の概略を図６に示す。この技術は、信号用ワイヤSグランド用ワイヤGと電源用ワイヤVで挟み、それぞれのワイヤが略同じ長さでかつ平行になるように配置するものである。このように配置することにより、ワイヤ内を流れる電流の向きが各々のワイヤ間で反対方向となるので、各々の電流により生じる磁界が打ち消しあう。これにより、信号配線ワイヤのインダクタンスの低減を図っている。
第２の従来技術は、特開平１０-１４５００７号公報に記載の技術であり、この技術を用いた半導体装置を図７に示す。この技術は、半導体素子と回路基板とを接続するボンディングワイヤの途中に素子抵抗Rや素子容量Cを並列に接続することによりインダクタンスを調整しようとするものである。
特開平９-２２９７７号公報 特開平１０-１４５００７号公報
しかし、上記従来技術を用いると、次のような課題が生じる。
第１の従来技術のように、信号用ワイヤをグランド用ワイヤと電源用ワイヤとの間に配置することは、コストやパッケージ形状（回路基板の大きさ、パッド数等）の要求により、ボンディングワイヤの本数に制限がある場合などは実現が困難であるという課題がある。
第２の従来技術のように、素子抵抗や素子容量をボンディングワイヤの途中に接続する技術は、別部品である素子抵抗や素子容量が必要であり、また、これらの部品を実装するための追加の工程が必要となり、部品費、製造プロセス費のコスト増加と招くという課題がある。
本発明は上述した従来技術の課題を鑑みてなされたものであって、その目的とするところは、ボンディングワイヤ本数の制限を回避しつつ、かつ部品費・製造プロセス費といったコストの増加を招くことなく、半導体素子とボンディングワイヤと回路基板との間のインピーダンスが整合した半導体装置を提供することである。
上記目的を達成するべく、本発明によれば、電極パッドと、中間パッドと、一定電位に保たれた金属膜とを有する回路基板と、電極端子を有し回路基板に搭載される半導体素子とを有し、電極パッドと中間パッドとが共に回路基板の第一面上に形成され、電極パッドと中間パッドとがワイヤボンディングされ、中間パッドと電極端子とがワイヤボンディングされ、中間パッドと金属膜とを電極として容量が形成される半導体装置が提供される。
この発明によると、インピーダンス整合のために、中間パッドと金属膜で形成される容量を用いるので、ボンディングワイヤの本数が制限される場合にも本技術を適用できる。また、素子抵抗や素子容量といった追加部材が必要ないので部材コストの増加を招くことが無い。また、中間パッドと金属膜とは、例えば回路基板を作成する際に、電極パッドや配線層等と同一の工程により作成することができるので、製造工程の増加によるコストの増加を招くことが無い。
本発明によると、回路基板に設けた中間パッドと金属膜とにより容量を構成してインピーダンス整合を得るために、ボンディングワイヤを増加させる必要がなく、素子抵抗や素子容量等の追加部品を必要としない。また、中間パッドと金属膜とを、回路基板の製造時に、同時に作りこむことができるので、製造工程が簡略であり、コスト増加を抑制できる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、全ての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一の実施形態）
本発明の一実施形態における半導体装置１００を図１に示す。図１（ｂ）は図１（ａ）のA-A’における断面図である。
本実施形態の半導体装置１００においては、回路基板１０の一方の面１１上に、電極パッド２と、中間パッド３と、金属膜であるグランドリング４とが設けられ、電極端子５を有する半導体素子６が搭載されている。グランドリング４は、中間パッド３に並置して設けられる。ここで、図１（ａ）に示すように、グランドリング４の一部が中間パッド３を取り囲むように配置してもよい。
電極パッド２は、回路基板１０に設けられた貫通電極７０を介して、面１１の裏面１２に設けられた信号入力用の半田ボール８０と電気的に接続している。同様に、グランドリング４は、貫通電極７１を介して、裏面１２に設けられたグランド用の半田ボール８１と電気的に接続している。中間パッド３は、浮遊電位となっており、ボンディングワイヤ９０に印加される信号電圧に応じて、その電位が変化する。
電極パッド２と中間パッド３とが、ボンディングワイヤ９０によって接続される。同様に、中間パッド３と電極端子５とがボンディングワイヤ９１によって接続され、電極パッド２と中間パッド３と電極端子５とが、この順で直列に接続される。
本実施の形態における半導体装置の動作について説明する。
まず、電気信号が信号入力用の半田ボール８０に入力される。その後、この電気信号は、貫通電極７０、電極パッド２、ボンディングワイヤ９０、中間パッド３、ボンディングワイヤ９１、電極端子５の順で伝播し、半導体素子６内に入力する。このとき、中間パッド３とグランドリング４とを電極とする容量C1（図中に示した容量を表す記号は、中間パッドと金属膜（ここではグランドリング）とにより形成される容量を仮想的に表示したものであり、容量素子が実際に存在することを意味するものではない。本願の他の図面においても同様とする。）により、インピーダンス整合が達成される。
ここで、インピーダンス整合を達成するための容量値は、半導体素子６の特性やボンディングワイヤ９０、９１の太さや長さに応じて変わるため、容量C1の容量値の調節を要する場合がある。その場合は、中間パッド３の面積や、中間パッド３とグランドリング４との間隔を適宜変更することにより、それぞれ、容量電極面積、及び容量電極間隔が変化し、適切な容量値に調節することができる。
本実施の形態における半導体装置１００においては、中間パッド３は、電極パッド２やグランドリング４と同一の工程により回路基板１０上に同時に形成することができ、また、追加されるのは一本のボンディングワイヤ９１とその接続工程のみであるので、追加部品によるコストや製造コストの増加をほとんど招くことがない。また、そもそもワイヤボンディング接続すべき電極パッドと電極端子間の接続を、一旦中間パッドを経由させているのみであるから、ワイヤボンディングの本数の制限の問題が生じることもない。
以下の実施の形態では、第一の実施の形態と異なる点を中心に説明する。
（第二の実施形態）
図２は本実施の形態に係る半導体装置２００を示す図である。図２（ｂ）は図２（ａ）のB-B’断面図である。
本実施の形態においては、一つの信号用に、第一の中間パッド３１と、第二の中間パッド３２が設けられている。電極パッド２と第一の中間パッド３１とは、ボンディングワイヤ９０により接続され、電極端子５と第二の中間パットとの間はボンディングワイヤ９１により接続される。そして、２つの中間パッド３１、３２はボンディングワイヤ９２により接続され、電極パッド２と、第一の中間パッド３１と、第二の中間パッド３２と、電極端子５とがこの順番で直列に接続される。グランドリング４は、両方の中間パッド３１、３２の近傍に並置され、グランドリング４と第一の中間パッド３１の間、及びグランドリング４と第二の中間パッド３２との間にそれぞれ容量C2、C3が形成される。
この構造により、大きなインピーダンス不整合を、段階的に整合させることができる。
また、本実施例では、中間パッドが２つの例を示したが、３つ以上であってもよい。
（第三の実施形態）
図は本実施の形態に係る半導体装置３００を示す図である。
本実施の形態においては、電極パッド２と中間パッド３とを接続するボンディングワイヤの本数と、中間パッド３と電極端子５とを接続するボンディングワイヤの本数が異なっている。図３においては、前者が９０の一本で、後者が９１１と９１２の２本である例を示した。
ボンディングワイヤの本数が変わると、接続されるパッドと端子間の電気抵抗値が変化する（本数が増加すると抵抗値が低下する）ので、インピーダンス整合を達成するための調節をワイヤの本数で行うことができる。
（第四の実施形態）
図４は本実施の形態に係る半導体装置４００を示す図であり、図４（ｂ）は図４（ａ）のＣ−Ｃ’断面図である。
本実施の形態では、回路基板１０の裏面１２の、中間パッド３と対向する位置に金属膜８１０が設けられている。この金属膜８１０はグランド用半田ボール８１と電気的に接続している。そして、金属膜８１０と中間パッド３との間に容量Ｃ４が形成されている。
この金属膜８１０は、裏面１２に半田ボールパッド８００の形成と同一の工程で同時に形成することができるので、製造工程数の増加によるコストの増加を招くことがない。また、裏面１２のデッドスペースを有効に活用することができる。
本実施の形態における容量Ｃ４においては、中間パッド３の面積が容量電極面積となっており、回路基板１０の厚みが容量間隔となっている。
本実施の形態における容量値の調節は、中間パッド３の面積を適宜変更することにより行うことができる。
（第五の実施形態）
図５は本実施の形態に係る半導体装置５００を示す図であり、図５（ｂ）は図５（ａ）のＤ−Ｄ’断面図である。
本実施の形態では、回路基板１０が、複数の絶縁層１３（１３０，１３１，１３２）と複数の配線層１４（１４０，１４１）からなる多層配線基板となっている。そして、複数の配線層１４のうち一の配線層内であって中間パッド３に対向する位置に金属膜１５が設けられている。図５（ｂ）には、配線層１４０に金属膜１５を設けた例を示した。この金属膜１５は、貫通電極７２を介して裏面１２のグランド用半田ボール８１と接続されている。そして、金属膜１５と中間パッド３とにより容量Ｃ５が形成されている。
この金属膜１５は、配線層１４０を形成する際に、同一の工程で同時に形成することができるので、製造工程数の増加によるコストの増加を招くことがない。また、配線層１４０内のデッドスペースを有効に活用することができる。
本実施の形態における容量Ｃ５においては、中間パッド３の面積が容量電極面積となっており、中間パッド３と金属膜１５との間の絶縁膜１３０の厚みが容量間隔となっている。
従って、本実施の形態においては、中間パッド３の面積変更による容量電極面積の変更、又は、金属膜１５と中間パッド３との間の絶縁層１３０の厚みの変更による容量電極間隔の変更により、容量値の調節を行うことができる。あるいは、金属膜１５が形成される配線層１４を適宜選択することによっても、容量電極間隔を変更することができる。
以上の実施の形態において、電極パッド２、中間パッド３、電極端子５、グランドリング４、金属膜８１０、１５の材料として、Cu、Al、Auおよびそれらの合金を用いることができ、その他、適切な導電性材料とすることもできる。
また、ボンディングワイヤの材料としては、Auを用いることができ、その他、適切な導電性材料とすることができる。
また、中間パッドと共に容量を形成する金属膜は、上記実施例では、グランド電位としたが、半導体素子に供給される電源電位としてもよい。つまり、例えば、第一の実施形態においてグランドリングではなく、電源リングとすることができる。または、グランドリングと電源リングの両方を併用してもよい。あるいは、グランド電位や電源電位以外であっても、一定電位に保たれた金属膜であればよい。
本発明の、第一の実施の形態を示す図である。 本発明の、第二の実施の形態を示す図である。 本発明の、第三の実施の形態を示す図である。 本発明の、第四の実施の形態を示す図である。 本発明の、第五の実施の形態を示す図である。 第一の従来技術を示す図である。 第二の従来技術を示す図である。
符号の説明
１０：回路基板
１１：回路基板の表面
１２：回路基板の裏面
１３（１３０、１３１、１３２）：絶縁層
１４（１４０、１４１）：配線層
１５、８１０：金属膜
２：電極パッド
３：中間パッド
４：グランドリング
５：電極端子
６：半導体素子
７０、７１、７２：貫通電極
８０、８１：半田ボール
８００：半田ボールパッド
９０、９１、９１１、９１２、９２：ボンディングワイヤ
１００、２００、３００、４００、５００：本発明の半導体装置
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５：仮想的に示した容量

Claims (8)

  1. 電極パッドと、中間パッドと、一定電位に保たれた金属膜とを有する回路基板と、
    電極端子を有し前記回路基板に搭載される半導体素子と、
    と有し、
    前記電極パッドと前記中間パッドとが共に前記回路基板の第一面上に形成され
    前記電極パッドと前記中間パッドとがワイヤボンディングされ、
    前記中間パッドと前記電極端子とがワイヤボンディングされ、
    前記中間パッドと前記金属膜とを電極として容量が形成されることを特徴とする半導体装置。
  2. 前記金属膜が、前記第一面上であって、前記中間パッドに並置して形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属膜が、前記回路基板の前記第一面に対向する第二面上であって、前記中間パッドと対向する位置に形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記回路基板が、複数の絶縁層と、複数の配線層とを有する多層配線基板であって、前記金属膜が、前記複数の配線層のうちの一つの配線層内であって、前記中間パッドと対向する位置に形成されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記一定電位が接地電位であることを特徴とする請求項１乃至請求項４に記載の半導体装置。
  6. 前記一定電位が前記半導体装置に供給される電源電位であることを特徴とする請求項１乃至請求項４に記載の半導体装置。
  7. 前記電極パッドと前記中間パッドとの間に形成されるボンディングワイヤの本数と、前記中間パッドと前記電極端子との間に形成されるボンディングワイヤの本数とが異なることを特徴とする請求項1乃至請求項６に記載の半導体装置。
  8. 前記中間パッドは、複数の中間パッドからなり、
    前記複数の中間パッドはワイヤボンディングにより直列に接続され、一端の中間パッドが前記電極パッドにワイヤボンディングされ、他端の中間パッドが前記電極端子にワイヤボンディングされることを特徴とする、請求項１乃至請求項７に記載の半導体装置。
JP2004144685A 2004-05-14 2004-05-14 半導体装置 Pending JP2005327903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004144685A JP2005327903A (ja) 2004-05-14 2004-05-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004144685A JP2005327903A (ja) 2004-05-14 2004-05-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2005327903A true JP2005327903A (ja) 2005-11-24

Family

ID=35473997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144685A Pending JP2005327903A (ja) 2004-05-14 2004-05-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2005327903A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208671A (ja) * 2006-02-02 2007-08-16 Mitsubishi Electric Corp マイクロ波モジュール用パッケージ
WO2011058720A1 (en) * 2009-11-11 2011-05-19 Canon Kabushiki Kaisha Semiconductor device
JP2012227342A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 電力増幅器
JP2017054893A (ja) * 2015-09-08 2017-03-16 株式会社東芝 高周波半導体装置
CN108257939A (zh) * 2016-12-28 2018-07-06 富士电机株式会社 半导体装置及半导体装置制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208671A (ja) * 2006-02-02 2007-08-16 Mitsubishi Electric Corp マイクロ波モジュール用パッケージ
WO2011058720A1 (en) * 2009-11-11 2011-05-19 Canon Kabushiki Kaisha Semiconductor device
US8786071B2 (en) 2009-11-11 2014-07-22 Canon Kabushiki Kaisha Wiring pattern having a stub wire
JP2012227342A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 電力増幅器
JP2017054893A (ja) * 2015-09-08 2017-03-16 株式会社東芝 高周波半導体装置
CN108257939A (zh) * 2016-12-28 2018-07-06 富士电机株式会社 半导体装置及半导体装置制造方法
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法

Similar Documents

Publication Publication Date Title
US8243465B2 (en) Semiconductor device with additional power supply paths
TW201639113A (zh) 半導體裝置
JP5891585B2 (ja) 半導体装置及び配線基板
US11437351B2 (en) Semiconductor device
JP2008513998A (ja) 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー
JP2009111132A (ja) 多層配線基板
JP5051836B2 (ja) 半導体装置およびその設計方法
US20080105987A1 (en) Semiconductor device having interposer formed on chip
WO2018105258A1 (ja) 半導体装置
JP2005327903A (ja) 半導体装置
JPH11163539A (ja) 多層配線基板
JP2003068780A (ja) 半導体装置
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JP2005347488A (ja) 半導体装置
US8288269B2 (en) Methods for avoiding parasitic capacitance in an integrated circuit package
JP4102043B2 (ja) 光通信用モジュール
US8154874B2 (en) Use of flexible circuits in a power module for forming connections to power devices
EP2130221B1 (en) Wire bond integrated circuit package for high speed i/o
JP2007129122A (ja) 半導体装置
CN210670773U (zh) 喷墨芯片封装结构
JP2808963B2 (ja) 半導体装置
JP5159229B2 (ja) 配線基板の製造方法
CN111787692A (zh) 喷墨芯片封装结构
JPH10135637A (ja) セラミック多層配線基板
US20060261496A1 (en) Chip structure with arrangement of side pads

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070413

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623