JP2007129122A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007129122A JP2007129122A JP2005321892A JP2005321892A JP2007129122A JP 2007129122 A JP2007129122 A JP 2007129122A JP 2005321892 A JP2005321892 A JP 2005321892A JP 2005321892 A JP2005321892 A JP 2005321892A JP 2007129122 A JP2007129122 A JP 2007129122A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding wire
- lead
- semiconductor device
- lead electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Abstract
【課題】製造コストの増加を抑制しつつ、半導体素子上に搭載された複数の高速伝送インタフェースが適切に動作する半導体装置を提供する。
【解決手段】回路基板20に形成される複数のリード電極2と、その回路基板20に搭載される半導体素子1の周囲に設けられ、リード電極2と半導体素子の電極パッド5から電気的に絶縁される金属膜と、複数の電極パッド5と複数のリード電極2とをそれぞれ接続する複数のボンディングワイヤ3とを具備する半導体装置を構成する。そして、リード電極2の各々は、金属膜と各リード電極2のサイズにより定まるインピーダンスC1,C2に接続され、インピーダンスC1,C2と、半導体素子内部回路の出力インピーダンスとを整合させるように、金属膜を極板として容量C1,C2を形成する半導体装置を構成する。
【選択図】図4
【解決手段】回路基板20に形成される複数のリード電極2と、その回路基板20に搭載される半導体素子1の周囲に設けられ、リード電極2と半導体素子の電極パッド5から電気的に絶縁される金属膜と、複数の電極パッド5と複数のリード電極2とをそれぞれ接続する複数のボンディングワイヤ3とを具備する半導体装置を構成する。そして、リード電極2の各々は、金属膜と各リード電極2のサイズにより定まるインピーダンスC1,C2に接続され、インピーダンスC1,C2と、半導体素子内部回路の出力インピーダンスとを整合させるように、金属膜を極板として容量C1,C2を形成する半導体装置を構成する。
【選択図】図4
Description
本発明は、半導体装置に関する。
IT(Information Technology:情報技術)に関連するさまざまな技術が急速に普及してきている。特に、半導体技術の進歩に伴って、情報処理装置の処理速度の高速化と、その情報処理装置の低価格化は、情報技術の普及に多大に貢献している。
一般的に、情報処理装置には、データ伝送を実行するための通信装置が備えられている。その通信装置には、より高速な速度でデータ伝送ができるような技術が求められている。現在知られている高速データ伝送を行う技術として、例えば、Serdes(Serialzer/Deserializer:シリアライザ/デシリアライザ)と呼ばれる技術が存在している。Serdesに関連するいくつかの技術は、規格として定められている。現時点においては、数100M〜数GHz、さらには数10GHzといった速度でのデータ伝送が可能な技術が規格として定められている。また、上記の技術以外にも、伝送路を多チャネル化して伝送速度を高速化する技術なども知られている。
一方、情報処理装置の小型・低価格化は、広く一般的に要求されている。そのような小型化・低価格化の要求により、より安価な半導体装置を搭載した高速通信装置が求められている。そのような高速通信装置内に使用される半導体装置においては、半導体素子とパッケージ基板とを電気的に接続する方法としてワイヤボンディング法が多く用いられるようになってきている。
図1は、従来の半導体装置100の構成を示す平面図である。図1を参照すると、従来の半導体装置100は、電極パッド105を有する半導体チップ101と、その電極パッド105とリード電極102とを接続する金属細線103とを備えている。
ワイヤボンディング法により製造される半導体装置において、半導体素子、ボンディングワイヤおよびパッケージ基板のそれぞれの特性インピーダンス(以下、単に「インピーダンス」と称する場合、特性インピーダンスを表すものとする。)が異なる場合がある。そのため、その半導体装置では、インピーダンス不整合による伝送信号の多重反射や、それに起因する伝送信号の波形歪、及び伝送エラーが発生することがある。特に、データの伝送速度が高速になるにつれて、これらの不具合はさらに顕在化してしまう場合がある。
半導体素子のインピーダンスは、内部回路の構成、電極パッドの構成、半導体素子内部の配線の構成により、ある程度は所望の値に調整することが可能である。また、パッケージ基板のインピーダンスは、パッケージ基板の配線の構成により、ある程度は所望の値に調整することが可能である。具体的には、高速信号をやり取りする半導体素子のインピーダンス、および、パッケージ基板のインピーダンスは約50Ωであることが一般的である。
ワイヤボンディング法により半導体装置を製造する場合、半導体素子の電極パッドとパッケージ基板のリード電極とを接続する金属細線(以下、ボンディングワイヤと称する)は、必須である。上述の低価格化の要求等により、ボンディングワイヤには、ワイヤ材料や、ピッチ等に制限が存在する。したがって、この制限を越えないようにボンディングワイヤのインピーダンスを所望の値に調整することは困難である。従来の半導体装置において、ボンディングワイヤ自体のインピーダンスは、約100〜120Ωであることが一般的となっている。このため、半導体素子やパッケージ基板との間のインピーダンス不整合を十分に解消できない場合がある。
図1に示されているように、従来の半導体装置100では、リード電極102は、信号の端子位置に依らず同一形状を有している。このため、半導体チップ101のコーナー部に近い信号配線ほど、ボンディングワイヤが長くなり、ボンディングワイヤの有するインダクタンスLが大きくなってしまう。したがって、パッケージ側パッドの寄生容量Cを含めての特性インピーダンスは大きくなり、パッケージ基板上に形成された配線の特性インピーダンスとの不整合が大きくなり、高速信号の波形の歪みが大きくなる。
このようなインピーダンス不整合(金属細線103とパッケージ基板上に形成された配線の接続点であるリード電極102でのインピーダンス不整合)の問題を改善する技術が知られている(例えば、特許文献1,2参照。)。
図2は、上記特許文献1(特開平9−22977号公報)に記載の技術を示す平面図である。図2を参照すると、特許文献1に記載の技術は、素子搭載部108に搭載される半導体チップ101は複数の電極端子を備えている。そして、リード電極102に接続される信号用ワイヤボンディングを、グランド配線107に接続されるグランド用ワイヤと電源配線106に接続される電源用ワイヤで挟み、それぞれのワイヤが略同じ長さでかつ平行になるように配置するものである。このように配置することにより、ワイヤ内を流れる電流の向きが各々のワイヤ間で反対となるので、各々の電流により生じる磁界が打ち消し合う。これにより、信号配線ワイヤのインダクタンスの低減を図っている。
図3は、上記特許文献2(特開平10−145007号公報)に記載の技術を示す平面図である。図3を参照すると、特許文献2に記載の技術は、半導体素子のメタルベース160とパッケージ基板の内部リード114とを接続するボンディングワイヤ(146、148)の途中に素子抵抗142や素子容量144を並列に接続することによりインダクタンスを調整しようとするものである。
情報処理装置で処理するデータの多様化・複雑化に対応して、通信装置と複数の周辺装置との間のデータ伝送を行うなどして、その情報処理装置の更なる高機能化を実現することが要求される場合がある。その要求に対応するためは、1個の半導体素子に複数の高速伝送インタフェースを搭載する必要がある。
従来の半導体装置において、1個の半導体素子に高速伝送インタフェースを形成しようとした場合に、半導体素子のコーナー部付近の信号配線では、高速信号の波形の歪みが大きくなる場合がある。そのため、半導体素子に高速インタフェースを使用する場合、半導体素子や半導体パッケージ上に複数の端子が形成されていたとしても、高速インタフェースとして使用できる端子の制限が生じてしまう。
つまり、ボンディングパッド(リード電極)の形状が、同一形状を有している場合、半導体素子の電極パッドの位置が、コーナー部に近い電極パッドに接続される信号配線ほど、ボンディングワイヤが長くなる。ボンディングワイヤの長さが長いほど、そのボンディングワイヤが有するインダクタンスLは大きくなる。したがって、パッケージ側パッドの寄生容量Cを含めての特性インピーダンスは大きくなり、パッケージ基板上に形成された配線の特性インピーダンスとの不整合が大きくなる。
また、コストやパッケージ形状(パッケージ基板の大きさ、パッド数等)の要求により、ボンディングワイヤの本数に制限がある場合がある。したがって、半導体素子の電極パッドの位置に依存することなく特性インピーダンスの整合をとるために、ボンディングワイヤの両側にグランド用ワイヤと電源用ワイヤを配置して、ボンディングワイヤのインピーダンスを所定の値に設定しようとしても、ボンディングワイヤの本数制限に抵触し、実際にグランド用ワイヤと電源用ワイヤを配置することができない場合がある。
さらに、素子抵抗や素子容量をボンディングワイヤの途中に接続する場合には、別部品であるチップ抵抗やチップ容量を追加する必要がある。そのため、その別部品を実装するための追加工程が必要となり、部品費・製造プロセス費のコスト増加や製造期間の長期化を招くことがある。
本発明が解決しようとする課題は、製造コストの増加を抑制しつつ、半導体素子上に搭載された複数の高速伝送インタフェースが適切に動作する半導体装置を提供することにある。
以下に、[発明を実施するための最良の形態]で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
上記課題を解決するために、回路基板(20)に搭載され、複数の電極パッド(5)を有する半導体素子(1)と、前記回路基板(20)に形成される複数のリード電極(2)と、前記複数の電極パッド(5)と前記複数のリード電極(2)とをそれぞれ接続する複数のボンディングワイヤ(3)とを具備する半導体装置(10)を構成する。その半導体装置(10)において、各リード電極(2)には、それぞれ対応するボンディングワイヤ(3)の長さに合わせてボンディングワイヤ(3)の特性インピーダンスが一定値になるように調整する容量(C1,C2)が形成されていることを特徴とする。
上記課題を解決するために、回路基板(20)に搭載され、複数の電極パッド(5)を有する半導体素子(1)と、前記回路基板(20)に形成される複数のリード電極(2)と、前記半導体素子(1)の周囲に設けられ、前記複数のリード電極(2)と前記複数の電極パッド(5)から電気的に絶縁される導電部(4、11)と、前記複数の電極パッド(5)と前記複数のリード電極(2)とをそれぞれ接続する複数のボンディングワイヤ(3)とを具備する半導体装置を構成する。そして、前記複数のリード電極(2)の各々は、前記導電部(4、11)と各リード電極(2)のサイズにより定まるインピーダンス(C1,C2)に接続され、前記インピーダンス(C1,C2)と、前記各リード電極が接続される電極パッド(5)に接続される出力インピーダンスとを整合させるように、前記導電部(4、11)を極板として容量(C1,C2)を形成する半導体装置を構成する。
換言すると、その半導体装置において、前記複数のボンディングワイヤ(3)のそれぞれは、前記複数のリード電極(2)の中の所定のリード電極(2)と前記複数の電極パッド(5)の中の所定の電極パッド(5)とを電気的に接続して複数の信号配線を構成する。前記複数の信号配線のそれぞれは、リード電極(2)の位置に応じた固有のインピーダンスを有している。ここで、複数のリード電極のそれぞれは、前記固有のインピーダンスを前記半導体素子(1)の内部回路のインピーダンスに整合させるように、前記導電部を極板として容量(C1〜C4)を形成する半導体装置(10)を構成する。
本発明によると、半導体素子上に複数の高速伝送インタフェースを任意の位置に形成する半導体装置を提供することが可能となる。
また、その際に、ボンディングワイヤ本数の制限等を回避しつつ、かつ部品費・製造プロセス費といったコストの増加を招くことなく、その半導体素子とボンディングワイヤとパッケージ基板との間のインピーダンスが整合した半導体装置を提供することが可能となる。
以下に、図面を参照して本発明を実施するための形態について説明を行う。図4は、本発明の半導体装置の構成を例示する平面図である。尚、以下の実施形態において、インピーダンスとは、特性インピーダンスを意味するものとする。
図4は、本発明の第1の実施形態の半導体装置10の構成を例示する平面図である。図4を参照すると、第1の実施形態の半導体装置10は、複数の電極パッド5を備える半導体チップ1と、半導体チップ1の外周に沿って配置される複数のリード電極2と、電極パッド5とリード電極2と接続するボンディングワイヤ3と、リード電極2と半導体チップ1との間に設けられているグランドリング4と、複数のリード電極2のそれぞれに接続されている金属配線6とを含んで構成されている。なお、本実施形態におけるボンディングワイヤ3、電極パッド5、リード電極2などを構成する材料に制限は無い。本発明の効果を妨げないものであるならば、それらを構成する材料がどのようなものであっても良い。
半導体チップ1は、マイクロコンピュータやシステムLSIなどに代表される集積回路である。以下の実施の形態においては、半導体チップ1がシステムLSIである場合を例示して本願発明の説明を行う。なお、ここで述べるシステムLSIとは、CPUやメモリ、周辺回路、ASICなど複数のLSIで構成されるシステム自体を1チップにまとめた大規模ICのことであり、システムに近い機能を有するものである。一般的に、システムLSIは、小型化、低消費電力、および、低価格化が要求される携帯電話機、デジタルカメラ、ポータブルオーディオ機器、ゲーム機などのエレクトロニクス機器に搭載される場合が多い。本実施形態の半導体装置10は、上記のようなエレクトロニクス機器に適用可能である。
電極パッド5は、半導体チップ1に入力される信号を、外部から半導体チップ1の内部に供給するための入力端子と、半導体チップ1から出力される信号を、半導体チップ1の外部に提供するための出力端子とを含んで構成されている。また、電極パッド5は、半導体チップ1に電源電位を供給するための電源端子と、半導体チップ1に接地電位を供給するための接地端子とを含んでいる。
リード電極2は、リードフレームに形成される電極であり、上記の電極パッド5に入出力される信号が供給されている。リード電極2は、その長手方向の長さが半導体チップ1のコーナー部に近づくにつれて大きくなり、面積が大きくなるように調節され形成されている。なお、本実施の形態におけるリード電極2のパッド幅や隣接する他のリード電極2との間隔は一定であることが好ましい。図4に示されているように、リード電極2と電極パッド5とは、ボンディングワイヤ3を介して接続されている。また、複数のリード電極2のそれぞれは、金属配線6を備えて構成されている。金属配線6は、実装基板への接続リードとなるアウターリードである。
グランドリング4は、本実施形態の半導体装置10に備えられる金属膜である。図4に示されているように、半導体装置10は、半導体チップ1と複数のリード電極2との間に設けられた、環状のグランドリング4を備えている。図4に示されているように、グランドリング4は、半導体チップ1と電気的に絶縁されている。また、グランドリング4は、リード電極2と電気的に絶縁されている。さらに、グランドリング4と複数のボンディングワイヤ3とは、電気的に絶縁されている。なお、グランドリング4は、リード電極2の近傍に設けられていることが好ましい。ここで、グランドリング4の一部がリード電極2を取り囲むような形状であっても良い。
以下に、本実施形態の半導体装置10の詳細な構成に関して、平面図を参照して説明を行う。図5は、本実施形態の半導体装置10の構成を例示する平面図であり、半導体装置10の一部を拡大した図面である。以下の実施形態においては、本願発明の理解を容易にするために、半導体チップ1に備えられている電極パッド5が5つである場合を例示して説明を行う。なお、これは、本願発明における電極パッド5の数を制限するものではない。さらに、以下の実施形態において、同様の機能を提供する部材が複数個備えられ、それらを区別する場合には、ハイフン(”−”)つきの枝番号を付して説明を行う。
図5を参照すると、半導体チップ1は回路基板20の表面に設けられている。半導体チップ1の外周近傍には、複数の電極パッド5(第1電極パッド5−1〜第5電極パッド5−5)が備えられている。図5に示されているように、複数の電極パッド5は、半導体チップ1の辺に沿って配置されている。半導体チップ1の外部には、グランドリング4が備えられている。グランドリング4は、外周と内周とを有し、半導体チップ1とグランドリング4の内周との間には、隙間21が設けられている。これによって、半導体チップ1とグランドリング4とは、電気的に絶縁されている。
また、図5に示されているように、グランドリング4の外周側の外部には、複数のリード電極2が備えられている。複数のリード電極2のそれぞれは、電極パッド5が配置される方向に沿って備えられている。言い換えると、本実施形態のリード電極2は、半導体チップ1の辺に平行な方向に配置されている。また、リード電極2とグランドリング4との間には、隙間22が設けられている。この隙間22によって、リード電極2とグランドリング4とは、電気的に絶縁されている。複数のリード電極2(第1リード電極2−1〜第5リード電極2−5)のそれぞれは、複数のボンディングワイヤ3(第1ボンディングワイヤ3−1〜第5ボンディングワイヤ3−5)によって、そのリード電極2に対応する電極パッド5と一対一に接続されている。複数のリード電極2のそれぞれには、対応する金属配線6が備えられている。図5に示されているように、第1金属配線6−1から第1金属配線6−5のそれぞれは、回路基板20の表面に設けられている。
図5を参照すると、回路基板20は、表面に対向する裏面を備え、その裏面には、半田ボールパッド8と半田ボール9とが備えられている。図5に示されているように、本実施形態における半導体装置10には、複数の半田ボールパッド8(第1半田ボールパッド8−1〜第5半田ボールパッド8−5)が備えられている。各々の半田ボールパッド8は、電極パッド5に一対一に対応している。また、各々の金属配線6と各々の半田ボールパッド8との間には、貫通電極7(第1貫通電極7−1〜第5貫通電極7−5)が設けられている。金属配線6から供給される信号は、貫通電極7を介して半田ボールパッド8に送られる。複数の半田ボール9(第1半田ボール9−1〜第5半田ボール9−5)のそれぞれは、第1半田ボールパッド8−1から第5半田ボールパッド8−5に対応して設けられている。また、図5に示されているように、回路基板20の裏面には、金属膜11が備えられている。その金属膜11は、回路基板20の表面と裏面との間に設けられた貫通電極15を介してグランドリング4と接続されている。
以下に、断面図を参照して、本実施形態の構成について説明を行う。図6は、上記図5に示されている点Aから点Bまでを切断したときの断面を示す断面図である。図6を参照すると、回路基板20は、基板表面13と基板裏面14とを含んで構成されている。また、回路基板20は絶縁層12を含んで構成されている。図6に示されているように、基板表面13には、上述の半導体チップ1と、グランドリング4と、第3リード電極2−3と、第3金属配線6−3とが備えられている。また、半導体チップ1の表面には第3電極パッド5−3が備えられている。第3電極パッド5−3は、第代3ボンディングワイヤ3−3を介して第3リード電極2−3に接続されている。
回路基板20の基板裏面14には、第3半田ボールパッド8−3と金属膜11とが備えられている。金属膜11の下部には複数の半田ボール9が接続されている。また、上述の点A−点B間で切断したために、図6には示されてはいないが、第3半田ボールパッド8−3の下部には、実際には第3半田ボール9−3が備えられている。図6に示されているように、回路基板20は基板表面13から基板裏面14まで貫通して設けられた第3貫通電極7−3を備えている。第3金属配線6−3と第3半田ボールパッド8−3とは、第3貫通電極7−3を介して接続されている。また、回路基板20は、基板表面13から基板裏面14まで貫通して設けられた貫通電極15を備えている。グランドリング4と金属膜11とは、その貫通電極15を介して接続されている。
電気信号が外部の回路から伝達される場合、その電気信号は、基板裏面14側の第3半田ボール9−3(図示されず)に入力される。図6を参照すると、その電気信号は、第3半田ボール9−3から第3半田ボールパッド8−3に供給され、第3貫通電極7−3を介して基板表面13側に送られる。基板表面13側では、第3金属配線6−3が、第3貫通電極7−3を介して送られる電気信号を受ける。第3金属配線6−3は、その電気信号を、第3リード電極2−3に供給する。第3リード電極2−3は、その電気信号を、第代3ボンディングワイヤ3−3を介して半導体チップ1側の第3電極パッド5−3に供給する。
図6に示されているように、このとき、第3リード電極2−3とグランドリング4とを電極とする容量C1が形成される。なお、図中に示した容量を表す記号は、リード電極2と金属膜(ここではグランドリング4)とにより形成される容量を仮想的に表示したものである。つまり、容量素子が実際に存在することを意味するものではない。この容量を表す記号に関しては、本明細書の他の図においても同様とする。この第1容量C1は、グランドリング4と、リード電極2およびボンディングワイヤ3との容量であり、これによってボンディングワイヤ3のインピーダンスが低下したことと等価になり、ボンディングワイヤ3とパッケージ基板上の信号配線のインピーダンスが等しくなり、インピーダンス整合が達成される。また、図6に示されているように、基板裏面14には金属膜11が設けられている。この金属膜11は半田ボール9と電気的に接続されている。そのため、電気信号が外部の回路から伝達される場合、金属膜11と第3リード電極2−3との間に第2容量C2が形成される。
ここで、インピーダンス整合を達成するための容量値は、半導体チップ1の特性、ボンディングワイヤ3の太さや長さに応じて変わる。そのため、第1容量C1及び第2容量C2の容量値の調節を要する場合がある。その場合、リード電極2の面積や、リード電極2とグランドリング4との隙間22を適宜変更することにより、それぞれ、容量電極面積、及び容量電極間隔が変化し、適切な容量値に調節することができる。
つまり、ボンディングワイヤの長さは、複数の電極パッド5(第1電極パッド5−1〜第5電極パッド5−5)の位置に応じて決まる。図4(または図5)で説明したように、半導体チップ1が四角形状の場合に、その頂点部分に近い位置の電極パッド5に接続される信号配線においては、ボンディングワイヤが長くなる。
長いボンディングワイヤは、そのボンディングワイヤが有するインダクタンスLが大きくなる。したがって、そのボンディングワイヤの長さに基づいてリード電極2の形状を変えている。より具体的には、インダクタンスLが大きいリード電極2に対応して、そのボンディングパッドの面積を大きくして寄生容量Cを大きくし、等価的にボンディングパッドを含めたボンディングワイヤの特性インピーダンスを低減させている。
この構成によって、半導体チップ1の頂点付近の電極パッド5で入出力される信号においても、ボンディングワイヤとパッケージ基板上の配線との特性インピーダンスのインピーダンス整合をとることができる。インピーダンス整合がとれていることで、半導体チップ1の頂点付近の電極パッド5においても高速信号の波形の歪みをなくすことができ、全ての電極パッド5を高速インタフェースとして使用することが可能となる。
[第二の実施形態]
以下に、図面を参照して、本願発明の第2の実施形態について説明を行う。なお、以下の説明に使用する図面に付されている番号で、第1の実施形態と同じ番号が付されているものは、その構成・動作が第1の実施形態と同様である。従って、第2の実施形態における詳細な説明は省略する。また、以下の実施の形態では、第一の実施の形態と異なる点を中心に説明する。
以下に、図面を参照して、本願発明の第2の実施形態について説明を行う。なお、以下の説明に使用する図面に付されている番号で、第1の実施形態と同じ番号が付されているものは、その構成・動作が第1の実施形態と同様である。従って、第2の実施形態における詳細な説明は省略する。また、以下の実施の形態では、第一の実施の形態と異なる点を中心に説明する。
図7は第2の実施形態における半導体装置10の構成を例示する平面図である。図7を参照すると、第2の実施形態の半導体装置10は、回路基板20の表面に形成された複数の電極パッド21(第1電極パッド21−1〜第5電極パッド21−5)を備えて構成されている。図7に示されているように、第2の実施形態における電極パッド21は、その縦方向と横方向の長さの各々が、半導体チップ1の頂点に近い電極パッド5に接続される電極パッド21ほど大きい。電極パッド21は、パッド長さが長くなりすぎてパッケージ基板上の配線領域を狭くならないような形状が好ましく、パッド幅などは任意に設定するものであってもよい。
図8は、図7の点Cから点Dで結ばれる線に対応して半導体装置10を切断した場合の断面図である。図8を参照すると、電気信号が外部の回路から伝達される場合、第3電極パッド21−3とグランドリング4とを電極とする第3容量C3が形成される。この第3容量C3は、グランドリング4と第1リード電極2−1およびボンディングワイヤ3との容量であり、これによってボンディングワイヤ3のインピーダンスが低下したことと等価になり、ボンディングワイヤ3とパッケージ基板上の信号配線のインピーダンスが等しくなり、インピーダンス整合が達成される。また、図8に示されているように、基板裏面14には金属膜11が設けられている。この金属膜11は半田ボール9と電気的に接続されている。そのため、電気信号が外部の回路から伝達される場合、金属膜11と第3電極パッド21−3との間に第4容量C4が形成される。第2の実施形態において、電極パッド21の面積や、電極パッド21とグランドリング4との隙間22を適宜変更することにより、それぞれ、容量電極面積、及び容量電極間隔が変化し、適切な容量値に調節することができる。
上述してきた実施形態おいては、リード電極2または電極パッド21の面積変更による容量電極面積の変更、又は、金属膜11とリード電極2(または21)との間の絶縁層12の厚みの変更による容量電極間隔の変更により、容量値の調節を行うことができる。また、金属膜11の形状を調整することでリード電極2(または第1リード電極2−1)との対向面積をかえることで容量を変更することができる。
上述の実施形態においては、金属配線層を、パッケージ基板表面と裏面のみである2層基板を用いて示したが、本発明を、絶縁層内部に金属配線層を有する4層基板、その他多層基板に適用し、容量をリード電極2(または電極パッド21)と中間層に設けた対向電極との間に形成し、対向する金属層の形状を調整することで容量を変更することも可能である。
また、実施例1や2におけるグランドリング4など回路基板の同一表面に対向電極を
設け、その対向電極との距離を変えることによって容量値を調整することもできる。
さらに、同一表面に対向電極を設けた容量と、中間層または裏面に対向電極を設けた容
量を併用し容量値を調整することもできる。
また、実施例1や2におけるグランドリング4など回路基板の同一表面に対向電極を
設け、その対向電極との距離を変えることによって容量値を調整することもできる。
さらに、同一表面に対向電極を設けた容量と、中間層または裏面に対向電極を設けた容
量を併用し容量値を調整することもできる。
以上述べてきたように、本発明は、半導体素子(ICチップ)側の電極パッドの位置に応じて、決まるボンディングワイヤの長さに基づいてボンディングパッドの形状をかえている。これによってボンディングワイヤの容量(C)を所定の大きさに設定することができるので、従来に比べてボンディングワイヤの特性インピーダンスを低くし、パッケージ配線の特性インピーダンスとのインピーダンスの不連続を低減することができる。
この時、周囲にVDDやGND用のボンディングワイヤを増加させる必要がなく、また、素子抵抗や素子容量等の追加部品を必要としない。また、通常の製造工程にて実現ができるため、特性の改善を実現しながら製造工程が簡略であり、コスト増加を抑制できる。また、半導体素子内に複数の高速インタフェースを任意の位置に形成することができるため、装置の小型・高性能化、低価格化を実現することができる。
上記の実施形態において、パッケージ基板に半導体素子を搭載する半導体装置を例示して説明を行ってきたが、パッケージ基板を使用せずに半導体素子と直接にボンディングワイヤにより接続する回路基板においては、パッケージ基板に替わり回路基板にて同様の半導体装置を提供することも可能である。
上述の半導体装置10において、リード電極2とグランドリング4とは一連の工程により回路基板20に形成することができる。また、リード電極2の形状が所定の形状であることにより、本願発明は効果を発揮している。そのため、追加部品によるコストや製造コストの増加を大幅に抑制している。また、リード電極2の形状が所定の形状であることにより、本願発明は効果を発揮しているので、ワイヤボンディングの本数制限という問題が生じることもない。
また、上述の金属膜11は、基板裏面14に形成される半田ボール9を形成するときに、一連の工程で形成することができる。そのため、本発明を実現する場合における、製造工程数の増加に伴うコストの増加を抑制することができる。また、基板裏面14は一般的に、使用されない領域なので、その領域を有効に活用することができる。なお、本発明は、金属膜11を構成することなく効果を発揮することができる。
1…半導体チップ
2、2−1〜2−5…リード電極
3、3−1〜3−5…ボンディングワイヤ
4…グランドリング
5、5−1〜5−5…電極パッド
6、6−1〜6−5…金属配線
7、7−1〜7−5…貫通電極
8、8−1〜8−5…半田ボールパッド
9、9−1〜9−5…半田ボール
15…貫通電極
10…半導体装置
11…金属膜
12…絶縁層
13…基板表面
14…基板裏面
20…回路基板
C1…第1容量
C2…第2容量
C3…第3容量
C4…第4容量
100…半導体装置
101…半導体チップ
102…リード電極
103…金属細線
105…電極パッド
106…電源配線
107…グランド配線
108…素子搭載部108
114…内部リード
142…素子抵抗
144…素子容量
146、148…ボンディングワイヤ
160…メタルベース
2、2−1〜2−5…リード電極
3、3−1〜3−5…ボンディングワイヤ
4…グランドリング
5、5−1〜5−5…電極パッド
6、6−1〜6−5…金属配線
7、7−1〜7−5…貫通電極
8、8−1〜8−5…半田ボールパッド
9、9−1〜9−5…半田ボール
15…貫通電極
10…半導体装置
11…金属膜
12…絶縁層
13…基板表面
14…基板裏面
20…回路基板
C1…第1容量
C2…第2容量
C3…第3容量
C4…第4容量
100…半導体装置
101…半導体チップ
102…リード電極
103…金属細線
105…電極パッド
106…電源配線
107…グランド配線
108…素子搭載部108
114…内部リード
142…素子抵抗
144…素子容量
146、148…ボンディングワイヤ
160…メタルベース
Claims (6)
- 回路基板に搭載され、複数の電極パッドを有する半導体素子と、
前記回路基板に形成される複数のリード電極と、
前記複数の電極パッドと前記複数のリード電極とをそれぞれ接続する複数のボンディングワイヤと
を具備し、
前記各リード電極には、それぞれ対応するボンディングワイヤの長さに合わせてボンディングワイヤの特性インピーダンスが一定値になるように調整する容量が形成されていることを特徴とする
半導体装置。 - 前記容量は、
それぞれ前記ボンディングワイヤの特性インピーダンスが、前記回路基板に形成されそれぞれ対応するリード電極に接続される信号配線の特性インピーダンスと等価になるような容量値を有していることを特徴とする
請求項1記載の半導体装置。 - 請求項2に記載の半導体装置において、
前記複数のボンディングワイヤは、
第1ボンディングワイヤと、前記第1ボンディングワイヤに接続される第1リード電極とで構成される第1信号配線と、
前記第1ボンディングワイヤよりも長い第2ボンディングワイヤと、前記第2ボンディングワイヤに接続される第2リード電極とで構成される第2信号配線と
を含み、
前記第2リード電極の面積は、前記第1リード電極の面積よりも大きい
半導体装置。 - 前記複数のリード電極は、前記回路基板の表面に設けられ、
前記複数の容量は、それぞれ対応する前記リード電極と絶縁層を介して前記回路基板の中間層または前記表面の反対表面に設けられた対向電極との間に設けられた容量を含むことを特徴とする
請求項1から3の何れか1項に記載の半導体装置。 - 請求項1から4の何れか1項に記載の半導体装置において、
前記複数のボンディングワイヤは、
第1ボンディングワイヤと、前記第1ボンディングワイヤに接続される第1リード電極とで構成される第1信号配線と、
前記第1ボンディングワイヤよりも長い第2ボンディングワイヤと、前記第2ボンディングワイヤに接続される第2リード電極とで構成される第2信号配線とを含み、
前記第2リード電極の面積は、前記第1リード電極の面積よりも大きい
半導体装置。 - 前記複数のリード電極は、前記回路基板の表面に設けられ、
前記複数の容量は、それぞれ対応する前記リード電極と距離を離して前記回路基板の同一表面に設けられた対向電極を有し、その電極間距離により容量値が調整された容量を含むことを特徴とする
請求項1から5の何れか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005321892A JP2007129122A (ja) | 2005-11-07 | 2005-11-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005321892A JP2007129122A (ja) | 2005-11-07 | 2005-11-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007129122A true JP2007129122A (ja) | 2007-05-24 |
Family
ID=38151508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005321892A Pending JP2007129122A (ja) | 2005-11-07 | 2005-11-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007129122A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049930A (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 電子制御装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217349A (ja) * | 2000-02-03 | 2001-08-10 | Hitachi Cable Ltd | 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置 |
JP2002324888A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置 |
JP2004200264A (ja) * | 2002-12-17 | 2004-07-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005110119A (ja) * | 2003-10-01 | 2005-04-21 | Mitsubishi Electric Corp | 高周波トランジスタ装置 |
-
2005
- 2005-11-07 JP JP2005321892A patent/JP2007129122A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217349A (ja) * | 2000-02-03 | 2001-08-10 | Hitachi Cable Ltd | 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置 |
JP2002324888A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置 |
JP2004200264A (ja) * | 2002-12-17 | 2004-07-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005110119A (ja) * | 2003-10-01 | 2005-04-21 | Mitsubishi Electric Corp | 高周波トランジスタ装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049930A (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 電子制御装置 |
WO2018055924A1 (ja) * | 2016-09-21 | 2018-03-29 | 株式会社デンソー | 電子制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746770B2 (ja) | 半導体装置 | |
JP4707095B2 (ja) | 半導体回路 | |
US7649723B2 (en) | ESD protection substrate and integrated circuit utilizing the same | |
US20210227685A1 (en) | Structure for circuit interconnects | |
KR20070048266A (ko) | 다중 전압용 분리형 박막 커패시터 | |
TW200406060A (en) | Integrated circuit chip module | |
TWI771888B (zh) | 半導體裝置 | |
KR20000071919A (ko) | 다층 멀티칩 모듈 | |
JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
US7863716B2 (en) | Method and apparatus of power ring positioning to minimize crosstalk | |
US9078352B2 (en) | Low inductance flex bond with low thermal resistance | |
US20080105987A1 (en) | Semiconductor device having interposer formed on chip | |
US20070241456A1 (en) | Conductive structure for electronic device | |
US8446735B2 (en) | Semiconductor package | |
US8154117B2 (en) | High power integrated circuit device having bump pads | |
US7375978B2 (en) | Method and apparatus for trace shielding and routing on a substrate | |
JP2007129122A (ja) | 半導体装置 | |
JP2016207775A (ja) | プリント配線基板 | |
JP2005327903A (ja) | 半導体装置 | |
JP4370993B2 (ja) | 半導体装置 | |
US20090032922A1 (en) | Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus | |
US7187065B2 (en) | Semiconductor device and semiconductor device unit | |
JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
JP3954415B2 (ja) | 配線用補助パッケージ | |
US20060157826A1 (en) | Multi-path printed circuit board having heterogeneous layers and power delivery system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |