JP2005110119A - 高周波トランジスタ装置 - Google Patents
高周波トランジスタ装置 Download PDFInfo
- Publication number
- JP2005110119A JP2005110119A JP2003343486A JP2003343486A JP2005110119A JP 2005110119 A JP2005110119 A JP 2005110119A JP 2003343486 A JP2003343486 A JP 2003343486A JP 2003343486 A JP2003343486 A JP 2003343486A JP 2005110119 A JP2005110119 A JP 2005110119A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- package
- capacitor
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
【課題】 内部整合回路に必要なワイヤのインダクタンスの値を確保するとともに小形の高周波トランジスタ装置を構成する。
【解決手段】 ＭＯＳＦＥＴチップ２２のゲート電極端子２２１とパッケージ入力端子１６との間の表面電極３０ａを有する入力整合用ＭＯＳ−Ｃコンデンサ３０を配設し、このＭＯＳ−Ｃコンデンサ３０とパッケージ入力端子１６との間に入力側補助ボンディングパッド２７を配設し、第１ボンディングワイヤ３４によりゲート電極端子２２１と入力側補助ボンディングパッド２７とを接続し、第２ボンディングワイヤ３６により入力側補助ボンディングパッド２７と表面電極３０ａとを接続し、第３ボンディングワイヤ３８により表面電極３０ａとパッケージ入力端子１６とを接続し、第４ボンディングワイヤ４０によりＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とを接続したものである。
【選択図】 図１
【解決手段】 ＭＯＳＦＥＴチップ２２のゲート電極端子２２１とパッケージ入力端子１６との間の表面電極３０ａを有する入力整合用ＭＯＳ−Ｃコンデンサ３０を配設し、このＭＯＳ−Ｃコンデンサ３０とパッケージ入力端子１６との間に入力側補助ボンディングパッド２７を配設し、第１ボンディングワイヤ３４によりゲート電極端子２２１と入力側補助ボンディングパッド２７とを接続し、第２ボンディングワイヤ３６により入力側補助ボンディングパッド２７と表面電極３０ａとを接続し、第３ボンディングワイヤ３８により表面電極３０ａとパッケージ入力端子１６とを接続し、第４ボンディングワイヤ４０によりＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とを接続したものである。
【選択図】 図１
Description
この発明は、高周波トランジスタ装置に係り、特に携帯電話用基地局やマイクロ波通信装置等の高出力増幅器などに使用される内部整合回路内蔵の高周波トランジスタ装置に関するものである。
通信需要量の飛躍的な増加に伴って、通信システムの大容量化が図られてきているが、このためには通信機器の高速化、小形・高効率化、低コスト化が必要となっている。
０．１〜３ＧＨｚ、特に１〜２ＧＨｚの高周波が用いられる携帯電話用基地局やレーダー装置のマイクロ波デバイスには、高周波特性が良好なトランジスタとして、例えば高周波ＭＯＳＦＥＴが用いられる。
この高周波用ＭＯＳＦＥＴを用いて、ソース接地を行って高周波増幅器を構成する場合、高出力を得るためにゲート幅の大きなＭＯＳＦＥＴのチップを用いたデバイスが必要である。しかし単に大きなＭＯＳＦＥＴのチップをパッケージに組み込んだだけの高周波トランジスタでは、ＭＯＳＦＥＴから外部負荷に効率よく電力を取り出すことができない。
ＭＯＳＦＥＴから外部負荷に効率よく電力を取り出すためには入出力のインピーダンス整合回路が必要になる。しかしながら大きなＭＯＳＦＥＴのチップではインピーダンスが極端に低い値になり、インピーダンス整合回路の設定が困難である。
０．１〜３ＧＨｚ、特に１〜２ＧＨｚの高周波が用いられる携帯電話用基地局やレーダー装置のマイクロ波デバイスには、高周波特性が良好なトランジスタとして、例えば高周波ＭＯＳＦＥＴが用いられる。
この高周波用ＭＯＳＦＥＴを用いて、ソース接地を行って高周波増幅器を構成する場合、高出力を得るためにゲート幅の大きなＭＯＳＦＥＴのチップを用いたデバイスが必要である。しかし単に大きなＭＯＳＦＥＴのチップをパッケージに組み込んだだけの高周波トランジスタでは、ＭＯＳＦＥＴから外部負荷に効率よく電力を取り出すことができない。
ＭＯＳＦＥＴから外部負荷に効率よく電力を取り出すためには入出力のインピーダンス整合回路が必要になる。しかしながら大きなＭＯＳＦＥＴのチップではインピーダンスが極端に低い値になり、インピーダンス整合回路の設定が困難である。
このためにＭＯＳＦＥＴを組み込んでいるパッケージの内部に、通常は５０Ωである負荷インピーダンスの値に整合する内部整合回路を配設するか、またはチップ単体の低いインピーダンスを負荷インピーダンスに近づけるためのパーシャルマッチング内部整合回路を配設することが必要になる。
例えば、１．３ＧＨｚで３０Ｗ出力の動作するＭＯＳＦＥＴは、ゲート幅が８６ｍｍである非常に大きなＭＯＳＦＥＴチップを使用している。このＭＯＳＦＥＴチップの入力側から見た反射係数は例えば（０．９８，−１７５°）、出力側から見たＭＯＳＦＥＴチップの反射係数は例えば（０．９８，−１７０°）、となり、０．９８と全反射である１に極めて近い値である。従ってこのままでは通常５０Ωとなっている外部負荷と整合をとることができない。
例えば、１．３ＧＨｚで３０Ｗ出力の動作するＭＯＳＦＥＴは、ゲート幅が８６ｍｍである非常に大きなＭＯＳＦＥＴチップを使用している。このＭＯＳＦＥＴチップの入力側から見た反射係数は例えば（０．９８，−１７５°）、出力側から見たＭＯＳＦＥＴチップの反射係数は例えば（０．９８，−１７０°）、となり、０．９８と全反射である１に極めて近い値である。従ってこのままでは通常５０Ωとなっている外部負荷と整合をとることができない。
そこで入力側では、接地との間において並列となるＭＯＳ−Ｃコンデンサ（例えばキャパシタンスは２５ｐＦ）をパッケージの入力端子とＭＯＳＦＥＴのゲート電極との間に配設し、ＭＯＳ−Ｃコンデンサの接地側でない表面電極を介してパッケージの入力端子とＭＯＳＦＥＴのゲート電極とをボンディングワイヤで接続する。
これにより、入力インピーダンスをＭＯＳ−Ｃコンデンサの表面電極とＭＯＳＦＥＴのゲート電極とを接続するボンディングワイヤのインダクタンス（たとえば０．８ｎＨ程度）で誘導性とし、ＭＯＳ−Ｃコンデンサのキャパシタンスで容量性に近づけることで、反射係数を０．４程度に小さくしている。この程度に反射係数が小さくなれば、ＭＯＳＦＥＴに外部整合回路を付加することにより、入力側では容易に外部付加との整合をとることができる。
なお、パッケージの入力端子とＭＯＳ−Ｃコンデンサとを接続するボンディングワイヤはそのインダクタンスの値が約０．２ｎＨ程度であり反射係数を小さくするという改善効果はない。
これにより、入力インピーダンスをＭＯＳ−Ｃコンデンサの表面電極とＭＯＳＦＥＴのゲート電極とを接続するボンディングワイヤのインダクタンス（たとえば０．８ｎＨ程度）で誘導性とし、ＭＯＳ−Ｃコンデンサのキャパシタンスで容量性に近づけることで、反射係数を０．４程度に小さくしている。この程度に反射係数が小さくなれば、ＭＯＳＦＥＴに外部整合回路を付加することにより、入力側では容易に外部付加との整合をとることができる。
なお、パッケージの入力端子とＭＯＳ−Ｃコンデンサとを接続するボンディングワイヤはそのインダクタンスの値が約０．２ｎＨ程度であり反射係数を小さくするという改善効果はない。
また出力側では、一端が接地されたＭＯＳ−Ｃコンデンサを配設し、これを例えば０．５ｎＨ程度のインダクタンスを有するボンディングワイヤを介してＭＯＳＦＥＴのドレイン電極と接続するとともに、ＭＯＳＦＥＴのドレイン電極をパッケージの出力端子にボンディングワイヤを介して接続する。ＭＯＳＦＥＴのドレイン電極とＭＯＳ−Ｃコンデンサとを接続するボンディングワイヤのインダクタンスにより、ＭＯＳＦＥＴの出力インピーダンスを直接誘導性にすることで、出力側の反射係数を０．４程度まで小さくしている。 従って出力側もＭＯＳＦＥＴに外部整合回路を付加することにより、容易に外部付加と整合をとることができる。
なお、ＭＯＳＦＥＴのドレイン電極とパッケージの出力端子とを接続するボンディングワイヤは、インダクタンスの値が約０．４ｎＨであり、反射係数を小さくすると云う改善効果はない。
なお、ＭＯＳＦＥＴのドレイン電極とパッケージの出力端子とを接続するボンディングワイヤは、インダクタンスの値が約０．４ｎＨであり、反射係数を小さくすると云う改善効果はない。
従来の内部整合回路付ＭＯＳＦＥＴの公知例としては、パッケージ内にバイポーラトランジスタを配設し、このバイポーラトランジスタの入力側にＭＯＳキャパシタンスとボンディングワイヤを用いて入力整合回路を備えた例が示されている（例えば、非特許文献１、ｐｐ６２−７１および図３−９参照）。
また、他の公知例として、半導体装置において、パッケージの中にトランジスタチップとこのトランジスタチップの入力側及び出力側にそれぞれＭＯＳコンデンサを配設し、トランジスタチップとＭＯＳコンデンサとをボンディングワイヤで接続して入力側インピーダンス変換回路及び出力側インピーダンス変換回路を構成するとともに、トランジスタチップとＭＯＳコンデンサそれぞれとの間にワイヤボンディング用のパターンを有する低誘電率基板を配設し、ＭＯＳコンデンサの位置決めを行いトランジスタチップとＭＯＳコンデンサとを接続するボンディングワイヤならびに、入力リードおよび出力リードとＭＯＳコンデンサとを接続するボンディングワイヤの長さのばらつきを少なくしてインダクタンスのばらつきを少なくし歩留まりを向上させる構成が開示されている（例えば、特許文献１ 段落番号［００２４］〜および［００２７］、図１及び２参照）。
また、他の公知例として、高周波高出力トランジスタにおいて、パッケージの中にトランジスタチップとこのトランジスタチップの入力側及び出力側にそれぞれＭＯＳコンデンサを配設し、トランジスタチップとＭＯＳコンデンサとをボンディングワイヤで接続して入力側のローパス型内部整合回路及び出力側のＲＦシャント型内部整合回路を形成するとともに、トランジスタチップと入力側内部リードとの間にもＲＦシャント用ＭＯＳ型コンデンサをさらに配設し、トランジスターチップのコレクタパッドと入力側および出力側のＭＯＳ型コンデンサとを接続するＲＦシャント用ワイヤを同一長さでトランジスタセルを挟んで対称となるようにした構成が開示されている（例えば、特許文献２ 段落番号［００１４］〜および［００１５］、図１参照）。
以上のように構成された従来の内部整合回路付ＭＯＳＦＥＴは整合回路のインダクタンス要素としてボンディングワイヤを用いる構成としている。必然的にボンディングワイヤが多くなる高出力ＭＯＳＦＥＴでは内部整合回路に必要なインダクタンスの値を確保しようとするとボンディングワイヤの長さが長くならざるを得ない。
これはボンディングワイヤによって得られるインダクタンスの値がボンディングワイヤの長さに比例し、ボンディングワイヤの本数に反比例するので、同一のインダクタンスの値を得ようとした場合、ボンディングワイヤの本数が増えるのに伴ってボンディングワイヤの長さを長くすることが必要となるためである。
その結果として、内部整合回路付ＭＯＳＦＥＴの形状が大きくなるという問題点があった。
また低い周波数、例えば１ＭＨｚ〜１ＧＨｚで動作するＭＯＳＦＥＴほど大きなインダクタンスが必要であるため、低い周波数のＭＯＳＦＥＴでは実用的な形状で内部整合回路付きのＭＯＳＦＥＴを構成し難いという問題点があった。
これはボンディングワイヤによって得られるインダクタンスの値がボンディングワイヤの長さに比例し、ボンディングワイヤの本数に反比例するので、同一のインダクタンスの値を得ようとした場合、ボンディングワイヤの本数が増えるのに伴ってボンディングワイヤの長さを長くすることが必要となるためである。
その結果として、内部整合回路付ＭＯＳＦＥＴの形状が大きくなるという問題点があった。
また低い周波数、例えば１ＭＨｚ〜１ＧＨｚで動作するＭＯＳＦＥＴほど大きなインダクタンスが必要であるため、低い周波数のＭＯＳＦＥＴでは実用的な形状で内部整合回路付きのＭＯＳＦＥＴを構成し難いという問題点があった。
この発明は上記の問題点を解消するためになされたもので、第１の目的は、内部整合回路に必要なワイヤのインダクタンスの値を確保するとともに小形の高周波トランジスタ装置を構成することである。
この発明に係る高周波トランジスタ装置は、一つの主面を有する基板とこの基板の主面上の周囲に配設された壁部とこの壁部の表面上に配設された第１のパッケージ電極及び第２のパッケージ電極とを有するパッケージ本体と、互いに対向する第１、第２の表面を有するとともに第１の表面上に配設された第１の電極および第２の表面上に配設された第２、第３の電極を有し、第１の電極を介して上記パッケージ本体の基板上に配設されトランジスタと、このトランジスタの第２の電極と第１のパッケージ電極との間の基板上に配設され、表面電極を有する第１のキャパシタと、この第１のキャパシタと第１のパッケージ電極との間に配設され、第１のキャパシタおよび第１のパッケージ電極と電気的に絶縁された第１の補助電極と、トランジスタの第２の電極と第１の補助電極とを接続した第１の接続配線と、第１の補助電極と第１のキャパシタの表面電極とを接続した第２の接続配線と、第１のキャパシタの表面電極と第１のパッケージ電極とを接続した第３の接続配線と、トランジスタの第３の電極と第２のパッケージ電極とを接続した第４の接続配線と、を備えたものである。
この発明に係る高周波トランジスタ装置においては、トランジスタの第２の電極と第１のキャパシタの表面電極とが、トランジスタの第２の電極と第１の補助電極とを接続した第１の接続配線ならびに第１の補助電極と第１のキャパシタの表面電極とを接続した第２の接続配線によって接続されるので、内部整合回路に必要なインダクタンスに対応する接続配線の長を確保することができて、しかもパッケージの内部で第２の接続配線が第１の補助電極を介して第１の接続配線と並行するように折り返されているので、内部整合回路に必要な寸法、すなわち第１のパッケージ電極と第２のパッケージ電極とを結ぶ方向の寸法を小さくすることが可能となり、パッケージ本体の大きさは接続配線の長さほど大きくしなくてもよい。延いては内部整合回路に必要なワイヤのインダクタンスの値を確保するとともに小形の高周波トランジスタ装置を構成することができる。
以下の発明の実施の形態においては、携帯電話用基地局やマイクロ波通信に使用する高出力増幅器に用いられるＭＯＳＦＥＴ装置で、パーシャルマッチング内部整合回路を有するものについて説明する。しかしパーシャルマッチング内部整合回路を有するＭＯＳＦＥＴ装置に限らず、いずれの内部整合回路を有するＭＯＳＦＥＴ装置についても同様の効果がある。
実施の形態１．
図１はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。また図２は図１のＩＩ−ＩＩ断面におけるＭＯＳＦＥＴ装置の断面図である。
図１、および図２において示されたＭＯＳＦＥＴ装置１０は１．３ＧＨｚで３０Ｗの出力が得られるもので、基板１２と基板１２の周囲に形成された壁部としてのハウジング１４とこのハウジング１４に配設された第１のパッケージ電極としてのパッケージ入力端子１６および第２のパッケージ電極としてのパッケージ出力端子１８とを含むパッケージ本体２０に、ＭＯＳＦＥＴチップ２２および入力側内部整合回路２４および出力側内部整合回路２６を配設し、蓋を用いて封入したパッケージ形式のものである。
なお図１及び図２においては封入用の蓋は図示されていない。以下の実施の形態においてもこの蓋が取り除かれた図で説明されている。
図１はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。また図２は図１のＩＩ−ＩＩ断面におけるＭＯＳＦＥＴ装置の断面図である。
図１、および図２において示されたＭＯＳＦＥＴ装置１０は１．３ＧＨｚで３０Ｗの出力が得られるもので、基板１２と基板１２の周囲に形成された壁部としてのハウジング１４とこのハウジング１４に配設された第１のパッケージ電極としてのパッケージ入力端子１６および第２のパッケージ電極としてのパッケージ出力端子１８とを含むパッケージ本体２０に、ＭＯＳＦＥＴチップ２２および入力側内部整合回路２４および出力側内部整合回路２６を配設し、蓋を用いて封入したパッケージ形式のものである。
なお図１及び図２においては封入用の蓋は図示されていない。以下の実施の形態においてもこの蓋が取り除かれた図で説明されている。
またパッケージ入力端子１６およびパッケージ出力端子１８も図１及び図２、さらには以降に述べる実施の形態の図においても模式的に描かれているだけで、信号をパッケージに入出力させる入出力リードの構成は通常のパッケージと同様に配設されている。
基板１２は例えばタングステンまた銅を用いた金属基板などで形成され、この基板１２の周囲にセラミック、例えばアルミナなどで形成されたハウジング１４が配設されている。
ハウジング１４で囲まれた基板１２の中央部にトランジスタとしての、例えばこの実施の形態ではＭＯＳＦＥＴチップ２２が配設されている。この実施の形態ではソース接地としてＭＯＳＦＥＴチップ２２が使用されているために、ＭＯＳＦＥＴチップ２２は第１の表面としてのチップ裏面に設けられた第１の電極としてのソース電極２２ａ及びメタライズ膜２２０を介して基板に半田接着されている。そして基板１２は接地して使用される。
ＭＯＳＦＥＴチップ２２の第２の表面としてのチップ表面に第２の電極としてのゲート電極２２ｂおよび第３の電極としてのドレイン電極２２ｃが配設され、ゲート電極２２ｂにゲート電極端子２２１及びドレイン電極２２ｃにドレイン電極端子２２２が配設されている。
基板１２は例えばタングステンまた銅を用いた金属基板などで形成され、この基板１２の周囲にセラミック、例えばアルミナなどで形成されたハウジング１４が配設されている。
ハウジング１４で囲まれた基板１２の中央部にトランジスタとしての、例えばこの実施の形態ではＭＯＳＦＥＴチップ２２が配設されている。この実施の形態ではソース接地としてＭＯＳＦＥＴチップ２２が使用されているために、ＭＯＳＦＥＴチップ２２は第１の表面としてのチップ裏面に設けられた第１の電極としてのソース電極２２ａ及びメタライズ膜２２０を介して基板に半田接着されている。そして基板１２は接地して使用される。
ＭＯＳＦＥＴチップ２２の第２の表面としてのチップ表面に第２の電極としてのゲート電極２２ｂおよび第３の電極としてのドレイン電極２２ｃが配設され、ゲート電極２２ｂにゲート電極端子２２１及びドレイン電極２２ｃにドレイン電極端子２２２が配設されている。
ハウジング１４の一辺の上表面にパッケージ入力端子１６が配設されている。このパッケージ入力端子１６に沿った内部側、すなわち基板１２上に配設されたＭＯＳＦＥＴチップ２２に近い側のハウジング１４の上表面に、パッケージ入力端子１６と電気的に分離された第１の補助電極としての入力側補助ボンディングパッド２７が延在して配設されている。
パッケージ入力端子１６が配設されたハウジング１４の一辺とＭＯＳＦＥＴチップ２２を介して対向するハウジング１４の他の一辺の上表面にパッケージ出力端子１８が配設されている。このパッケージ出力端子１８沿った内部側、すなわち基板１２上に配設されたＭＯＳＦＥＴチップ２２に近い側のハウジング１４の上表面に、パッケージ出力端子１８と電気的に分離された第２の補助電極としての出力側補助ボンディングパッド２８が適宜の数に分けて離散的に配設されている。
パッケージ入力端子１６、入力側補助ボンディングパッド２７、パッケージ出力端子１８、および出力側補助ボンディングパッド２８はハウジング１４の上表面に形成されたメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
パッケージ入力端子１６が配設されたハウジング１４の一辺とＭＯＳＦＥＴチップ２２を介して対向するハウジング１４の他の一辺の上表面にパッケージ出力端子１８が配設されている。このパッケージ出力端子１８沿った内部側、すなわち基板１２上に配設されたＭＯＳＦＥＴチップ２２に近い側のハウジング１４の上表面に、パッケージ出力端子１８と電気的に分離された第２の補助電極としての出力側補助ボンディングパッド２８が適宜の数に分けて離散的に配設されている。
パッケージ入力端子１６、入力側補助ボンディングパッド２７、パッケージ出力端子１８、および出力側補助ボンディングパッド２８はハウジング１４の上表面に形成されたメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
このように入力側補助ボンディングパッド２７、出力側補助ボンディングパッド２８をハウジング１４に直接メタライズすることによって形成すれば、構成が簡単で、量産しやすいという特徴がある。
入力側補助ボンディングパッド２７とＭＯＳＦＥＴチップ２２のゲート電極端子２２１との間に介在して第１のキャパシタとしての入力整合用ＭＯＳ−Ｃコンデンサ３０がハウジング１４内部の基板１２上に配設されている。入力整合用ＭＯＳ−Ｃコンデンサ３０は裏面電極としてのメタライズ膜３０ｂを介して基板１２上に半田接着され、表面側に表面電極３０ａが配設されている。この入力整合用ＭＯＳ−Ｃコンデンサ３０は裏面電極を介して接地される。
また、出力側補助ボンディングパッド２８とＭＯＳＦＥＴチップ２２のドレイン電極端子２２２との間に介在して第２のキャパシタとしての出力整合用ＭＯＳ−Ｃコンデンサ３２がハウジング１４内部の基板１２上に配設されている。出力整合用ＭＯＳ−Ｃコンデンサ３２は裏面電極としてのメタライズ膜３２ｂを介して基板１２上に半田接着され、表面側に表面電極３２ａが配設されている。この出力整合用ＭＯＳ−Ｃコンデンサ３２は裏面電極を介して接地される。
入力側補助ボンディングパッド２７とＭＯＳＦＥＴチップ２２のゲート電極端子２２１との間に介在して第１のキャパシタとしての入力整合用ＭＯＳ−Ｃコンデンサ３０がハウジング１４内部の基板１２上に配設されている。入力整合用ＭＯＳ−Ｃコンデンサ３０は裏面電極としてのメタライズ膜３０ｂを介して基板１２上に半田接着され、表面側に表面電極３０ａが配設されている。この入力整合用ＭＯＳ−Ｃコンデンサ３０は裏面電極を介して接地される。
また、出力側補助ボンディングパッド２８とＭＯＳＦＥＴチップ２２のドレイン電極端子２２２との間に介在して第２のキャパシタとしての出力整合用ＭＯＳ−Ｃコンデンサ３２がハウジング１４内部の基板１２上に配設されている。出力整合用ＭＯＳ−Ｃコンデンサ３２は裏面電極としてのメタライズ膜３２ｂを介して基板１２上に半田接着され、表面側に表面電極３２ａが配設されている。この出力整合用ＭＯＳ−Ｃコンデンサ３２は裏面電極を介して接地される。
入力側補助ボンディングパッド２７とＭＯＳＦＥＴチップ２２のゲート電極端子２２１とは第１の接続配線としての第１ボンディングワイヤ３４で接続され、入力側補助ボンディングパッド２７と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとは第２の接続配線としての第２ボンディングワイヤ３６で接続され、入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとパッケージ入力端子１６とは第３の接続配線としての第３ボンディングワイヤ３８で、それぞれ接続されている。
また、ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とは第４の接続配線としての第４ボンディングワイヤ４０で接続され、ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力側補助ボンディングパッド２８とは第５の接続配線としての第５ボンディングワイヤ４２で接続され、出力側補助ボンディングパッド２８と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとは第６の接続配線としての第６ボンディングワイヤ４４で、それぞれ接続されている。
入力側内部整合回路２４は第１ボンディングワイヤ３４、第２ボンディングワイヤ３６、入力側補助ボンディングパッド２７および入力整合用ＭＯＳ−Ｃコンデンサ３０により構成され、また出力側内部整合回路２６は第５ボンディングワイヤ４２、第６ボンディングワイヤ４４、出力側補助ボンディングパッド２８および出力整合用ＭＯＳ−Ｃコンデンサ３２により構成される。
また、ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とは第４の接続配線としての第４ボンディングワイヤ４０で接続され、ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力側補助ボンディングパッド２８とは第５の接続配線としての第５ボンディングワイヤ４２で接続され、出力側補助ボンディングパッド２８と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとは第６の接続配線としての第６ボンディングワイヤ４４で、それぞれ接続されている。
入力側内部整合回路２４は第１ボンディングワイヤ３４、第２ボンディングワイヤ３６、入力側補助ボンディングパッド２７および入力整合用ＭＯＳ−Ｃコンデンサ３０により構成され、また出力側内部整合回路２６は第５ボンディングワイヤ４２、第６ボンディングワイヤ４４、出力側補助ボンディングパッド２８および出力整合用ＭＯＳ−Ｃコンデンサ３２により構成される。
図３はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の等価回路図である。
図３において、Ｔｉはパッケージ入力端子１６に、Ｔｏはパッケージ出力端子１８にそれぞれ相当し、Ｇは接地端子である。ＴｒはＭＯＳＦＥＴチップ２２に、Ｃｉは入力整合用ＭＯＳ−Ｃコンデンサ３０のキャパシタンスに、Ｃｏは出力整合用ＭＯＳ−Ｃコンデンサ３２のキャパシタンスにそれぞれ相当する。またＬａは第３ボンディングワイヤ３８のインダクタンスに、Ｌｂは第１ボンディングワイヤ３４のインダクタンスと第２ボンディングワイヤ３６のインダクタンスとの和のインダクタンスにそれぞれ相当し、Ｌｃは第５ボンディングワイヤ４２のインダクタンスと第６ボンディングワイヤ４４のインダクタンスとの和のインダクタンスに、Ｌｄは第４ボンディングワイヤ４０のインダクタンスにそれぞれ相当する。
またＳ１１，Ｓ１１ａ，Ｓ１１ｂ、及びＳ１１ｃはこの部位からＴｒ（ＭＯＳＦＥＴ）側を見た入力側のインピーダンスを示し、Ｓ２２，Ｓ２２ｃ，Ｓ２２ｄ、及びＳ２２ｅはこの部位からＴｒ（ＭＯＳＦＥＴ）側を見た出力側のインピーダンスを示す。
図３において、Ｔｉはパッケージ入力端子１６に、Ｔｏはパッケージ出力端子１８にそれぞれ相当し、Ｇは接地端子である。ＴｒはＭＯＳＦＥＴチップ２２に、Ｃｉは入力整合用ＭＯＳ−Ｃコンデンサ３０のキャパシタンスに、Ｃｏは出力整合用ＭＯＳ−Ｃコンデンサ３２のキャパシタンスにそれぞれ相当する。またＬａは第３ボンディングワイヤ３８のインダクタンスに、Ｌｂは第１ボンディングワイヤ３４のインダクタンスと第２ボンディングワイヤ３６のインダクタンスとの和のインダクタンスにそれぞれ相当し、Ｌｃは第５ボンディングワイヤ４２のインダクタンスと第６ボンディングワイヤ４４のインダクタンスとの和のインダクタンスに、Ｌｄは第４ボンディングワイヤ４０のインダクタンスにそれぞれ相当する。
またＳ１１，Ｓ１１ａ，Ｓ１１ｂ、及びＳ１１ｃはこの部位からＴｒ（ＭＯＳＦＥＴ）側を見た入力側のインピーダンスを示し、Ｓ２２，Ｓ２２ｃ，Ｓ２２ｄ、及びＳ２２ｅはこの部位からＴｒ（ＭＯＳＦＥＴ）側を見た出力側のインピーダンスを示す。
図４はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の入力側のインピーダンスを示すスミスチャートである。
図４において、Ｓ１１，Ｓ１１ａ，Ｓ１１ｂ、及びＳ１１ｃは、図３のＳ１１，Ｓ１１ａ，Ｓ１１ｂ、及びＳ１１ｃに相当するスミスチャート上のインピーダンス点である。
入力側では、ＭＯＳＦＥＴの入力インピーダンスＳ１１を第１ボンディングワイヤ３４のインダクタンスと第２ボンディングワイヤ３６のインダクタンスとの和のインダクタンスＬｂ（０．８ｎＨ）の誘導性リアクタンスにより、インピーダンス点をＳ１１ａに移動し、その後接地端Ｇとの間に並列に接続された入力整合用ＭＯＳ−Ｃコンデンサ３０のキャパシタンスＣｉ（２５ｐＦ）の容量性リアクタンスによりインピーダンス点をＳ１１ｂとすることにより特性インピーダンスの５０Ωに近づけて、反射係数を０．４と小さくしている。
この程度まで反射係数が小さくなれば、ＭＯＳＦＥＴ装置１０の入力側に外部整合回路を付加することにより入力側は容易に外部付加と整合をとることができる。なお第３ボンディングワイヤ３８は入力整合用ＭＯＳ−Ｃコンデンサ３０をパッケージ入力端子１６に電気的に接続する機能を有するのみで、そのインダクタンスＬａは約０．２ｎＨであり、反射係数を小さくするという効果はない。
図４において、Ｓ１１，Ｓ１１ａ，Ｓ１１ｂ、及びＳ１１ｃは、図３のＳ１１，Ｓ１１ａ，Ｓ１１ｂ、及びＳ１１ｃに相当するスミスチャート上のインピーダンス点である。
入力側では、ＭＯＳＦＥＴの入力インピーダンスＳ１１を第１ボンディングワイヤ３４のインダクタンスと第２ボンディングワイヤ３６のインダクタンスとの和のインダクタンスＬｂ（０．８ｎＨ）の誘導性リアクタンスにより、インピーダンス点をＳ１１ａに移動し、その後接地端Ｇとの間に並列に接続された入力整合用ＭＯＳ−Ｃコンデンサ３０のキャパシタンスＣｉ（２５ｐＦ）の容量性リアクタンスによりインピーダンス点をＳ１１ｂとすることにより特性インピーダンスの５０Ωに近づけて、反射係数を０．４と小さくしている。
この程度まで反射係数が小さくなれば、ＭＯＳＦＥＴ装置１０の入力側に外部整合回路を付加することにより入力側は容易に外部付加と整合をとることができる。なお第３ボンディングワイヤ３８は入力整合用ＭＯＳ−Ｃコンデンサ３０をパッケージ入力端子１６に電気的に接続する機能を有するのみで、そのインダクタンスＬａは約０．２ｎＨであり、反射係数を小さくするという効果はない。
図５はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の出力側のインピーダンスを示すスミスチャートである。
図５において、Ｓ２２，Ｓ２２ｃ，Ｓ２２ｄ、及びＳ２２ｅは、図３のＳ２２，Ｓ２２ｃ，Ｓ２２ｄ、及びＳ２２ｅに相当するスミスチャート上のインピーダンス点である。
出力側では、第５ボンディングワイヤ４２のインダクタンスと第６ボンディングワイヤ４４のインダクタンスとの和のインダクタンスＬｃ（０．５ｎＨ）と出力整合用ＭＯＳ−Ｃコンデンサ３２のキャパシタンスＣｏとを直列に接続し、これをＴｒ（ＭＯＳＦＥＴ）のドレイン電極端子２２２とパッケージ出力端子１８に対してシャント接続することにより、Ｔｒ（ＭＯＳＦＥＴ）の出力インピーダンス点Ｓ２２を直接にインピーダンス点Ｓ２２ｄに移動させて特性インピーダンスの５０Ωに近づけ、出力側の反射係数を０．４まで小さくしている。従って、ＭＯＳＦＥＴ装置１０の出力側に外部整合回路を付加することにより出力側も容易に外部付加と整合をとることができる。
なお、第４ボンディングワイヤ４０はＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とを電気的に接続する機能を有するのみでそのインダクタンスＬｄは約０．２ｎＨであり、反射係数を小さくするという効果はない。
図５において、Ｓ２２，Ｓ２２ｃ，Ｓ２２ｄ、及びＳ２２ｅは、図３のＳ２２，Ｓ２２ｃ，Ｓ２２ｄ、及びＳ２２ｅに相当するスミスチャート上のインピーダンス点である。
出力側では、第５ボンディングワイヤ４２のインダクタンスと第６ボンディングワイヤ４４のインダクタンスとの和のインダクタンスＬｃ（０．５ｎＨ）と出力整合用ＭＯＳ−Ｃコンデンサ３２のキャパシタンスＣｏとを直列に接続し、これをＴｒ（ＭＯＳＦＥＴ）のドレイン電極端子２２２とパッケージ出力端子１８に対してシャント接続することにより、Ｔｒ（ＭＯＳＦＥＴ）の出力インピーダンス点Ｓ２２を直接にインピーダンス点Ｓ２２ｄに移動させて特性インピーダンスの５０Ωに近づけ、出力側の反射係数を０．４まで小さくしている。従って、ＭＯＳＦＥＴ装置１０の出力側に外部整合回路を付加することにより出力側も容易に外部付加と整合をとることができる。
なお、第４ボンディングワイヤ４０はＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とを電気的に接続する機能を有するのみでそのインダクタンスＬｄは約０．２ｎＨであり、反射係数を小さくするという効果はない。
次に、入力側補助ボンディングパッド２７および出力側補助ボンディングパッド２８について説明する。
ＭＯＳＦＥＴ装置１０では入力側内部整合回路２４と出力側内部整合回路２６とを備え、図４の入力側のインピーダンスを示すスミスチャートおよび図５の出力側のインピーダンスを示すスミスチャートからでも理解できるように、図３の等価回路におけるＬｂ及びＬｃが入力側内部整合回路２４および出力側内部整合回路２６を構成する上で重要な要素となる。
この実施の形態のＭＯＳＦＥＴ装置１０では、入力側内部整合回路２４についていえば、インダクタンスＬｂは第１ボンディングワイヤ３４と第２ボンディングワイヤ３６とのインダクタンスが利用され、必要な長さを有するボンディングワイヤを用いて、ゲート電極端子２２１と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとが接続される。
ただゲート電極端子２２１と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとを直接には接続せず、ゲート電極端子２２１と入力側補助ボンディングパッド２７とを一旦第１ボンディングワイヤ３４で接続し、折り返すようにしてさらに入力側補助ボンディングパッド２７と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａと第２ボンディングワイヤ３６を用いて接続している。
このようなボンディングワイヤの接続方法をとることにより、必要とされるインダクタンスＬｂに対応したボンディングワイヤの長さを確保しながら、入力側内部整合回路２４に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を小さくすることが可能となり、パッケージ本体２０の寸法を小さくすることが出来る。大まかに見積もって、入力側で必要とされるボンディングワイヤの長さの１／３程度分だけパッケージ寸法を短くすることができる。
ＭＯＳＦＥＴ装置１０では入力側内部整合回路２４と出力側内部整合回路２６とを備え、図４の入力側のインピーダンスを示すスミスチャートおよび図５の出力側のインピーダンスを示すスミスチャートからでも理解できるように、図３の等価回路におけるＬｂ及びＬｃが入力側内部整合回路２４および出力側内部整合回路２６を構成する上で重要な要素となる。
この実施の形態のＭＯＳＦＥＴ装置１０では、入力側内部整合回路２４についていえば、インダクタンスＬｂは第１ボンディングワイヤ３４と第２ボンディングワイヤ３６とのインダクタンスが利用され、必要な長さを有するボンディングワイヤを用いて、ゲート電極端子２２１と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとが接続される。
ただゲート電極端子２２１と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとを直接には接続せず、ゲート電極端子２２１と入力側補助ボンディングパッド２７とを一旦第１ボンディングワイヤ３４で接続し、折り返すようにしてさらに入力側補助ボンディングパッド２７と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａと第２ボンディングワイヤ３６を用いて接続している。
このようなボンディングワイヤの接続方法をとることにより、必要とされるインダクタンスＬｂに対応したボンディングワイヤの長さを確保しながら、入力側内部整合回路２４に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を小さくすることが可能となり、パッケージ本体２０の寸法を小さくすることが出来る。大まかに見積もって、入力側で必要とされるボンディングワイヤの長さの１／３程度分だけパッケージ寸法を短くすることができる。
同様に出力側内部整合回路２６についていえば、インダクタンスＬｃは第５ボンディングワイヤ４２と第６ボンディングワイヤ４４とのインダクタンスが利用され、必要とされる長さを有するボンディングワイヤを用いて、ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとを接続する。
ただここにおいてもＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとを直接に接続せず、ドレイン電極端子２２２と出力側補助ボンディングパッド２８とを一旦第５ボンディングワイヤ４２を用いて接続し、折り返すようにして第６ボンディングワイヤ４４を用いてさらに出力側補助ボンディングパッド２８と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとを接続している。
このようなボンディングワイヤの接続方法をとることにより、必要とされるインダクタンスＬｃに対応したボンディングワイヤの長さを確保しながら、出力側においても出力側内部整合回路２６に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を小さくすることが可能となり、パッケージ本体２０の寸法を小さくすることが出来る。大まかに見積もって、出力側で必要とされるボンディングワイヤの長さの１／３程度分だけパッケージ寸法を短くすることができる。
ただここにおいてもＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとを直接に接続せず、ドレイン電極端子２２２と出力側補助ボンディングパッド２８とを一旦第５ボンディングワイヤ４２を用いて接続し、折り返すようにして第６ボンディングワイヤ４４を用いてさらに出力側補助ボンディングパッド２８と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとを接続している。
このようなボンディングワイヤの接続方法をとることにより、必要とされるインダクタンスＬｃに対応したボンディングワイヤの長さを確保しながら、出力側においても出力側内部整合回路２６に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を小さくすることが可能となり、パッケージ本体２０の寸法を小さくすることが出来る。大まかに見積もって、出力側で必要とされるボンディングワイヤの長さの１／３程度分だけパッケージ寸法を短くすることができる。
次にパッケージ本体２０の小型化の効果について、１．３ＧＨｚで３０Ｗ出力のＭＯＳＦＥＴ装置について簡単に考察する。
Ｎ本のワイヤが並列に配設された場合の等価インダクタンスおよびインダクタンスとワイヤ長さとの関係は次式で示される（非特許文献１参照）。
Ｌequiv＝（Ｌint＋Ｌext＋Ｌp＋２ＬM）／（ワイヤの本数）
ここでＬequivは等価インダクタンス、Ｌintはワイヤの内部インダクタンス、Ｌextはワイヤの自己インダクタンス、Ｌpは平行ワイヤの相互インダクタンス、ＬMはワイヤが曲がっているための相互インダクタンス、である。
文献に記載のＬint，Ｌext，Ｌp，およびＬMの計算式を用いて、例えば図１に示されたＭＯＳＦＥＴ装置１０について、入力側内部整合回路２４に必要な入力インダクタンスＬｂを０．８ｎＨ，Ｌａを０．２ｎＨとし、出力側内部整合回路２６に必要な出力インダクタンスＬｃを０．５ｎＨ，Ｌｄを０．２ｎＨとして、ボンディングワイヤの長さを計算すし、次の結果を得た。すなわち
Ｎ本のワイヤが並列に配設された場合の等価インダクタンスおよびインダクタンスとワイヤ長さとの関係は次式で示される（非特許文献１参照）。
Ｌequiv＝（Ｌint＋Ｌext＋Ｌp＋２ＬM）／（ワイヤの本数）
ここでＬequivは等価インダクタンス、Ｌintはワイヤの内部インダクタンス、Ｌextはワイヤの自己インダクタンス、Ｌpは平行ワイヤの相互インダクタンス、ＬMはワイヤが曲がっているための相互インダクタンス、である。
文献に記載のＬint，Ｌext，Ｌp，およびＬMの計算式を用いて、例えば図１に示されたＭＯＳＦＥＴ装置１０について、入力側内部整合回路２４に必要な入力インダクタンスＬｂを０．８ｎＨ，Ｌａを０．２ｎＨとし、出力側内部整合回路２６に必要な出力インダクタンスＬｃを０．５ｎＨ，Ｌｄを０．２ｎＨとして、ボンディングワイヤの長さを計算すし、次の結果を得た。すなわち
（１）ワイヤの本数を４本とした場合、入力インダクタンスＬｂの各ワイヤ長さは２．５ｍｍ
（２）ワイヤの本数を４本とした場合、入力インダクタンスＬａの各ワイヤ長さは０．８ｍｍ
（３）ワイヤの本数を３本とした場合、出力インダクタンスＬｃの各ワイヤ長さは１．４ｍｍ
（４）ワイヤの本数を４本とした場合、出力インダクタンスＬｄの各ワイヤ長さは０．８ｍｍ
ＭＯＳＦＥＴ装置１０においては入力インダクタンスＬｂの各ワイヤ長さは第１ボンディングワイヤ３４の長さと第２ボンディングワイヤ３６の長さとの和の長さである。また出力インダクタンスＬｃの各ワイヤ長さは第５ボンディングワイヤ４２の長さと第６ボンディングワイヤ４４の長さとの和の長さである。
（２）ワイヤの本数を４本とした場合、入力インダクタンスＬａの各ワイヤ長さは０．８ｍｍ
（３）ワイヤの本数を３本とした場合、出力インダクタンスＬｃの各ワイヤ長さは１．４ｍｍ
（４）ワイヤの本数を４本とした場合、出力インダクタンスＬｄの各ワイヤ長さは０．８ｍｍ
ＭＯＳＦＥＴ装置１０においては入力インダクタンスＬｂの各ワイヤ長さは第１ボンディングワイヤ３４の長さと第２ボンディングワイヤ３６の長さとの和の長さである。また出力インダクタンスＬｃの各ワイヤ長さは第５ボンディングワイヤ４２の長さと第６ボンディングワイヤ４４の長さとの和の長さである。
入力インダクタンスＬｂにおいては第２ボンディングワイヤ３６は第１ボンディングワイヤ３４と一部並行する方向に折り返されて配置されており、また入力インダクタンスＬａの第３ボンディングワイヤ３８も第１ボンディングワイヤ３４と一部並行しているので、入力側内部整合回路２４に必要なボンディングワイヤの長さを確保しながら入力側内部整合回路２４に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を短くすることが出来る。
また出力インダクタンスＬｃにおいても第６ボンディングワイヤ４４は第５ボンディングワイヤ４２一部並行する方向に折り返されて配置されており、出力側内部整合回路２６に必要なボンディングワイヤの長さを確保しながら、出力側内部整合回路２６に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を短くすることが出来る。
入力側内部整合回路２４および出力側内部整合回路２６に必要な寸法を短くすることにより、延いてはパッケージ本体寸法を小さくすることが出来る。
ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２におけるワイヤボンディング点とゲート電極端子２２１におけるワイヤボンディング点と距離を例えば１ｍｍ程度とすると、この構成のＭＯＳＦＥＴ装置１０においては内部整合回路に必要な寸法が約４ｍｍ程度となる。
また出力インダクタンスＬｃにおいても第６ボンディングワイヤ４４は第５ボンディングワイヤ４２一部並行する方向に折り返されて配置されており、出力側内部整合回路２６に必要なボンディングワイヤの長さを確保しながら、出力側内部整合回路２６に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を短くすることが出来る。
入力側内部整合回路２４および出力側内部整合回路２６に必要な寸法を短くすることにより、延いてはパッケージ本体寸法を小さくすることが出来る。
ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２におけるワイヤボンディング点とゲート電極端子２２１におけるワイヤボンディング点と距離を例えば１ｍｍ程度とすると、この構成のＭＯＳＦＥＴ装置１０においては内部整合回路に必要な寸法が約４ｍｍ程度となる。
参考のため、入力インダクタンスＬｂにおいて第２ボンディングワイヤ３６が第１ボンディングワイヤ３４と一部並行する方向に折り返されずに、直接ゲート電極端子２２１と入力整合用ＭＯＳ−Ｃコンデンサ３０の表面電極３０ａとが接続された場合を考えると、入力側内部整合回路２４に必要な寸法は、第１ボンディングワイヤ３４の長さと第２ボンディングワイヤ３６の長さと第３ボンディングワイヤ３８の長さの和の長さとなる。
また、出力インダクタンスＬｃにおいても第６ボンディングワイヤ４４が第５ボンディングワイヤ４２と一部並行する方向に折り返されずに、直接ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとが接続された場合を考えると、出力側内部整合回路２６に必要な寸法は、Ｌｃに必要なボンディングワイヤの長さ（すなわち１．４ｍｍ）と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａにおけるボンディング点とパッケージ出力端子１８のボンディング点との間に必要とされる距離との和になる。
そしてこの距離はＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とを接続する第４ボンディングワイヤ４０の長さに相当する。またこの構成による第４ボンディングワイヤ４０では第６ボンディングワイヤ４４が第５ボンディングワイヤ４２と一部並行する方向に折り返された場合に比べて長くなるので、Ｌｄは０．４ｎＨとなる。
この場合の内部整合回路に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を計算すると約８．５ｍｍ程度となり、ＭＯＳＦＥＴ装置１０の場合に比べて約２倍の寸法が必要になり、それに伴ってパッケージ本体も大きくなる。
また、出力インダクタンスＬｃにおいても第６ボンディングワイヤ４４が第５ボンディングワイヤ４２と一部並行する方向に折り返されずに、直接ＭＯＳＦＥＴチップ２２のドレイン電極端子２２２と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとが接続された場合を考えると、出力側内部整合回路２６に必要な寸法は、Ｌｃに必要なボンディングワイヤの長さ（すなわち１．４ｍｍ）と出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａにおけるボンディング点とパッケージ出力端子１８のボンディング点との間に必要とされる距離との和になる。
そしてこの距離はＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とパッケージ出力端子１８とを接続する第４ボンディングワイヤ４０の長さに相当する。またこの構成による第４ボンディングワイヤ４０では第６ボンディングワイヤ４４が第５ボンディングワイヤ４２と一部並行する方向に折り返された場合に比べて長くなるので、Ｌｄは０．４ｎＨとなる。
この場合の内部整合回路に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を計算すると約８．５ｍｍ程度となり、ＭＯＳＦＥＴ装置１０の場合に比べて約２倍の寸法が必要になり、それに伴ってパッケージ本体も大きくなる。
以上のように、この実施の形態に係るＭＯＳＦＥＴ装置１０においては、入力側では入力整合用ＭＯＳ−Ｃコンデンサ３０とパッケージ入力端子１６との間に入力側補助ボンディングパッド２７を設けることにより、入力側内部整合回路２４に必要な入力インダクタンスＬｂに対応する長さのボンディングワイヤのうち第２ボンディングワイヤ３６を入力側補助ボンディングパッド２７を経由して第１ボンディングワイヤ３４と一部並行する方向に折り返して接続することにより、入力側内部整合回路２４に必要なボンディングワイヤの長さを確保しながら入力側内部整合回路２４に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法、を短くすることが出来る。
また、出力側では出力整合用ＭＯＳ−Ｃコンデンサ３２とパッケージ出力端子１８との間に出力側補助ボンディングパッド２８を設けることにより、出力側内部整合回路２６に必要な出力インダクタンスＬｃに対応する長さのボンディングワイヤのうち第６ボンディングワイヤ４４を第５ボンディングワイヤ４２と一部並行する方向に折り返して接続することにより、出力側内部整合回路２６に必要なボンディングワイヤの長さを確保しながら出力側内部整合回路２６に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を短くすることが出来る。
従って入力側内部整合回路２４および力側内部整合回路２６に必要な寸法を短くすることにより、パッケージ本体の寸法を小さくすることが出来る。延いては内部整合回路に必要なワイヤのインダクタンスの値を確保するとともにパッケージの小型化が図れるので、外部付加と容易に整合することが可能でかつ小形の高周波トランジスタ装置を構成することが可能となる。
また、出力側では出力整合用ＭＯＳ−Ｃコンデンサ３２とパッケージ出力端子１８との間に出力側補助ボンディングパッド２８を設けることにより、出力側内部整合回路２６に必要な出力インダクタンスＬｃに対応する長さのボンディングワイヤのうち第６ボンディングワイヤ４４を第５ボンディングワイヤ４２と一部並行する方向に折り返して接続することにより、出力側内部整合回路２６に必要なボンディングワイヤの長さを確保しながら出力側内部整合回路２６に必要な寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を短くすることが出来る。
従って入力側内部整合回路２４および力側内部整合回路２６に必要な寸法を短くすることにより、パッケージ本体の寸法を小さくすることが出来る。延いては内部整合回路に必要なワイヤのインダクタンスの値を確保するとともにパッケージの小型化が図れるので、外部付加と容易に整合することが可能でかつ小形の高周波トランジスタ装置を構成することが可能となる。
実施の形態２．
図６はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。また図７は図６のＡ部を拡大した模式図である。
なお図６および図７において、図１及び図２と同じ符号は同じものかまたは相当のものである。また以下の各図においても同様である。
図６および図７において、この実施の形態に係るＭＯＳＦＥＴ装置５０において、実施の形態１のＭＯＳＦＥＴ装置１０と相違する構成は、出力側補助ボンディングパッド５２である。実施の形態１における出力側補助ボンディングパッド２８が単純な矩形をしているのに対して、出力側補助ボンディングパッド５２は、第１の部分としてのドレイン接続補助ボンディングパッド５２ａ、第２の部分としてのコンデンサ用補助ボンディングパッド５２ｂ、およびインダクタンス要素としてのドレイン整合用インダクタンス５２ｃを備えている。
図７において、出力側補助ボンディングパッド５２の斜線は断面ではなく、分かり易いように出力側補助ボンディングパッド５２に斜線を施したものである。
図６はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。また図７は図６のＡ部を拡大した模式図である。
なお図６および図７において、図１及び図２と同じ符号は同じものかまたは相当のものである。また以下の各図においても同様である。
図６および図７において、この実施の形態に係るＭＯＳＦＥＴ装置５０において、実施の形態１のＭＯＳＦＥＴ装置１０と相違する構成は、出力側補助ボンディングパッド５２である。実施の形態１における出力側補助ボンディングパッド２８が単純な矩形をしているのに対して、出力側補助ボンディングパッド５２は、第１の部分としてのドレイン接続補助ボンディングパッド５２ａ、第２の部分としてのコンデンサ用補助ボンディングパッド５２ｂ、およびインダクタンス要素としてのドレイン整合用インダクタンス５２ｃを備えている。
図７において、出力側補助ボンディングパッド５２の斜線は断面ではなく、分かり易いように出力側補助ボンディングパッド５２に斜線を施したものである。
出力側補助ボンディングパッド５２は、ドレイン接続補助ボンディングパッド５２ａとドレイン整合用インダクタンス５２ｃとコンデンサ用補助ボンディングパッド５２ｂとが、ハウジング１４の上表面に形成されたメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、一体的に構成されている。
このうちドレイン整合用インダクタンス５２ｃは、例えば櫛形をしたメタライズ膜で構成されている。
内部整合回路を備えたＭＯＳＦＥＴ装置において、内部整合回路に必要なインダクタンスは動作周波数に反比例するので、低い周波数、例えば１００ＭＨｚ〜１ＧＨｚで使用するＭＯＳＦＥＴ装置では、インダクタンスをボンディングワイヤで確保しようとすると、ボンディングワイヤの長さが非常に長くなる。この場合には、実施の形態１の様に単にボンディングワイヤを折り返したとしても、内部整合回路の寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を十分小さくすることが出来ない。
また例えそれほど低い周波数ではなくても、大出力を必要とするＭＯＳＦＥＴ装置では、電流容量が大きくなり、この電流容量に耐えるためにはボンディングワイヤの本数を増加することが必要となる。この場合、インダクタンスはワイヤの本数に反比例することになり、そのために必要なインダクタンスを確保するためにはボンディングワイヤの長さが非常に長くする必要がある。この場合にも、実施の形態１の様に単にボンディングワイヤを折り返したとしても、内部整合回路の寸法を十分短くすることが出来ない。従ってパッケージ本体の小型化にも十分対応することが出来ない。
このうちドレイン整合用インダクタンス５２ｃは、例えば櫛形をしたメタライズ膜で構成されている。
内部整合回路を備えたＭＯＳＦＥＴ装置において、内部整合回路に必要なインダクタンスは動作周波数に反比例するので、低い周波数、例えば１００ＭＨｚ〜１ＧＨｚで使用するＭＯＳＦＥＴ装置では、インダクタンスをボンディングワイヤで確保しようとすると、ボンディングワイヤの長さが非常に長くなる。この場合には、実施の形態１の様に単にボンディングワイヤを折り返したとしても、内部整合回路の寸法、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法を十分小さくすることが出来ない。
また例えそれほど低い周波数ではなくても、大出力を必要とするＭＯＳＦＥＴ装置では、電流容量が大きくなり、この電流容量に耐えるためにはボンディングワイヤの本数を増加することが必要となる。この場合、インダクタンスはワイヤの本数に反比例することになり、そのために必要なインダクタンスを確保するためにはボンディングワイヤの長さが非常に長くする必要がある。この場合にも、実施の形態１の様に単にボンディングワイヤを折り返したとしても、内部整合回路の寸法を十分短くすることが出来ない。従ってパッケージ本体の小型化にも十分対応することが出来ない。
内部整合回路を備えたＭＯＳＦＥＴ装置において、例えば出力側内部整合回路２６についていえば、出力側の反射係数を小さくするのに大ききく寄与するのは図３における等価回路のインダクタンスＬｃであって、このインダクタンスＬｃを大きくすることが必要になる。
そこでＭＯＳＦＥＴ装置５０の出力側内部整合回路２６においては、出力側補助ボンディングパッド５２をドレイン接続補助ボンディングパッド５２ａとドレイン整合用インダクタンス５２ｃとコンデンサ用補助ボンディングパッド５２ｂとで構成し、第５ボンディングワイヤ４２によりＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とドレイン接続補助ボンディングパッド５２ａとを接続し、第６ボンディングワイヤ４４によりコンデンサ用補助ボンディングパッド５２ｂと出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとをそれぞれ接続することにより、インダクタンスＬｃを第５ボンディングワイヤ４２のインダクタンスと第６ボンディングワイヤ４４のインダクタンスとドレイン整合用インダクタンス５２ｃとの和となるように構成したものである。
このように構成すれば、出力側内部整合回路２６において必要とされるインダクタンスが大きくなっても、ドレイン整合用インダクタンス５２ｃを容易に大きくすることが出来るので、ボンディングワイヤで受け持つ寄与部分を少なくすることが出来る。このため第５ボンディングワイヤ４２および第６ボンディングワイヤ４４の長さを短くすることが出来て、出力側内部整合回路２６の必要な寸法を、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法小さくすることが出来る。
延いては比較的低い周波数で使用されるＭＯＳＦＥＴ装置や大出力のＭＯＳＦＥＴ装置においても、内部整合回路に必要なワイヤのインダクタンスの値を確保するとともにパッケージの小型化が図れるので、外部付加と容易に整合することが可能でかつ小形の高周波トランジスタ装置を構成することが可能となる。
そこでＭＯＳＦＥＴ装置５０の出力側内部整合回路２６においては、出力側補助ボンディングパッド５２をドレイン接続補助ボンディングパッド５２ａとドレイン整合用インダクタンス５２ｃとコンデンサ用補助ボンディングパッド５２ｂとで構成し、第５ボンディングワイヤ４２によりＭＯＳＦＥＴチップ２２のドレイン電極端子２２２とドレイン接続補助ボンディングパッド５２ａとを接続し、第６ボンディングワイヤ４４によりコンデンサ用補助ボンディングパッド５２ｂと出力整合用ＭＯＳ−Ｃコンデンサ３２の表面電極３２ａとをそれぞれ接続することにより、インダクタンスＬｃを第５ボンディングワイヤ４２のインダクタンスと第６ボンディングワイヤ４４のインダクタンスとドレイン整合用インダクタンス５２ｃとの和となるように構成したものである。
このように構成すれば、出力側内部整合回路２６において必要とされるインダクタンスが大きくなっても、ドレイン整合用インダクタンス５２ｃを容易に大きくすることが出来るので、ボンディングワイヤで受け持つ寄与部分を少なくすることが出来る。このため第５ボンディングワイヤ４２および第６ボンディングワイヤ４４の長さを短くすることが出来て、出力側内部整合回路２６の必要な寸法を、すなわちパッケージ入力端子１６とパッケージ出力端子１８とを結ぶ方向の寸法小さくすることが出来る。
延いては比較的低い周波数で使用されるＭＯＳＦＥＴ装置や大出力のＭＯＳＦＥＴ装置においても、内部整合回路に必要なワイヤのインダクタンスの値を確保するとともにパッケージの小型化が図れるので、外部付加と容易に整合することが可能でかつ小形の高周波トランジスタ装置を構成することが可能となる。
なお、図６のＭＯＳＦＥＴ装置においては、ドレイン接続補助ボンディングパッド５２ａ、コンデンサ用補助ボンディングパッド５２ｂ、およびドレイン整合用インダクタンス５２ｃを備えた出力側補助ボンディングパッド５２を、出力側にのみも受けた構成になっているが、入力側にのみ設けた構成や、入力側及び出力側双方に設けた構成も可能であることはいうまでもない。
図８はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の変形例を平面図的に示した模式図である。
図８においては、インダクタンスを含む補助ボンディングパッドを入力側にも設けた例である。入力側補助ボンディングパッド５６は、ゲート接続補助ボンディングパッド５６ａとゲート整合用インダクタンス５６ｃとコンデンサ用補助ボンディングパッド５６ｂとが、ハウジング１４の上表面に形成されたメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、一体的に構成されている。
このうちゲート整合用インダクタンス５６ｃは、例えば櫛形をしたメタライズ膜で構成されている。
図８はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の変形例を平面図的に示した模式図である。
図８においては、インダクタンスを含む補助ボンディングパッドを入力側にも設けた例である。入力側補助ボンディングパッド５６は、ゲート接続補助ボンディングパッド５６ａとゲート整合用インダクタンス５６ｃとコンデンサ用補助ボンディングパッド５６ｂとが、ハウジング１４の上表面に形成されたメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、一体的に構成されている。
このうちゲート整合用インダクタンス５６ｃは、例えば櫛形をしたメタライズ膜で構成されている。
実施の形態３．
図９はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。
図９において、この実施の形態に係るＭＯＳＦＥＴ装置６０の構成が、実施の形態２のＭＯＳＦＥＴ装置５０の構成と相違する点は、入力側補助ボンディングパッド２７を表面に備えた入力側補助接続部品６２および出力側補助ボンディングパッド５２を表面に備えた出力側補助接続部品６４をパッケージ本体２０と別部品として構成し、入力側補助接続部品６２および出力側補助接続部品６４をパッケージ本体２０に半田付けにより接着する構成としたことである。
パッケージ本体２０のハウジング１４に、入力側ではパッケージ入力端子１６に沿った内部側に凹部１４ａを設け、また出力側ではパッケージ出力端子１８沿った内部側に適宜の数に分けて離散的に凹部１４ｂを設け、これらの凹部１４ａ、凹部１４ｂにそれぞれ入力側補助接続部品６２および出力側補助接続部品６４が半田付けにより接着されている。
図１０はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置における入力側補助接続部品の斜視図である。また図１１はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置における出力側補助接続部品の斜視図である。
図９はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。
図９において、この実施の形態に係るＭＯＳＦＥＴ装置６０の構成が、実施の形態２のＭＯＳＦＥＴ装置５０の構成と相違する点は、入力側補助ボンディングパッド２７を表面に備えた入力側補助接続部品６２および出力側補助ボンディングパッド５２を表面に備えた出力側補助接続部品６４をパッケージ本体２０と別部品として構成し、入力側補助接続部品６２および出力側補助接続部品６４をパッケージ本体２０に半田付けにより接着する構成としたことである。
パッケージ本体２０のハウジング１４に、入力側ではパッケージ入力端子１６に沿った内部側に凹部１４ａを設け、また出力側ではパッケージ出力端子１８沿った内部側に適宜の数に分けて離散的に凹部１４ｂを設け、これらの凹部１４ａ、凹部１４ｂにそれぞれ入力側補助接続部品６２および出力側補助接続部品６４が半田付けにより接着されている。
図１０はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置における入力側補助接続部品の斜視図である。また図１１はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置における出力側補助接続部品の斜視図である。
図１０において、入力側補助接続部品６２はセラミック誘電体例えばアルミナなどで形成された部品本体６２ａと、部品本体６２ａの表面側に形成された入力側補助ボンディングパッド２７、および部品本体６２ａの裏面側に形成された接着用金属膜とから構成されている。入力側補助ボンディングパッド２７および接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
図１１において、出力側補助接続部品６４はセラミック誘電体例えばアルミナなどで形成された部品本体６４ａと、部品本体６４ａの表面側に形成された出力側補助ボンディングパッド５２、および部品本体６４ａの裏面側に形成された接着用金属膜とから構成されている。出力側補助ボンディングパッド５２および接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜により構成されている。
この実施の形態では、出力側補助ボンディングパッド５２は、実施の形態２と同様に、ドレイン接続補助ボンディングパッド５２ａ、コンデンサ用補助ボンディングパッド５２ｂ、およびドレイン整合用インダクタンス５２ｃを備えている。
図１１において、出力側補助ボンディングパッド５２の斜線は断面ではなく、分かり易いように出力側補助ボンディングパッド５２に斜線を施したものである。
図１１において、出力側補助接続部品６４はセラミック誘電体例えばアルミナなどで形成された部品本体６４ａと、部品本体６４ａの表面側に形成された出力側補助ボンディングパッド５２、および部品本体６４ａの裏面側に形成された接着用金属膜とから構成されている。出力側補助ボンディングパッド５２および接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜により構成されている。
この実施の形態では、出力側補助ボンディングパッド５２は、実施の形態２と同様に、ドレイン接続補助ボンディングパッド５２ａ、コンデンサ用補助ボンディングパッド５２ｂ、およびドレイン整合用インダクタンス５２ｃを備えている。
図１１において、出力側補助ボンディングパッド５２の斜線は断面ではなく、分かり易いように出力側補助ボンディングパッド５２に斜線を施したものである。
この実施の形態のように入力側補助接続部品６２や出力側補助接続部品６４を別部品として構成することにより、異なった周波数や、出力電圧が異なる場合などに対応して内部整合ＭＯＳＦＥＴ装置を構成する必要が生じたときに、ワイヤ本数や出力側補助ボンディングパッド５２の形状を変更することが必要になったとしても、単に入力側補助接続部品６２や出力側補助接続部品６４の構成を変更して、同じ寸法のパッケージ本体に組み込むことにより、対処することが出来る。
このために、この実施の形態に係るＭＯＳＦＥＴ装置６０においては多くのパッケージを準備する必要がなく、パッケージの単価が安く、かつ生産管理が容易になる。延いては安価なＭＯＳＦＥＴ装置を提供することが出来る。
なお、図１０において、入力側補助接続部品６２の入力側補助ボンディングパッド２７は単に一様に延在した形状であるが、図８において示したように、インダクタンスを含む入力側補助ボンディングパッド５６を配設した構成としてもよい。
このために、この実施の形態に係るＭＯＳＦＥＴ装置６０においては多くのパッケージを準備する必要がなく、パッケージの単価が安く、かつ生産管理が容易になる。延いては安価なＭＯＳＦＥＴ装置を提供することが出来る。
なお、図１０において、入力側補助接続部品６２の入力側補助ボンディングパッド２７は単に一様に延在した形状であるが、図８において示したように、インダクタンスを含む入力側補助ボンディングパッド５６を配設した構成としてもよい。
実施の形態４．
図１２はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。
図１２において、この実施の形態に係るＭＯＳＦＥＴ装置７０の構成は、入力側補助ボンディングパッド２７を表面に備えた入力側補助接続部品７２および出力側補助ボンディングパッド７４ａを表面に備えた出力側補助接続部品７４をパッケージ本体２０とは別部品として構成し、これら入力側補助接続部品７２および出力側補助接続部品７４をハウジング１４に囲まれた基板上に、半田付けにより接着するようにしたものである。
入力側補助接続部品７２はセラミック誘電体例えばアルミナなどで形成された断面矩形の棒状をした部品本体と、部品本体の延在する一表面上に形成された入力側補助ボンディングパッド２７、および部品本体の裏面側に形成された接着用金属膜とから構成されている。入力側補助ボンディングパッド２７および接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
同様に出力側補助接続部品７４はセラミック誘電体例えばアルミナなどで形成された断面矩形の棒状をした部品本体と、部品本体の延在する一表面上に形成された出力側補助ボンディングパッド７４ａ、および部品本体の裏面側に形成された接着用金属膜とから構成されている。出力側補助ボンディングパッド７４ａおよび接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
図１２はこの発明の一実施の形態に係るＭＯＳＦＥＴ装置の平面図的に示された模式図である。
図１２において、この実施の形態に係るＭＯＳＦＥＴ装置７０の構成は、入力側補助ボンディングパッド２７を表面に備えた入力側補助接続部品７２および出力側補助ボンディングパッド７４ａを表面に備えた出力側補助接続部品７４をパッケージ本体２０とは別部品として構成し、これら入力側補助接続部品７２および出力側補助接続部品７４をハウジング１４に囲まれた基板上に、半田付けにより接着するようにしたものである。
入力側補助接続部品７２はセラミック誘電体例えばアルミナなどで形成された断面矩形の棒状をした部品本体と、部品本体の延在する一表面上に形成された入力側補助ボンディングパッド２７、および部品本体の裏面側に形成された接着用金属膜とから構成されている。入力側補助ボンディングパッド２７および接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
同様に出力側補助接続部品７４はセラミック誘電体例えばアルミナなどで形成された断面矩形の棒状をした部品本体と、部品本体の延在する一表面上に形成された出力側補助ボンディングパッド７４ａ、および部品本体の裏面側に形成された接着用金属膜とから構成されている。出力側補助ボンディングパッド７４ａおよび接着用金属膜はメタライズ膜、例えばタングステン膜とこの上に形成された金メッキ膜とにより、構成されている。
この実施の形態の出力側補助接続部品７４は構成上離散的に分割配置する必要がなく、出力側補助ボンディングパッド７４ａは一体的なメタライズ膜として形成することが出来る。
入力側補助接続部品７２は、ハウジング１４の一辺の上表面に配設されたパッケージ入力端子１６と入力整合用ＭＯＳ−Ｃコンデンサ３０との間に相互に並行するように介在して配置され、接着用金属膜を介して基板１２上に半田により接着されている。
出力側補助接続部品７４は、ハウジング１４の一辺の上表面に配設されたパッケージ出力端子１８と出力整合用ＭＯＳ−Ｃコンデンサ３２との間に相互に並行するように介在して配置され、接着用金属膜を介して基板１２上に半田により接着されている。
なお、図１２のＭＯＳＦＥＴ装置７０では入力側補助ボンディングパッド７２ａおよび出力側補助ボンディングパッド７４ａとも単に一体的なメタライズ膜であるが、実施の形態２の構成のように、メタライズ膜によりインダクタを形成し、入力側補助ボンディングパッド７２ａにおける第１ボンディングワイヤ３４のボンディング点と第２ボンディングワイヤ３６のボンディング点との間にメタライズ膜によるインダクを配置しても、また出力側補助ボンディングパッド７４ａにおける第５ボンディングワイヤ４２のボンディング点と第６ボンディングワイヤ４４のボンディング点との間にメタライズ膜によるインダクを配置してもよい。
この実施の形態に係るＭＯＳＦＥＴ装置７０では、特に専用のパッケージ本体を必要とせず従来構造のパッケージ本体を使用しながら、内部整合回路のインダクタンスを容易に確保することが出来るので、より小形の内部整合型のＭＯＳＦＥＴ装置を構成することができる。延いては外部付加と容易に整合することが可能で、かつ安価で小形の高周波トランジスタ装置を構成することが可能となる。
入力側補助接続部品７２は、ハウジング１４の一辺の上表面に配設されたパッケージ入力端子１６と入力整合用ＭＯＳ−Ｃコンデンサ３０との間に相互に並行するように介在して配置され、接着用金属膜を介して基板１２上に半田により接着されている。
出力側補助接続部品７４は、ハウジング１４の一辺の上表面に配設されたパッケージ出力端子１８と出力整合用ＭＯＳ−Ｃコンデンサ３２との間に相互に並行するように介在して配置され、接着用金属膜を介して基板１２上に半田により接着されている。
なお、図１２のＭＯＳＦＥＴ装置７０では入力側補助ボンディングパッド７２ａおよび出力側補助ボンディングパッド７４ａとも単に一体的なメタライズ膜であるが、実施の形態２の構成のように、メタライズ膜によりインダクタを形成し、入力側補助ボンディングパッド７２ａにおける第１ボンディングワイヤ３４のボンディング点と第２ボンディングワイヤ３６のボンディング点との間にメタライズ膜によるインダクを配置しても、また出力側補助ボンディングパッド７４ａにおける第５ボンディングワイヤ４２のボンディング点と第６ボンディングワイヤ４４のボンディング点との間にメタライズ膜によるインダクを配置してもよい。
この実施の形態に係るＭＯＳＦＥＴ装置７０では、特に専用のパッケージ本体を必要とせず従来構造のパッケージ本体を使用しながら、内部整合回路のインダクタンスを容易に確保することが出来るので、より小形の内部整合型のＭＯＳＦＥＴ装置を構成することができる。延いては外部付加と容易に整合することが可能で、かつ安価で小形の高周波トランジスタ装置を構成することが可能となる。
以上のように、この発明に係る高周波トランジスタ装置は、通信用のマイクロ波デバイスなどに有用である。特に１〜２ＧＨｚの高周波が用いられる携帯電話用基地局やマイクロ波通信装置等に使用される高出力増幅器などの高周波トランジスタ装置に適している。
１２ 基板、 １４ ハウジング、 １６ パッケージ入力端子、 １８ パッケージ出力端子、 ２０ パッケージ本体、 ２２ ＭＯＳＦＥＴチップ、 ３０ 入力整合用ＭＯＳ−Ｃコンデンサ、 ２７ 入力側補助ボンディングパッド、 ３４ 第１ボンディングワイヤ、 ３６ 第２ボンディングワイヤ、 ３８ 第３ボンディングワイヤ、 ４０ 第４ボンディングワイヤ、 ５６ 入力側補助ボンディングパッド、 ５６ａ ゲート接続補助ボンディングパッド、 ５６ｂ コンデンサ用補助ボンディングパッド、 ５６ｃ ゲート整合用インダクタンス、 ３２ 出力整合用ＭＯＳ−Ｃコンデンサ、 ２８ 出力側補助ボンディングパッド、 ４２ 第５ボンディングワイヤ、 ４４ 第６ボンディングワイヤ、 ５２ 出力側補助ボンディングパッド、 ５２ａ ドレイン接続補助ボンディングパッド、 ５２ｂ コンデンサ用補助ボンディングパッド、 ５２ｃ ドレイン整合用インダクタンス。
Claims (6)
- 一つの主面を有する基板とこの基板の主面上の周囲に配設された壁部とこの壁部の表面上に配設された第１のパッケージ電極及び第２のパッケージ電極とを有するパッケージ本体と、
互いに対向する第１、第２の表面を有するとともに上記第１の表面上に配設された第１の電極および上記第２の表面上に配設された第２、第３の電極を有し、上記第１の電極を介して上記パッケージ本体の基板上に配設されトランジスタと、
このトランジスタの上記第２の電極と上記第１のパッケージ電極との間の上記基板上に配設され、表面電極を有する第１のキャパシタと、
この第１のキャパシタと上記第１のパッケージ電極との間に配設され、上記第１のキャパシタおよび上記第１のパッケージ電極と電気的に絶縁された第１の補助電極と、
上記トランジスタの第２の電極と上記第１の補助電極とを接続した第１の接続配線と、
上記第１の補助電極と上記第１のキャパシタの表面電極とを接続した第２の接続配線と、
上記第１のキャパシタの表面電極と上記第１のパッケージ電極とを接続した第３の接続配線と、
上記トランジスタの第３の電極と上記第２のパッケージ電極とを接続した第４の接続配線と、
を備えた高周波トランジスタ装置。 - 第１の補助電極が、所定のインダクタンスを有するインダクタンス要素とこのインダクタンス要素を介して配設された第１の部分と第２の部分とを有し、第１の接続配線がこの第１の部分と接続され、第２の接続配線がこの第２の部分と接続することにより上記第１の補助電極と接続されたことを特徴とする請求項１記載の高周波トランジスタ装置。
- 第１の補助電極がパッケージ本体と別体で形成されたことを特徴とする請求項１または２記載の高周波トランジスタ装置。
- トランジスタの第３の電極と上記第２のパッケージ電極との間の基板上に配設され、表面電極を有する第２のキャパシタと、
この第２のキャパシタと上記第２のパッケージ電極との間に配設され、上記第２のキャパシタおよび上記第２のパッケージ電極と電気的に絶縁された第２の補助電極と、
上記トランジスタの第３の電極と上記第２の補助電極とを接続した第５の接続配線と、
上記第２の補助電極と上記第２のキャパシタの表面電極とを接続した第６の接続配線とを、
さらに備えたことを特徴とする請求項１ないし３のいずれか１項に記載の高周波トランジスタ装置。 - 第２の補助電極が、所定のインダクタンスを有するインダクタンス要素とこのインダクタンス要素を介して配設された第１の部分と第２の部分とを有し、第５の接続配線がこの第１の部分と接続され、第６の接続配線がこの第２の部分と接続されることにより上記第２の補助電極と接続されたことを特徴とする請求項４記載の高周波トランジスタ装置。
- 第２の補助電極がパッケージ本体と別体で形成されたことを特徴とする請求項４または５記載の高周波トランジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003343486A JP2005110119A (ja) | 2003-10-01 | 2003-10-01 | 高周波トランジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003343486A JP2005110119A (ja) | 2003-10-01 | 2003-10-01 | 高周波トランジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005110119A true JP2005110119A (ja) | 2005-04-21 |
Family
ID=34537439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003343486A Pending JP2005110119A (ja) | 2003-10-01 | 2003-10-01 | 高周波トランジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005110119A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129122A (ja) * | 2005-11-07 | 2007-05-24 | Nec Electronics Corp | 半導体装置 |
| JP2010161348A (ja) * | 2008-12-10 | 2010-07-22 | Toshiba Corp | 高周波半導体装置 |
| JP2014057304A (ja) * | 2012-09-12 | 2014-03-27 | Freescale Semiconductor Inc | インピーダンス整合回路を有する半導体デバイス、およびその製造方法 |
| JP2014096497A (ja) * | 2012-11-09 | 2014-05-22 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2014138305A (ja) * | 2013-01-17 | 2014-07-28 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| KR101440370B1 (ko) * | 2013-07-25 | 2014-09-17 | 알.에프 에이치아이씨 주식회사 | 광대역 특성의 반도체 소자 패키지 및 방법 |
| US10432152B2 (en) | 2015-05-22 | 2019-10-01 | Nxp Usa, Inc. | RF amplifier output circuit device with integrated current path, and methods of manufacture thereof |
| US10771019B2 (en) | 2010-04-22 | 2020-09-08 | Nxp Usa, Inc. | RF power transistor circuits |
| CN112154602A (zh) * | 2018-05-28 | 2020-12-29 | 三菱电机株式会社 | 放大器 |
-
2003
- 2003-10-01 JP JP2003343486A patent/JP2005110119A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129122A (ja) * | 2005-11-07 | 2007-05-24 | Nec Electronics Corp | 半導体装置 |
| JP2010161348A (ja) * | 2008-12-10 | 2010-07-22 | Toshiba Corp | 高周波半導体装置 |
| JP2015015496A (ja) * | 2008-12-10 | 2015-01-22 | 株式会社東芝 | 高周波半導体装置 |
| US10771019B2 (en) | 2010-04-22 | 2020-09-08 | Nxp Usa, Inc. | RF power transistor circuits |
| JP2014057304A (ja) * | 2012-09-12 | 2014-03-27 | Freescale Semiconductor Inc | インピーダンス整合回路を有する半導体デバイス、およびその製造方法 |
| JP2014096497A (ja) * | 2012-11-09 | 2014-05-22 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2014138305A (ja) * | 2013-01-17 | 2014-07-28 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| KR101440370B1 (ko) * | 2013-07-25 | 2014-09-17 | 알.에프 에이치아이씨 주식회사 | 광대역 특성의 반도체 소자 패키지 및 방법 |
| US10432152B2 (en) | 2015-05-22 | 2019-10-01 | Nxp Usa, Inc. | RF amplifier output circuit device with integrated current path, and methods of manufacture thereof |
| CN112154602A (zh) * | 2018-05-28 | 2020-12-29 | 三菱电机株式会社 | 放大器 |
| CN112154602B (zh) * | 2018-05-28 | 2023-06-16 | 三菱电机株式会社 | 放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10476442B2 (en) | Semiconductor package having an isolation wall to reduce electromagnetic coupling | |
| JP4012840B2 (ja) | 半導体装置 | |
| CN107070419B (zh) | 用于rf放大器器件的输出阻抗匹配电路及其制造方法 | |
| EP2463905A1 (en) | Packaged RF transistor with special supply voltage leads | |
| CN108206677B (zh) | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 | |
| EP0949754A2 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
| JP2004296613A (ja) | 半導体装置 | |
| JP2015012609A (ja) | 結合を低減するためのワイヤボンド壁を有する半導体パッケージ | |
| US6628176B1 (en) | High-frequency input impedance matching circuit, high-frequency output impedance matching circuit and semiconductor integrated circuit | |
| JP2005110119A (ja) | 高周波トランジスタ装置 | |
| US9350316B1 (en) | Wideband baluns and methods of their manufacture | |
| JP2007208671A (ja) | マイクロ波モジュール用パッケージ | |
| JP2006528854A (ja) | 小型インピーダンス変換回路 | |
| CN215528966U (zh) | 一种基于GaAs衬底的低功耗50~4000MHz低噪放芯片 | |
| JP7073614B2 (ja) | ドハティアンプ | |
| CN107547054B (zh) | 分离式补偿电感内匹配功率放大器 | |
| JP2006148268A (ja) | 電力増幅モジュール | |
| JP2014096497A (ja) | 半導体装置 | |
| US20210281226A1 (en) | Power amplifier module | |
| US20220407467A1 (en) | Doherty amplifier | |
| JP2006332136A (ja) | 高周波半導体装置 | |
| EP4333055A1 (en) | Packaged power amplifier device | |
| US20230260935A1 (en) | Transistor with integrated passive components | |
| CN117749116A (zh) | 射频前端模组 | |
| JP2021078113A (ja) | ドハティ増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |