JP2006528854A - 小型インピーダンス変換回路 - Google Patents

小型インピーダンス変換回路 Download PDF

Info

Publication number
JP2006528854A
JP2006528854A JP2006520952A JP2006520952A JP2006528854A JP 2006528854 A JP2006528854 A JP 2006528854A JP 2006520952 A JP2006520952 A JP 2006520952A JP 2006520952 A JP2006520952 A JP 2006520952A JP 2006528854 A JP2006528854 A JP 2006528854A
Authority
JP
Japan
Prior art keywords
circuit
impedance conversion
conversion circuit
contact pad
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006520952A
Other languages
English (en)
Inventor
イゴル アイ ブレドノヴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006528854A publication Critical patent/JP2006528854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

本発明は、基板(20)において隔置されて形成される第１接触パッド(51)及び第２接触パッド(52)を具えるインピーダンス変換回路(10;11a;11b;12)に関する。前記インピーダンス変換回路は、少なくとも第１回路要素(40)を具え、第１回路要素(40)は、前記基板(20)において形成される接触領域(41)を提供すると共に前記第１(51)及び前記第２(52)接触パッド間に隣接して配置される。第１ワイヤ要素(31)は、基板(20)の上方に延在し、第１接触パッド(51)と第１回路要素(40)の接触領域の第１端部(41a)とを接続する一方で、少なくとも第２ワイヤ要素(32)は、基板の上方に延在し、第２接触パッド(52)と第１回路要素(40)の接触領域の第２端部(41b)とを接続する。第１回路要素(40)の接触領域は、接触領域と固定参照電位との間において所定のキャパシタンスを有する容量性結合を提供するように形成される。回路全体の詰め込み密度は、第１ワイヤ要素(31)及び少なくとも第２ワイヤ要素(32)を同一形状にし、かつこれらを互いにほぼ並列に配置させ、更に、前記第１接触パッド(51)及び前記第２接触パッド(52)を、少なくとも第１回路要素(40)の接触領域の対峙する側において位置させることによって、有利に増加されることが可能である。本発明に従う多重インピーダンス変換回路は、多重結合ワイヤ・インピーダンス変換回路(12)に有利に組み合わせられ得る。

Description

本発明は、請求項１に記載の小型インピーダンス変換回路と、請求項１３に記載の多重結合ワイヤ・インピーダンス変換回路と、請求項１５に記載の無線周波数装置とに関する。
携帯通信における開発は、例えば、使用者側ハンドヘルドユニット、及び更に複雑であるベース・トランシーバ・ステーション（ＢＴＳ）のネットワーク・インフラストラクチャ側装置等の更なる小型ユニットへと進んでいる。このことは、例えば、携帯電話、ページャ、ＧＰＳ受信器及び無線通信装置のような携帯型通信手段において用いられる電子部品及び構造の小型化に対する要件の増加へと導く。これらの全ての装置は、0.1〜10GHzの範囲の高周波数の使用が原因により、回路構造に関して特別な回路要素及び回路設計を必要とする回路を含み、言い換えれば高周波数関連課題が対処される必要がある。
無線周波数（ＲＦ）回路小型化問題は、例えばインピーダンス変換器、遅延線及びＲＦデカップリングネットワーク等の分散型回路が設計の大部分を占める、ＲＦ帯(0.8〜2.2)GHzの低い部分を用いる携帯型通信機器に関して特に重大である。例えば、比較的高いE=6.15を有するプリント基板において1GHzにおける４分の１波長50Ωマイクロストリップラインは、約(5x37)mm2の領域を占める。更に、頻繁に電力増幅器設計に関して用いられるZo=10Ωのインピーダンスで考慮される同じラインは、更に多くの、例えば約(12x32.4)mm2の領域を要し得る。
高周波数回路設計における１つの大きな課題は、インピーダンス変換回路の必要性である。ＲＦ回路において、例えばＲＦ増幅器のかなり領域が、斯様なインピーダンス変換回路で占められる。このことは、ＲＦ電力回路装置の入力及び出力インピーダンスが例えば0.5〜3Ωと低い電力増幅器に関して特に重要である。したがって、個別電力トランジスタの場合、ＲＦ装置の接続された回路段のインピーダンスの事前／事後マッチングにおけるインピーダンス変換に関して、非常に大きな同等インダクタンスが必要とされる。
図４は、ワイヤループ１３１及び１３２間において部分的に対向する誘導性結合(partial opposing inductive coupling)を具える、周知であって広く用いられる１セル事前マッチング回路１００を示す。回路１００は、例えば、低入力及び出力インピーダンスを有する高電力装置のインピーダンスマッチングにおいて用いられる。ここにおいて、これらの回路は、多くの場合、多重並列構成で用いられる。インピーダンス変換回路１００は、基板１２１及び１２２において隔置され形成される第１接触パッド１５１及び第２接触パッド１５２間におけるインピーダンス変換に関して用いられる。これを実現するために、第１接触パッド１５１はインピーダンス変換回路１００の入力接続を提供し、第２接触パッド１５２は、インピーダンス変換回路１００の出力接続を提供する。例えばＭＯＳコンデンサであるような、プレート１４１を具え、ワイヤループ１３１及び１３２間において電気的結合を提供するコンデンサ１４０が存在する。ＭＯＳコンデンサ１４０は、基板１２３において形成され、第１及び第２接触パッド１５１及び１５２間において配置される。更に、ワイヤループ１３１は、基板１２１及び１２３間において形成され、第１接触パッド１５１及びＭＯＳコンデンサ１４０のプレート１４１は、ワイヤループ１３１によって接続される。更に、ワイヤループ１３２は、基板１２３及び１２２間において形成され、第２接触パッド１５２及びＭＯＳコンデンサ１４０のプレート１４１は、ワイヤループ１３２によって接続される。
図４から確認され得るように、ワイヤループ１３１及びワイヤループ１３２は、弧の形状を有し、両方のワイヤループ１３１及び１３２間における相互インダクタンスを避けるために、互いに可能な限り隔置されて配置される。しかし、それにもかかわらず、ワイヤループ１３１及び１３２間において一部の相互インダクタンスが存在する。両方のワイヤループ１３１及び１３２の相互インダクタンスは、変換回路におけるワイヤループ１３１及び１３２にほぼ隣接する部分においての反対方向の電流フローにより、両方のワイヤループ１３１及び１３２の全体インダクタンスを減少させる。したがって、相互インダクタンスは、斯様なインピーダンス変換回路１００の回路設計における制限である。更に、インピーダンス変換回路１００は、両方のワイヤループ１３１及び１３２の所要の隔置配置が原因により、より多くの領域とより多くのボンドワイヤ長と必要し、より多くのボンドワイヤ長は、特に金がワイヤ材料として用いられる場合に製造コストの重要な要因になる。
実効的な全体インダクタンスの生じる値を減少させるワイヤループ１３１及び１３２間における寄生誘導性結合の問題は、例えば、Josef A Edministerによる「Theory and problems of electronic circuits in SI units」,1972,McGraw-Hill International Book Companyにおいて詳細に説明される。これにしたがって、動作周波数帯内にあると仮定する場合、第１ワイヤループ２１は、インダクタンスＬ１を有し、第２ボンドワイヤループ２２は、インダクタンスＬ２を有し、寄生インダクティブ接続は、両方のボンドワイヤループ２１及び２２間における相互インダクタンスＭとして記載されるインダクタンスである。実際、生じるインダクタンスは、相互インダクタンスＭの２倍だけ減少させられたＬ１及びＬ２の合計である。すなわち、回路全体の最大可能インダクタンス値に比べて顕著な損失が存在する。
上述のように、ワイヤ間における不所望な結合を減らすために、ワイヤは互いに移動され離される。しかし、このことは、設計における更なるスペース及び更なるワイヤ長を必要とし、このことは、必要とされるワイヤ材料を増加させる。更に、このことは、特に、所要のインダクタンス値が高くあるような低周波数での回路設計における制限を示す。図４に示される従来型のインピーダンス変換回路を用いた経験は、益々高い変換レートが必要とされればされるほど、動作周波数は、低域通過フィルタのカットオフ周波数により近づくことと、この低域通過変換回路は、より高い位相及び信号群時間遅延歪みを生じさせることを示していた。結果として、少ない広帯域インピーダンス変換特性が、回路によって提供され得る。
欧州特許出願公開公報第1202296A1号において、ボンドワイヤを用いた面外マイクロコイルが開示される。面外マイクロコイルは、基板において形成される伝導性トレースを含む。伝導性トレースは、標準ワイヤボンディング技術を用いて接続される。各マイクロコイルの伝導性トレースは、第１及び第２隔置接触パッド及び第１及び第２接触パッドに間において位置される細長い相互接続ラインを含む。ワイヤボンディングは、第１ワイヤが第１接触パッドから基板表面を介して相互接続ラインの第１端へ延在し、第２ワイヤが第２接触パッドから基板表面を介して相互接続ラインの第２端へ延在するように実行される。欧州特許出願公開公報第1202296A1号は、大きな値を有するマイクロコイルを開示するが、このマイクロコイルを、ＲＦ応用例に関して回路において所望の特性を備えたインピーダンス変換を提供するのに使用することは出来ない。
例えば、インピーダンス変換回路によって占められるべきＲＦ増幅器のかなりの領域を生じさせないＲＦ設計における更なる小型なインピーダンス変換回路が必要となる。
したがって、本発明の目的は、小型インピーダンス変換回路を提供することであり、すなわち該小型インピーダンス変換回路は、高い詰込み密度によって実現されるべきである。本発明の更なる目的は、広帯域無線周波数応用例において用いられ得るインピーダンス変換回路を提供することである。
したがって、本発明のインピーダンス変換回路は、基板において隔置されて形成される第１接触パッド及び第２接触パッド間におけるインピーダンス変換を提供する。前記第１接触パッドは、少なくともインピーダンス変換回路の入力接続として用いられ、前記第２接触パッドは、少なくともインピーダンス変換回路の出力接続として用いられる。前記インピーダンス変換回路は、更に、少なくとも第１回路要素を具え、該第１回路要素は、前記基板において形成される接触領域を提供すると共に前記第１及び前記第２接触パッド間に隣接して配置される。更に、第１接触パッドと第１回路要素の接触領域の第１端部とを接続する、基板の上方に延在する第１ワイヤ要素が存在する。更に、基板の上方に延在し、第２接触パッドと第１回路要素の接触領域の第２端部とを接続する第２ワイヤ要素が存在する。ワイヤ要素は、例えば、回路製造におけるボンディング処理ステップにおけるボンドワイヤを用いて形成され得る。第１回路要素の接触領域は、接触領域と固定参照電位との間における所定のキャパシタンスを有する容量性結合を提供するように形成される。固定参照電位は、如何なる固定電位であってもよいが、回路全体の接地電位であることが好ましい。また回路全体の電圧源の電位への接続も用いられ得ることが理解される。
本発明の好適な実施例において、第１ワイヤ要素及び少なくとも第２ワイヤ要素は、同一形状で形成され、かつ互いにほぼ並列に配置される。更に、有利には、第１接触パッド及び第２接触パッドは、少なくとも第１回路要素の接触領域の対峙する側において位置され得る。このことは、インピーダンス変換回路の詰め込み密度を増加するのを促進する。
更に、第１及び第２ワイヤ要素が、発明に従う構成において互いに対して配置される場合、インピーダンス変換回路において流れる電流は、両方のワイヤ要素をほぼ並列に通りかつ同一方向に流れる。したがって、両方のワイヤ要素間における相互インダクタンスは、両方のワイヤ要素の全体インダクタンスを増加させるのを促進し、すなわち、相互インダクタンスは、もはや斯様なインピーダンス変換回路の回路設計において問題ではない。
発明者は、接触領域及び固定参照電位間における所定のキャパシタンスを有する容量性結合に関して、第１回路要素が、基板の上面において蒸着される金属層によって、又は基板において容易に実装され得る酸化物半導体（ＭＯＳ）コンデンサによって、効果的に実現され得ることを確認した。
図４に示される従来型設計と比較して、本発明に従うインピーダンス変換回路は、少ないボンドワイヤ長を必要とする。更に、当該インピーダンス変換回路は、通常、基板において２倍少ないスペースを必要とし、同一のボンドワイヤ形状を用いることにより更に大きい位相シフトを提供する。更に、当該インピーダンス変換回路は、以下に示される更なる開発に従う小さい修正を行うことで、平坦な特性インピーダンス及び線形位相応答を有する数倍広い帯域幅を提供し、周波数帯域における平坦な群遅延応答を有する。更に、当該インピーダンス変換回路は、ミスマッチ状況においてより安定的な位相応答を提供する。最後に更に重要なことに、当該インピーダンス変換回路は、非常に小型な設計での、非常に低い損失と例えば1Ωから200Ωまでの広範囲の特性インピーダンスZoとを有する理想的な伝送ラインに対する１つの解決法である。
本発明に従うインピーダンス変換回路の更なる開発において、基板において位置され得る第２回路要素も存在する。第２回路要素は、第１端子及び第２端子を有し、第１及び第２端子間において所定のキャパシタンス値を提供する。第２回路要素は、この第２回路要素がインピーダンス変換回路の第１接触パッド及び第２接触パッド間において容量性結合を提供するように配置される。このためには、第１端子は、第１接続パッドに接続され、第２端子は、第２接続パッドに接続される。言及する必要もなく、更なる開発に従うインピーダンス変換回路の回路設計において、第２回路要素の第１端子及び第２端子のうちの１つ又は両方を、インピーダンス変換回路の入力接続又は出力接続の夫々として用いることも可能である。
インピーダンス変換回路の詰め込み密度の有利な増加に関して、少なくとも第２回路要素の第１端子及び第２端子のうちの少なくとも１つは、基板の上方に延在するワイヤ要素を介して、第１及び第２接触パッドの夫々の１つに接続される。したがって、第２回路要素は、インピーダンス変換回路の近傍に配置され得、インピーダンス変換回路全体を周る接続ラインを経路指定をする必要はない。更に、ワイヤ要素は、インピーダンス変換回路の第１及び第２ワイヤ要素としてワイヤボンディングすることによっても実現され得る。この追加的な第２回路要素により、インピーダンス変換回路全体は、第１回路要素と組み合わせて第２回路要素のキャパシタンスの値を事前決定することによって極めて容易に制御可能である、平坦なインピーダンス特性を有する数倍大きい周波数帯域を提供する。
第２回路要素は、インピーダンス変換回路の第１接触パッド及び第２接触パッド間における容量性結合を提供するために、所望のキャパシタンス値を提供する薄膜コンデンサ又は基板における結合ストリップラインによって若しくは他の如何なる適切な方法により形成されるコンデンサであり得る。２個の結合ストリップラインを用いて実現されるインピーダンス変換回路の非常に広帯域解決法も、夫々の応用例の必要に関して更なる柔軟性を提供することを特記される。
本発明の更なる開発において、並列構成で配置される、本発明に従うインピーダンス変換回路の少なくとも２つの組合せによる多重結合ワイヤ・インピーダンス変換回路が形成される。言い換えれば、本発明に従うインピーダンス変換回路は、結合ワイヤ要素及び第１回路要素の数で縮尺変更可能である。したがって、高い変換ＲＦ電流及び電力を有する、変換回路の低く縮尺変更された所望の特性インピーダンスが実現されることが可能であり、該特性インピーダンスは、インピーダンス変換回路の全体インダクタンス及び接地への全体容量性結合に本質的に依存し、本発明に従う小型回路配置によって便利に設計され得る。
本発明に従うインピーダンス変換回路は、携帯ハンドセットから高電力ＲＦトランジスタモジュールまでの無線周波数装置において有利に用いられ得、斯様な回路は、インピーダンスマッチング及び周波数フィルタ処理に関して受動回路ブロックとして実行され得る。斯様なＲＦ装置は、例えば、携帯電話、無線アクセスネットワーク用の基地局又はケーブルテレビ（ＣＡＴＶ）受信器における信号変換器であり得る。
本発明の上記の及び他の目的、特徴及び有利な点は、添付の図面と組み合わせられて本発明の好適な実施例の以下の説明から更に明らかにされる。図面から、同一又は等価な部分は、同一の参照符号で示されることを特記される。全ての図面は、本発明の幾つかの態様及び実施例を例示するように意図される。更に、別々の実施例の場合に、相違点のみが詳細に説明されることを注意しなければならない。回路は、明瞭性のために、簡素な方法で記載される。全ての代替態様及び選択肢は示されておらず、したがって、本発明は、添付の図面の内容に制限されないことが理解される。
以下において、本発明は、添付図面を参照にして例を用いて詳細に説明される。
図１ａは、２つのボンドワイヤ３１及び３２が共にコンデンサ４０のプレート４１における各一端で接続される基板２０において形成されるインピーダンス変換回路１０の第１実施例を示す。２つのボンドワイヤ３１及び３２は、ボンドワイヤ３１及び３２の各々における電流が同一方向に流れるように、隣接して及び並列して配置される。ＭＯＳコンデンサ又は他の如何なる適用可能な種類のコンデンサであり得る基板２０におけるコンデンサ４０は、回路全体の接地電位への容量性結合を提供する所定のキャパシタンスを有するように設計される。
図１ａのインピーダンス変換回路１０は、基板２０において隔置されて形成される第１接触パッド５１及び第２接触パッド５２間におけるインピーダンス変換を提供する。第１接触パッド５１は、インピーダンス変換回路１０の入力接続として用いられ得、第２接触パッド５２は、インピーダンス変換回路１０の出力接続として用いられ得る。コンデンサ４０は、本発明の少なくとも第１回路要素に対応し、該コンデンサ４０のプレート４１は、本発明の接触領域を提供する。コンデンサ４０は、基板において形成され、隣接してかつ第１接触パッド５１及び第２接触パッド５２間において配置される。
更に、ボンドワイヤ３１は、本発明の第１ワイヤ要素に対応し、基板２０の上方に延在する。ボンドワイヤ３１は、第１接触パッド５１とコンデンサ４０のプレート４１の第１端部４１ａとを接続する。更に、ボンドワイヤ３２は、本発明の少なくとも第２ワイヤ要素に対応する。ボンドワイヤ３２は、基板２０の上方に延在し、第２接触パッド５２とコンデンサ４０のプレート４１の第２端部４１ｂとを接続する。
図１ａから確認され得るように、ボンドワイヤ３１及びボンドワイヤ３２は、同一形状を有する。更に、ボンドワイヤ３１及び３２は、実質的に並列に及び互いに近くに配置される。更に、第１接触パッド５１及び第２接触パッド５２は、コンデンサ４０のプレート４１の対峙する側に位置される。ボンドワイヤ３１及び３２の配置により、変換回路において流れる（方向が、図１ａにおける点線矢印によって象徴的に示される）電流は、両方のボンドワイヤ３１及び３２をほぼ並列に通じており、かつ共に同一方向に流れる。したがって、両方のボンドワイヤ３１及び３２間における相互インダクタンスは、両方のボンドワイヤ３１及び３２の全体インダクタンスを増加する。したがって、相互インダクタンスは、インピーダンス変換回路１０の回路設計において問題ではない。
図１ｂは、図１ａのインピーダンス変換回路１０の可能な等価回路１０＊を示す。等価回路１０＊は、入力接続５１＊及び出力接続５２＊を有する。更に、図１ａの第１ボンドワイヤ３１に対応する第１インダクタンス３１＊と、図１ａの第２ボンドワイヤ３２に対応する第２インダクタンス３２＊と、図１ａのコンデンサ４０に対応するコンデンサ４０＊が存在する。コンデンサ４０＊の１つの端部は、等価回路１０＊の接地に接続され、コンデンサ４０＊の反対側の端部は、夫々の第１インダクタンス３１＊の１つの端部及び第２インダクタンス３２＊の１つの端部に接続される。第１インダクタンス３１＊は、コンデンサ４０＊と接続されていない端部を用いて入力接続５１＊へ接続され、第２インダクタンス３２＊は、コンデンサ４０＊と接続されていない端部を用いて出力接続５２＊へ接続される。
両方のインダクタンス３１＊及び３２＊間における緩い誘導性結合は、等価回路１０＊における両方の要素の並列配置によって示される。等価回路１０＊における同一方向かつ並列の電流の流れは、インダクタンス３１＊及び３２＊の傍の小さい点によって示される。更に、図１ａのボンドワイヤ３１及び３２の全体容量性結合を表すコンデンサ６０＊が存在する。
図２ａ及び図２ｂは、本発明の更なる開発に従うインピーダンス変換回路の実施例１１ａ及び１１ｂを示し、第２コンデンサ６０は、基板２０において形成され、インピーダンス変換回路１１ａ及び１１ｂの入力パッド５１及び出力パッド５２間における良好な所定の容量性結合を提供する。図２ａ及び図２ｂのインピーダンス変換回路１１ａ及び１１ｂの原則的な配置が、図１ａの配置と非常に類似であるので、概括的な相違点のみが以下において説明される。
図２ａ及び図２ｂのインピーダンス変換回路１１ａ及び１１ｂは、図１ａにおいて提案されるインピーダンス変換回路１０とほぼ同一の基板２０における領域を占める。これを実現するために、コンデンサ４０のプレート４１は、図１ａのものとは幾分異なった形状にされている。しかしながら、コンデンサ４０のプレート４１は、インピーダンス変換回路の接地電位に対する第１及び第２ボンドワイヤ３１及び３２間における所定の容量性結合を提供する。図１ａに加えて、示される更なる実施例１１ａ及び１１ｂにおける薄膜コンデンサである、第２コンデンサ６０が存在する。第２コンデンサ６０を実現するのに容量性結合ストリップライン、又は所望の容量性結合を提供する他の如何なる高周波数関連回路設計も用いることが可能であることを特記される。
図２ａにおいて、第２コンデンサ６０は、インピーダンス変換回路１１ａの第１接触パッド５１と第２接触パッド５２を容量的に結合する。薄膜コンデンサ６０は、第１プレート６１を有し、第１プレート６１は、本発明の第１端子に対応し、第１接触パッド５１に接続される。更に、薄膜コンデンサ６０は、第２プレート６２を有し、第２プレート６２は、本発明の第２端子に対応し、第３接触パッド５６に接続される。第１プレート６１及び第２プレート６２の間には、誘電体媒質６３が位置される。第３接触パッド５６は、ボンドワイヤ３１及び３２と同じ製造ステップにおいても作製され得るボンドワイヤ３６を介して第２接触パッド５２に接続される。したがって、第１接触パッド５１及び第２接触パッド５２間における所定の容量性結合は、第２コンデンサ６０によって提供される。
図２ｂにおいて、第２コンデンサ６０は、インピーダンス変換回路１１ｂの第１接触パッド５１及び第２接触パッド５２を容量的に結合する。薄膜コンデンサ６０は、第１プレート６１を具え、第１プレート６１は、本発明に従う第１端子に対応すると共に第１接触パッド５１に接続される。更に、薄膜コンデンサ６０は、本発明に従う第２端子に対応する第２プレート６２を具える。第１プレート６１及び第２プレート６２の間において、誘電体媒質（図示せず）が位置される。第２プレート６２は、ボンドワイヤ３１及び３２と同じ製造ステップにおいても作製され得るボンドワイヤ３６を介して第２接触パッド５２の第１部分５２ａに接続される。したがって、第１接触パッド５１及び第２接触パッド５２間における所定の容量性結合は、第２コンデンサ６０によって提供される。
図２ｂの実施例において、第１接触パッド５１は、インピーダンス変換回路１１ｂの入力接続に関する位置が、第１ボンドワイヤ３１が接続される位置から移されるように形成される。したがって、第１接触パッド５１は、コンデンサ６０の第１プレート６１を提供し、またインピーダンス変換回路１１ｂの入力接続も提供する第１部分５１ａを有する。更に、第１接触パッド５１は、第１ボンドワイヤ３１が接続される個別の第２部分５１ｃを有する。第１部分５１ａ及び第２部分５１ｃは、ストリップライン５１ｂを介して接続される。したがって、図１ａ及び図２ａを比較すると、図２ｂにおいて、第１接触パッド５１は、第１部分５１ａ、第２部分５１ｃ及びストリップライン５１ｂを有する。同様に、第２接触パッド５２は、インピーダンス変換回路１１ｂの出力接続に関する位置が、第２ボンドワイヤ３２が接続される位置から移されるように形成される。したがって、第２接触パッド５２は、ボンドワイヤ３６の一端が接続される第１部分５２ａを有する。第１部分５２ａは、インピーダンス変換回路１１ｂの出力接続も提供する。第２接触パッドは、更に、第２ボンドワイヤ３２が接続される第２部分５２ｃを有する。第２接触パッド５２の第１部分５２ａ及び第２部分５２ｃは、ストリップライン５２ｂを介して接続される。したがって、図１ａ及び図２ａを比較すると、図２ｂにおいて、第２接触パッド５２は、第１部分５２ａ、第２部分５２ｃ及びストリップライン５２ｂを有する。本発明者は、図２ｂに従う回路設計が、図２ａのようにより少ない寄生要素を有し、したがって応用例の必要性に従い正確に適合されかつ設計され得ることを確認した。
図２ａ及び図２ｂのインピーダンス変換回路１１ａ及び１１ｂの可能な等価回路は、図１ｂの等価回路と非常に類似する。したがって、ここにおいて詳細には、説明されない。しかし、コンデンサ６０が、図２ａ及び図２ｂのインピーダンス変換回路１１ａ及び１１ｂの第１接触パッド５１と第２接触パッド５２との間における十分に規定された容量性結合を提供することが理解される。したがって、図１ｂの等価回路に類似して、図２ａ及び図２ｂのインピーダンス変換回路の場合におけるコンデンサ６０＊は、図２ａ及び図２ｂにおけるコンデンサ６０を主に表す。
図３は、本発明に従う２つのインピーダンス変換回路１６及び１８が互いに隣接して基板２０において配置される、図１ａのインピーダンス変換回路の更に発展した態様を示す。２つのインピーダンス変換回路１６及び１８は、多重結合ワイヤ・インピーダンス変換回路１２を形成する。インピーダンス変換回路１６及び１８は、単一基板２０において互いに隣接して配置され、インピーダンス変換回路１６及び１８の入力及び出力は結合され、かつ同一の電位を有するので、電気的に互いに並列に接続されている。したがって、両方のインピーダンス変換回路１６及び１８は、単一の共通入力及び単一の共通出力を共有する。図２ａ又は図２ｂのインピーダンス変換回路が、本発明に従う多重結合ワイヤ・インピーダンス変換回路を架設するように構成され得ることは明らかである。
図３において、第１インピーダンス変換回路１６の第１接触パッド５１は、先行する回路段における（図示されない）共通回路点によって、第２インピーダンス変換回路１８の第１接触パッド５３へ接続される。更に、第１インピーダンス変換回路１６の第２接触パッド５２は、後続の回路段における（図示されない）共通回路点によって、第２インピーダンス変換回路１８の第２接触パッド５４へ接続される。したがって、両方の第１インピーダンス変換回路１６及び第２インピーダンス変換回路１８は、電気的に互いに並列に接続される。言い換えれば、本発明に従うインピーダンス変換回路は、生じる特性インピーダンスがおよそ２の因数によって縮小されると仮定すると、２の因数によって縮尺変更される。
多重結合ワイヤ効果に従い、４つの結合ワイヤ要素３１、３２、３３及び３４が存在する。ボンドワイヤ３１、３２、３３及び３４は、例えば３１及び３２、３２及び３３並びに３３及び３４のような夫々の隣接するボンドワイヤ間における所定の容量性及び誘導性結合も提供されるように、互いに関して配置される。したがって、インピーダンス変換回路全体は、広範囲な周波数帯域動作に関して促進する、ボンドワイヤ３１、３２、３３及び３４間における強力な誘導性及び容量性の結合の両方を有する。したがって、インピーダンス変換回路の全体インダクタンスと、接地への及びインピーダンス変換回路全体の入力／出力接続間における全体容量性結合との夫々に本質的に依存するインピーダンス変換回路の所望の特性は、この小型化回路配置によって便利に設計され得る。
本発明者の実験は、ワイヤ要素間における最小必要及び達成可能な結合範囲が、0.4〜0.7の範囲にあることを示している。例えば、10Ωの特性インピーダンスZo及び90度の位相シフトを有する多重結合ワイヤ・インピーダンス変換回路は、１０対の結合ワイヤ要素、すなわち本発明に従う５個の並列接続されたインピーダンス変換回路を用いて実現され得る。この設計において、図２において示される１個の50Ω変換セルにおける結合ワイヤ要素間の距離は0.12mmであり、ワイヤ直径は0.038mmであり、ワイヤ材料は金であった。１個のワイヤ要素は、2.8mmの長さを有した。ＭＯＳコンデンサの容量は、23pFであった。2.14GHzにおいて90度位相シフトを有する10Ωのこの設計は、2×4mm2のスペースのみを必要とすることが所望である。
比較する場合、図４の従来型のインピーダンス変換回路を用いて同一の特性インピーダンスを得るためには、各ワイヤ要素の所要の長さが、各単一インピーダンス変換回路毎にC=1.5pFの第１回路要素のキャパシタンスを有する負相互インダクタンスにより、夫々約3.8mmでなければならない。しかし、このことは、回路設計における困難さを導き、本発明に従う回路のために必要とされるよりも少なくとも２倍を越えるスペースが掛かってしまう。更に、従来型の回路は、より狭い帯域幅の特性インピーダンスを有する。更に、従来型の回路は、特に不一致条件すなわち入力及び出力接続のうちの１つにおける負荷変動において、周波数帯域における位相及び群時間遅延伝播を有する。
本発明は、本発明の前記実施例に制限されないことを注意しなければならない。特に、本発明は、例示のために当該詳細な説明において用いられた回路に制限されない。更に、本発明の原理は、インピーダンス変換及び／又は周波数フィルタ処理特性を提供する回路を高周波数環境において必要とする如何なる応用例へも適用することは可能である。
有利には、本発明に従うＲＦインピーダンス変換回路の構成は、例えば入力インピーダンスマッチング、出力インピーダンスマッチング及び段間インピーダンスマッチングのような様々な機能に関して受動ブロックとして、並びに狭帯域通過フィルタにおいて用いられることも可能である。前記構成は、広帯域ＲＦ応用例に対して用いられることが好ましい。前記構成は、例えばケーブル又は光信号から電気信号への変換を行いこの信号を増幅するような、携帯電話、無線アクセスネットワークの基地局及びケーブルテレビ応用例に関する、電力増幅器及び／又は送信器を具えるモジュールにおいて用いられてもよい。
要約すると、本発明は、基板において隔置されて形成される第１接触パッド及び第２接触パッド間を具えるインピーダンス変換回路を開示した。前記インピーダンス変換回路は、少なくとも第１回路要素を具え、該第１回路要素は、前記基板において形成される接触領域を提供すると共に前記第１及び前記第２接触パッド間に隣接して配置される。第１ワイヤ要素は、基板の上方に延在し、第１接触パッドと第１回路要素の接触領域の第１端部とを接続する一方で、少なくとも第２ワイヤ要素は、基板の上方に延在し、第２接触パッドと第１回路要素の接触領域の第２端部とを接続する。第１回路要素の接触領域は、該第１回路要素が該接触領域と固定参照電位との間において所定のキャパシタンスを有する容量性結合を提供するように形成される。回路全体の詰め込み密度は、第１ワイヤ要素及び少なくとも第２ワイヤ要素を同一形状にし、かつこれらを互いにほぼ並列に配置させ、更に、前記第１接触パッド及び前記第２接触パッドを、少なくとも第１回路要素の接触領域の対峙する側において位置させることによって、有利に増加されることが可能である。本発明に従う多重インピーダンス変換回路は、多重結合ワイヤ・インピーダンス変換回路に有利に組み合わせられ得る。
図１ａは、２つのボンドワイヤが、ＭＯＳコンデンサのプレートにおける各一端で共に接続されると共に、各ボンドワイヤにおける電流が同一方向に流れ、ＭＯＳトランジスタが、インピーダンス変換回路の接地電位に対する容量性結合を提供する所定のキャパシタンスを有するように、並列に配置される２つのボンドワイヤである、本発明に従う基板において形成されるインピーダンス変換回路の第１実施例を示す。 図１ｂは、図１ａ（及び図２ａと図２ｂとの）インピーダンス変換回路の等価回路である。 図２ａは、インピーダンス変換回路の入力パッド及び出力パッド間において所定の容量性結合を提供する第２キャパシタンスが基板において形成される、本発明のインピーダンス変換回路の更に発展した態様の実施例である。 図２ｂは、低寄生要素を有するインピーダンス変換回路の更に発展した態様の更なる実施例を示す。 図３は、２個のインピーダンス変換回路が、互いに隣接してかつ互いに電気的に並列に接続されて基板において配置される、図１ａのインピーダンス変換回路の別の更なる発展した態様を示す。 図４は、２つのボンドワイヤループ間における部分結合及び２つのボンドワイヤの中間点において接地に接続されるＭＯＳコンデンサを有する設計での従来型の事前マッチング回路を示す。

Claims (16)

  1. 基板において隔置されて形成される第１接触パッド及び第２接触パッドを具えるインピーダンス変換回路であり、前記基板において形成される接触領域を提供すると共に前記第１及び前記第２接触パッドに隣接してかつ前記第１及び前記第２接触パッド間に配置される少なくとも第１回路要素を有するインピーダンス変換回路であって、第１ワイヤ要素が、前記基板の上方に延在すると共に前記第１接触パッドと前記第１回路要素の前記接触領域の第１端部とを接続し、少なくとも第２ワイヤ要素が、前記基板の上方に延在すると共に前記第２接触パッドと前記第１回路要素の前記接触領域の第２端部とを接続し、前記第１回路要素の前記接触領域が、前記接触領域と固定参照電位との間において所定のキャパシタンスを有する容量性結合を提供するように形成されるインピーダンス変換回路。
  2. 前記第１ワイヤ要素及び前記少なくとも第２ワイヤ要素が、同一形状を有し、かつ互いにほぼ並列に配置される、請求項１に記載のインピーダンス変換回路。
  3. 前記第１接触パッド及び前記第２接触パッドが、前記少なくとも第１回路要素の前記接触領域の対峙する側において位置する、請求項１又は２に記載のインピーダンス変換回路。
  4. 前記第１回路要素が、金属酸化膜半導体（ＭＯＳ）コンデンサである、請求項１ないし３の何れか一項に記載のインピーダンス変換回路。
  5. 前記基板が、固定参照電位に接続される金属層において配置される、請求項１ないし４の何れか一項に記載のインピーダンス変換回路。
  6. 前記固定参照電位が接地電位である、請求項１ないし５の何れか一項に記載のインピーダンス変換回路。
  7. 前記ワイヤ要素がボンドワイヤである、請求項１ないし６の何れか一項に記載のインピーダンス変換回路。
  8. 前記第１接触パッドが、前記インピーダンス変換回路の入力接続であり、前記第２接触パッドが、前記インピーダンス変換回路の出力接続である、請求項１ないし７の何れか一項に記載のインピーダンス変換回路。
  9. 前記基板において位置し第１端子及び第２端子を具える第２回路要素を更に有するインピーダンス変換回路であって、前記第２回路要素が、所定のキャパシタンス値を有すると共に、前記第１接触パッド及び前記第２接触パッド間における容量性結合を提供するように構成され、前記第１端子が前記第１接触パッドに接続され、前記第２端子が前記第２接触パッドに接続される、請求項１ないし８の何れか一項に記載のインピーダンス変換回路。
  10. 前記第１端子及び前記第２端子のうちの少なくとも１つが、前記基板の上方に延在するワイヤ要素を介して前記第１及び第２接触パッドの夫々の１つに接続される、請求項９に記載のインピーダンス変換回路。
  11. 前記第２回路要素が、薄膜コンデンサである、請求項９又は１０の何れか一項に記載のインピーダンス変換回路。
  12. 前記第２回路要素が、前記基板において結合ストリップラインによって形成されるコンデンサである、請求項９又は１０の何れか一項に記載のインピーダンス変換回路。
  13. 単一基板において互いに隣接して配置される、請求項１ないし１２の何れか一項に記載の少なくとも第１及び第２インピーダンス変換回路を有する多重結合ワイヤ・インピーダンス変換回路であって、前記第１及び前記第２インピーダンス変換回路が、前記第１及び第２インピーダンス変換回路の夫々の前記第１接触パッド及び第２接触パッドによって、電気的に互いに並列に接続される、多重結合ワイヤ・インピーダンス変換回路。
  14. 前記ワイヤ要素が、隣接するワイヤ要素間において所定の容量性及び誘導性結合が提供されるように、互いに対して配置される、請求項１３に記載の多重結合ワイヤ・インピーダンス変換回路。
  15. インピーダンスマッチング及び周波数フィルタ処理のうちの少なくとも１つに関する少なくとも１つの受動回路ブロックを有する機能的無線周波数回路を有する無線周波数装置であって、前記受動回路ブロックが、請求項１ないし１４の何れか一項に記載のインピーダンス変換回路を有する無線周波数装置。
  16. 前記無線周波数装置が、携帯電話、無線アクセスネットワーク用の基地局又はケーブルテレビ受信器における信号変換器である、請求項１５に記載の無線周波数装置。
JP2006520952A 2003-07-23 2004-07-13 小型インピーダンス変換回路 Pending JP2006528854A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03102260 2003-07-23
PCT/IB2004/051202 WO2005008694A1 (en) 2003-07-23 2004-07-13 Compact impedance transformation circuit

Publications (1)

Publication Number Publication Date
JP2006528854A true JP2006528854A (ja) 2006-12-21

Family

ID=34072676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520952A Pending JP2006528854A (ja) 2003-07-23 2004-07-13 小型インピーダンス変換回路

Country Status (7)

Country Link
US (1) US7443264B2 (ja)
EP (1) EP1652198B1 (ja)
JP (1) JP2006528854A (ja)
CN (1) CN1826671B (ja)
AT (1) ATE484063T1 (ja)
DE (1) DE602004029469D1 (ja)
WO (1) WO2005008694A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017501574A (ja) * 2013-12-23 2017-01-12 クアルコム，インコーポレイテッド ３次元ワイヤボンド型インダクタ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5118151B2 (ja) * 2007-12-04 2013-01-16 京セミ株式会社 光電変換モジュール
JP4735670B2 (ja) * 2008-06-11 2011-07-27 富士ゼロックス株式会社 プリント基板および画像処理装置
EP2458730B8 (en) 2010-11-29 2015-08-05 Nxp B.V. Radiofrequency amplifier
EP2463905B1 (en) 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
CN102393863B (zh) * 2011-06-15 2013-06-12 西安电子科技大学 金丝键合线的阻抗匹配方法
US9337356B2 (en) * 2012-01-20 2016-05-10 Skyworks Solutions, Inc. Devices and methods related to electrostatic discharge protection benign to radio-frequency operation
US9761537B2 (en) 2014-09-30 2017-09-12 Skyworks Solutions, Inc. Shielded radio-frequency module having reduced area
US9893025B2 (en) * 2014-10-01 2018-02-13 Analog Devices Global High isolation wideband switch
US10432164B2 (en) * 2016-12-08 2019-10-01 Electronics And Telecommunications Research Institute Impedance matching circuit of communication apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530871B1 (ko) * 1998-08-14 2006-06-16 이해영 본딩와이어인덕터와그것을이용한본딩와이어인덕터배열구조,칩인덕터,커플러및변압기
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
JP2002164214A (ja) 2000-10-27 2002-06-07 Xerox Corp ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法
US6621141B1 (en) * 2002-07-22 2003-09-16 Palo Alto Research Center Incorporated Out-of-plane microcoil with ground-plane structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017501574A (ja) * 2013-12-23 2017-01-12 クアルコム，インコーポレイテッド ３次元ワイヤボンド型インダクタ

Also Published As

Publication number Publication date
CN1826671A (zh) 2006-08-30
EP1652198A1 (en) 2006-05-03
CN1826671B (zh) 2011-07-27
US7443264B2 (en) 2008-10-28
WO2005008694A1 (en) 2005-01-27
ATE484063T1 (de) 2010-10-15
US20080055015A1 (en) 2008-03-06
EP1652198B1 (en) 2010-10-06
DE602004029469D1 (de) 2010-11-18

Similar Documents

Publication Publication Date Title
US7515879B2 (en) Radio frequency circuit module
US8339204B2 (en) Semiconductor device
US6424223B1 (en) MMIC power amplifier with wirebond output matching circuit
US10903546B2 (en) Planar balun transformer device
KR101330853B1 (ko) 전송 선로, 집적 회로 탑재 장치 및 통신기 모듈
US20070268073A1 (en) Electronic device
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
JP2002368553A (ja) 高周波増幅器およびそれを用いた無線送信装置
CN110581690A (zh) 具有短截线电路的放大器和放大器模块
EP1652198B1 (en) Compact impedance transformation circuit
JP2001102511A (ja) 高周波回路モジュールおよび通信装置
CN110875722A (zh) 高频放大器
KR100839252B1 (ko) 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결
US11251757B2 (en) High-frequency front-end circuit
US20240014841A1 (en) Radio-frequency module and communication device
WO2023100518A1 (ja) 電力増幅回路
WO2022209734A1 (ja) 高周波モジュール及び通信装置
WO2022255389A1 (ja) 高周波モジュールおよび通信装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020