JP2001102511A - 高周波回路モジュールおよび通信装置 - Google Patents

高周波回路モジュールおよび通信装置

Info

Publication number
JP2001102511A
JP2001102511A JP27573099A JP27573099A JP2001102511A JP 2001102511 A JP2001102511 A JP 2001102511A JP 27573099 A JP27573099 A JP 27573099A JP 27573099 A JP27573099 A JP 27573099A JP 2001102511 A JP2001102511 A JP 2001102511A
Authority
JP
Japan
Prior art keywords
dielectric substrate
transmission line
ground conductor
circuit module
matching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27573099A
Other languages
English (en)
Other versions
JP3976297B2 (ja
Inventor
Hidekazu Hase
英一 長谷
Takashi Imai
俊 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27573099A priority Critical patent/JP3976297B2/ja
Priority to KR1020000046552A priority patent/KR100711175B1/ko
Priority to US09/637,574 priority patent/US6753604B1/en
Priority to EP00117292A priority patent/EP1089375B1/en
Priority to DE60038854T priority patent/DE60038854D1/de
Publication of JP2001102511A publication Critical patent/JP2001102511A/ja
Application granted granted Critical
Publication of JP3976297B2 publication Critical patent/JP3976297B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 より小型化が可能な高周波回路モジュールお
よびそれを用いた通信装置を提供する。 【解決手段】 ２層以上の誘電体基板を用い、入力側整
合回路や出力側整合回路の伝送線路と接地導体間の誘電
体基板の厚さを２層以上とする 【効果】 誘電体基板全体の厚さを変えずに、必要な部
分の厚さを厚くすることが可能なので、伝送損失を低減
でき、かつ高周波回路モジュールのおよびこれを用いた
通信装置の小型化が可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波回路モジュー
ルおよびこれを用いた移動無線端末や携帯電話等の通信
装置に関する。
【０００２】
【従来の技術】移動無線端末や携帯電話等に用いられる
高周波回路モジュールでは搭載性や通話時間の観点から
装置の小型化、高電力効率化が重要な課題と成ってい
る。
【０００３】従来の移動無線端末や携帯電話等の通信装
置に用いられる高周波回路モジュールとして、単層また
は多層の誘電体基板を用いたものが知られている。
【０００４】単層の誘電体基板を用いた高周波回路モジ
ュールの例は、１９９６年電子情報通信学会総合大会Ｃ
−８６「単層アルミナ薄膜基板を用いた８００MHz帯ア
ナログ、ディジタル共用パワーアンプモジュール」に示
されている（以下、第一の従来技術という）。この第一
の従来技術では、分布定数素子を構成する伝送線路、抵
抗、容量、インダクタ等の集中定数素子、および半導体
素子を誘電体基板の同一面上に形成し、入出力整合回路
および電力増幅器を構成している。高周波信号は誘電体
基板の表面に設けた高周波信号電極により外部と接続し
ている。誘電体基板の表面に設けた半導体素子の接地電
極と裏面の接地電極はスルーホールを介して接続されて
いる。
【０００５】また、多層（２層）の誘電体基板を用いた
高周波回路モジュールの例は、１９９７年電子情報通信
学会エレクトロニクスソサイエティ大会Ｃ−２−１４
「セラミック基板を用いた１.９GHz帯RFフロントエンド
モジュール」に示されている（以下、第二の従来技術と
いう）。この第二の従来技術では、分布定数素子を構成
する伝送線路、抵抗、容量、インダクタ等の集中定数素
子による入出力整合回路、および半導体素子を誘電体基
板の同一面上に形成し、高周波回路モジュールを構成し
ている。誘電体基板の１層目表面に設けた高周波信号電
極と２層目裏面の高周波信号電極は、２層目表面に設け
た配線を介してスルーホールにより接続されている。
誘電体基板の１層目表面に設けた半導体素子の接地電極
と裏面の接地電極はスルーホールにより接続されてい
る。ここで、誘電体基板の層の順序は表面から裏面へ向
かって１層目、２層目、３層目………と数える。
【０００６】
【発明が解決しようとする課題】上記第一の従来技術に
おける小型化、高電力効率化の関係を図９、図１０およ
び図１１を用いて以下に説明する。
【０００７】図９は、単層の誘電体基板上に形成した伝
送線路の一般的な断面概略図である。伝送線路を形成す
る表面の導体４３、誘電体基板４４、裏面の接地導体４
５から構成されている。
【０００８】図１０は、誘電体基板４４の比誘電率を
８.１、誘電体基板４４の厚さを０.１ｍｍ〜３.０ｍｍ
まで変化させた時の１.９ＧＨｚにおける伝送損失の計
算値である。曲線１、２、３は、伝送線路を形成する導
体４３の幅がそれぞれ０.１ｍｍ、０.２ｍｍ、０.５ｍ
ｍの場合である。図１０から明らかなように、いずれの
導体４３の幅の場合も、誘電体基板４４が厚くなるに従
って伝送損失は低くなる。
【０００９】図１１は、誘電体基板４４の比誘電率を
８.１、伝送線路を形成する導体４３の幅を０.０２ｍｍ
〜３.０ｍｍまで変化させた時の１.９ＧＨｚにおける伝
送損失の計算値である。曲線１、２、３は、誘電体基板
４４の厚さがそれぞれ０.１５ｍｍ、０.３ｍｍ、０.６
ｍｍの場合である。図１１から明らかなように、いずれ
の誘電体基板４４の厚さの場合も、伝送損失は、伝送線
路を形成する導体４３の幅が広くなるに従っては減少
し、導体４３の幅が０.３ｍｍ〜０.７ｍｍの範囲で最小
となり、導体４３の幅がさらに広くなると伝送損失は増
加する傾向にある。
【００１０】以上より明らかなように、伝送損失の低減
には、誘電体基板４４が厚く、導体４３の幅を広くする
必要があり、高周波回路モジュールの小型化には限界が
ある。
【００１１】次に、上記第二の従来技術における小型
化、高電力効率化の関係を図１２、図１３および図１４
を用いて以下に説明する。
【００１２】図１２は、２層の誘電体基板上に形成した
伝送線路の一般的な断面概略図である。伝送線路を形成
する導体４６、誘電体基板４７、裏面の接地導体４８、
表面の接地導体４９から構成されている。
【００１３】図１３は、誘電体基板４７の比誘電率を
８.１、誘電体基板４７の厚さを０.１ｍｍ〜３.０ｍｍ
まで変化させた時の１.９ＧＨｚにおける伝送損失の計
算値である。曲線１、２、３は、伝送線路を形成する導
体４６の幅がそれぞれ０.１ｍｍ、０.２ｍｍ、０.５ｍ
ｍ場合である。図１３から明らかなように、いずれの導
体４６の幅の場合も、誘電体基板４７が厚くなるに従っ
て伝送損失は低くなる。
【００１４】図１４は、誘電体基板４７の比誘電率を
８.１、伝送線路を形成する導体４６の幅を０.０２ｍｍ
〜３.０ｍｍまで変化させた時の１.９ＧＨｚにおける伝
送損失の計算値である。曲線１、２、３は、誘電体基板
４７の厚さがそれぞれ０.１５ｍｍ、０.３ｍｍ、０.６
ｍｍの場合である。図１４から明らかなように、いずれ
の誘電体基板４７の厚さの場合も、伝送線路を形成する
導体４６の幅が広くなるに従って伝送損失は低くなる傾
向にある。
【００１５】以上より明らかなように、伝送損失の低減
には、誘電体基板４７が厚く、導体４６の幅を広くする
必要があり、高周波回路モジュールの小型化には限界が
ある。
【００１６】本発明の目的は、より小型化が可能な高周
波回路モジュールおよびそれを用いた通信装置を提供す
ることにある。
【００１７】
【課題を解決するための手段】上記目的は、２層以上の
誘電体基板を用い、入力または出力側整合回路の伝送線
路と接地導体間の誘電体基板の厚さを２層以上とするこ
とにより達成できる。
【００１８】具体的には、入力または出力側整合回路の
伝送線路と接地導体との間の連続した誘電体の厚さを厚
くするために、これらの間に存在する誘電体基板につい
ては、それに設けられる接地導体の形状を、伝送線路に
対向する部分を含むようにくり貫いた形状にする。
【００１９】誘電体基板全体の厚さを変えずに、必要な
部分の厚さを厚くすることが可能なので、伝送損失を低
減でき、かつ高周波回路モジュールのおよびこれを用い
た通信装置の小型化が可能となる。
【００２０】
【発明の実施の形態】以下、本発明を実施例により詳細
に説明する。
【００２１】実施例１ 図１は実施例１の高周波回路モジュールの分解図であ
る。１層目の誘電体基板１の表面には、伝送線路２とチ
ップ容量３、４、５からなる入力側整合回路、および伝
送線路９とチップ容量１０、１１、１２からなる出力側
整合回路を形成する。チップ容量３は入力端子８に、チ
ップ容量４は接地端子６に、チップ容量５は接地端子７
に、チップ容量１０は出力端子１５に、チップ容量１１
は接地端子１３に、チップ容量１２は接地端子１４に接
続する。さらに、１層目の誘電体基板１にはこれを貫通
する穴１７を設ける。この穴１７を介して半導体チップ
１６を２層目の誘電体基板１８上に設けた接地導体１９
に接着する。
【００２２】１層目誘電体基板１表面の伝送線路２は、
１層目の誘電体基板１に設けたスルーホール１２０およ
び２層目の誘電体基板１８に設けたスルーホール２０を
介して３層目の誘電体基板２４表面に設けた伝送線路２
５の一端に接続する。伝送線路２５の他端は、２層目の
誘電体基板１８に設けたスルーホール２１および１層目
の誘電体基板１に設けたスルーホール１２１を介して１
層目の誘電体基板１表面に設けた端子２６に接続する。
【００２３】また、１層目誘電体基板１表面の伝送線路
９は、１層目の誘電体基板１に設けたスルーホール１２
２、２層目の誘電体基板１８に設けたスルーホール２２
および３層目の誘電体基板２４に設けたスルーホール２
７を介して４層目の誘電体基板３０表面に設けた伝送線
路３１の一端に接続する。伝送線路３１の他端は、３層
目の誘電体基板２４に設けたスルーホール２８、２層目
の誘電体基板１８に設けたスルーホール２３および１層
目の誘電体基板１に設けたスルーホール１２３を介して
１層目の誘電体基板１表面に設けた端子３２に接続す
る。
【００２４】半導体チップ１６は１層目誘電体基板１表
面の伝送線路２、９にボンディングで接着する。半導体
チップ１６を接着した２層目誘電体基板１８表面の接地
導体１９は、２層目の誘電体基板１８に設けたスルーホ
ール１５１、３層目の誘電体基板２４に設けたスルーホ
ール１５２、４層目の誘電体基板３０に設けたスルーホ
ール１５３、および４層目の誘電体基板３０の裏面の接
地導体３４に設けたスルーホール１５４を介して、３層
目の誘電体基板２４表面に設けた接地導体２９、４層目
の誘電体基板３０表面に設けた接地導体３３、および４
層目の誘電体基板３０の裏面に設けた接地導体３４に接
続する。ここで、スルーホール１５１、１５２、１５
３、１５４を囲む四角い枠線は半導体チップ１６の設置
領域を示す。
【００２５】１層目誘電体基板１表面の出力側整合回路
の伝送線路９に対向する部分を含むように、２層目誘電
体基板１８表面の接地導体１９の一部分３５を除去す
る。接地導体１９は、２層目、３層目および４層目の誘
電体基板１８、２４、３０の周辺部に設けたスルーホー
ル（符号なし）、ならびに４層目の誘電体基板３０の裏
面に設けた接地導体３４の周辺部に設けたスルーホール
（符号なし）を介して、３層目の誘電体基板２４表面に
設けた接地導体２９、３６、３７、４層目の誘電体基板
３０表面に設けた接地導体３３、３８、３９および４層
目の誘電体基板３０の裏面に設けた接地導体３４に接続
する。
【００２６】本実施例においては、接地導体は銅で形成
しておき、スルーホールを銅で埋めることによりこれら
の間を接続する。
【００２７】本実施例では、伝送線路９と接地導体２９
の間は１層目誘電体基板１と２層目誘電体基板１８が連
続しており、両者間の厚さは、１層目誘電体基板１に２
層目誘電体基板１８の厚さが加わったものとなる。した
がって、伝送線路９と接地導体２９の間の厚さを、１層
目誘電体基板１、あるいは２層目誘電体基板１８単独の
厚さより厚くすることができ、伝送損失を小さくでき
る。
【００２８】本実施例では、高周波信号を取り扱う端子
８、１５と、半導体チップ１６に電圧を印加する端子２
６、３２を１層目の誘電体基板１表面に設けているが、
例えば高周波信号を取り扱う端子を１層目の誘電体基板
１表面に、半導体チップ１６に電圧を印加する端子を４
層目の誘電体基板３０の裏面に設けてもよい。また、高
周波信号を取り扱う端子と、半導体チップ１６に電圧を
印加する端子を４層目の誘電体基板３０の裏面に設けて
もよい。また、端子の数も特に限定するものではない。
【００２９】図２は、図１を組み立てた場合のＡ−Ｂ部
の断面図である。２層目の誘電体基板１８表面の接地導
体１９の一部を除去した部分３５を設けることにより、
この部分の誘電体基板の厚さを、１層目の誘電体基板
１、２層目の誘電体基板１８、３層目の誘電体基板２
４、４層目の誘電体基板３０より厚くすることができ
る。
【００３０】図３は、図１の高周波回路モジュールの１
段増幅器の等価回路である。伝送線路２とチップ容量
３、４、５、ボンディング・ワイヤを含む半導体チップ
１６に電源電圧を印加する線路２５、電源電圧端子２
６、入力出端子８からなる入力側整合回路、伝送線路９
とチップ容量１０、１１、１２、ボンディング・ワイヤ
を含む半導体チップ１６に電源電圧を印加する線路３
１、電源電圧端子３２、出力端子１５からなる出力側整
合回路からなる。伝送線路２は、伝送線路２ａ、伝送線
路２ｂ、伝送線路２ｃからなり、伝送線路９は、伝送線
路９ａ、伝送線路９ｂ、伝送線路９ｃからなる。
【００３１】図４は、図３における出力側整合回路の等
価回路を、図１０に示したごとく単層の誘電体基板４４
で構成し、ボンディング・ワイヤを含む半導体チップ１
６の出力インピーダンスを１〜１００Ω、負荷インピー
ダンスを５０Ω、誘電体基板４４の比誘電率を８.１、
誘電体基板４４上に形成した伝送線路９の幅を０.３m
m、誘電体基板４４の誘電正接ｔａｎδを０.０１７とし
１.９GHzで整合するように伝送線路９ａ、伝送線路９
ｂ、伝送線路９ｃの長さとチップ容量１０、１１、１２
の値を最適化した場合の整合回路損失を示す。図４にお
いて、曲線１、２、３は、それぞれ誘電体基板４４の厚
さが０.１５mm、０.３ｍｍ、０.６ｍｍの場合の計算値
である。図４から明らかなように、伝送線路９を形成す
る誘電体基板４４が厚くなるに従って整合回路損失は低
くなる傾向にある。例えば、ボンディング・ワイヤを含
む半導体チップ１６の出力インピーダンスが１０Ωの
時、誘電体基板４４の厚さが０.１５mmでの整合回路損
失は０.１６dBであるが、誘電体基板４４の厚さが０.３
mmになると０.１３dB、０.６mmになると０.１dBに低減
される。
【００３２】実施例２ 図５（ａ）は実施例２の高周波回路モジュールの分解
図、 図５（ｂ）は図５（ａ）を組み立てた場合のＡ−
Ｂ部の断面図である。１層目の誘電体基板１上に、伝送
線路２とチップ容量３、４、５からなる入力側整合回路
を形成し、チップ容量３は入力端子８に接続、チップ容
量４は接地端子６に接続、チップ容量５は接地端子７に
接続する。入力端子８は２層目の誘電体基板１８に設け
たスルーホール８ａ、３層目の誘電体基板２４に設けた
スルーホール８ｂにより３層目の誘電体基板２４の裏面
に形成した接地導体を除去して設けた端子８cに接続さ
れる。さらに、伝送線路９とチップ容量１０、１１、１
２からなる出力側整合回路を形成し、チップ容量１０は
出力端子１５に接続、チップ容量１１は接地端子１３に
接続、チップ容量１２は接地端子１４に接続する。出力
端子９は２層目の誘電体基板１８に設けたスルーホール
１５ａ、３層目の誘電体基板２４に設けたスルーホール
１５ｂにより３層目の誘電体基板２４の裏面に形成した
接地導体を除去して設けた端子１５cに接続される。
【００３３】１層目の誘電体基板１には、半導体チップ
１６を２層目の誘電体基板１８表面に設けた接地導体１
９に接着するために、誘電体を除去してこれを貫通する
穴１７を設ける。１層目の誘電体基板１表面に設けた伝
送線路２は端子２６に接続する。また、１層目の誘電体
基板１表面に設けた伝送線路９は端子３２に接続する。
【００３４】半導体チップ１６は１層目の誘電体基板１
表面に設けた伝送線路２、９にボンディングで接着す
る。半導体チップ１６を接着した２層目の誘電体基板１
８表面に形成した接地導体１９は、半導体チップ１６の
接着部のスルーホールにより３層目の誘電体基板２４表
面に設けた接地導体２９、３層目の誘電体基板２４の裏
面に形成した接地導体３４に接続する。
【００３５】１層目の誘電体基板１表面に形成した出力
側整合回路の伝送線路９に対向する部分を含むように、
２層目の誘電体基板１８表面に形成した接地導体１９の
一部分３５を部を除去する。接地導体１９は、誘電体基
板周辺部のスルーホールにより３層目の誘電体基板２４
の表面と裏面に形成した接地導体２９、３４に接続す
る。
【００３６】実施例３ 図６（ａ）は実施例２の高周波回路モジュールの分解
図、 図６（ｂ）は図６（ａ）を組み立てた場合のＡ−
Ｂ部の断面図である。１層目の誘電体基板１表面に、伝
送線路２とチップ容量３、４、５からなる入力側整合回
路を形成し、チップ容量３は入力端子８に、チップ容量
４は接地端子６に、チップ容量５は接地端子７に接続す
る。入力端子８は２層目の誘電体基板１８に設けたスル
ーホール８ａ、３層目の誘電体基板２４に設けたスルー
ホール８ｂにより３層目の誘電体基板２４の裏面に形成
した接地導体を除去して設けた端子８cに接続する。さ
らに、伝送線路９とチップ容量１０、１１、１２からな
る出力側整合回路を形成し、チップ容量１０は出力端子
１５に、チップ容量１１は接地端子１３に、チップ容量
１２は接地端子１４に接続する。出力端子９は２層目の
誘電体基板１８に設けたスルーホール１５ａ、３層目の
誘電体基板２４に設けたスルーホール１５ｂにより３層
目の誘電体基板２４の裏面に形成した接地導体３４を除
去して設けた端子１５cに接続する。
【００３７】１層目の誘電体基板１には、半導体チップ
１６を２層目の誘電体基板１８表面に設けた接地導体１
９に接着するために、誘電体を除去してこれを貫通する
穴１７を設ける。１層目の誘電体基板１上に設けた伝送
線路２は端子２６に接続する。また、１層目の誘電体基
板１表面に設けた伝送線路９は端子３２に接続する。
【００３８】半導体チップ１６は１層目の誘電体基板１
表面に設けた伝送線路２、９にボンディングで接着す
る。半導体チップ１６を接着した２層目の誘電体基板１
８表面に形成した接地導体１９は、半導体チップ１６の
接着部のスルーホールにより３層目の誘電体基板２４表
面および裏面に設けた接地導体２９、３４に接続する。
【００３９】１層目の誘電体基板１表面の出力側整合回
路の伝送線路９に対向する部分を含むように、２層目の
誘電体基板１８表面の接地導体１９の一部分３５を除去
する。さらに、３層目の誘電体基板２４表面の接地導体
２９の一部分４０を、伝送線路９に対向する部分を含む
ように除去する。接地導体１９、２９は、誘電体基板周
辺部のスルーホールにより互いに接続し、また３層目の
誘電体基板２４の裏面に形成した接地導体３４に接続す
る。
【００４０】実施例４ 図７（ａ）は実施例４の高周波回路モジュールの分解
図、 図７（ｂ）は図７（ａ）を組み立てた場合のＡ−
Ｂ部の断面図である。１層目の誘電体基板１表面に、伝
送線路２とチップ容量３、４、５からなる入力側整合回
路を形成し、チップ容量３は入力端子８に、チップ容量
４は接地端子６に、チップ容量５は接地端子７に接続す
る。入力端子８は２層目の誘電体基板１８に設けたスル
ーホール８ａ、３層目の誘電体基板２４に設けたスルー
ホール８ｂにより３層目の誘電体基板２４の裏面に形成
した接地導体を除去して設けた端子８cに接続する。さ
らに、伝送線路９とチップ容量１０、１１、１２からな
る出力側整合回路を形成し、チップ容量１０は出力端子
１５に、チップ容量１１は接地端子１３に、チップ容量
１２は接地端子１４に接続する。出力端子９は２層目の
誘電体基板１８に設けたスルーホール１５ａ、３層目の
誘電体基板２４に設けたスルーホール１５ｂにより３層
目の誘電体基板２４の裏面に形成した接地導体を除去し
て設けた端子１５cに接続する。１層目の誘電体基板１
には、半導体チップ１６を２層目の誘電体基板１８表面
に設けた接地導体１９に接着するために、誘電体を除去
してこれを貫通する穴１７を設ける。１層目の誘電体基
板１表面に設けた伝送線路２は端子２６に接続する。ま
た、１層目の誘電体基板１表面に設けた伝送線路９は端
子３２に接続する。
【００４１】半導体チップ１６は１層目の誘電体基板１
表面に設けた伝送線路２、９にボンディングで接着す
る。半導体チップ１６を接着した２層目の誘電体基板１
８表面に形成した接地導体１９は、半導体チップ１６の
接着部のスルーホールにより３層目の誘電体基板２４の
表面および裏面に設けた接地導体２９、３４に接続す
る。
【００４２】１層目の誘電体基板１表面の入力側整合回
路の伝送線路２に対向する部分を含むように、２層目の
誘電体基板１８表面の接地導体１９の一部分４１を除去
する。さらに、出力側整合回路の伝送線路９に対向する
部分を含むように、２層目の誘電体基板１８表面の接地
導体１９の一部分３５を除去する。除去部分は、１層目
の誘電体基板１、２層目の誘電体基板１８、３層目の誘
電体基板２４より誘電体基板を厚くすることができる。
接地導体１９は、誘電体基板周辺部のスルーホールによ
り３層目の誘電体基板２４の表面および裏面に形成した
接地導体２９、３４に接続する。
【００４３】実施例５ 図８（ａ）は実施例５の高周波回路モジュールの分解
図、 図８（ｂ）は図８（ａ）を組み立てた場合のＡ−
Ｂ部の断面図である。１層目の誘電体基板１表面に、伝
送線路２とチップ容量３、４、５からなる入力側整合回
路を形成し、チップ容量３は入力端子８に、チップ容量
４は接地端子６に、チップ容量５は接地端子７に接続す
る。入力端子８は２層目の誘電体基板１８に設けたスル
ーホール８ａにより２層目の誘電体基板１８の裏面に形
成した接地導体を除去して設けた端子８cに接続する。
さらに、伝送線路９とチップ容量１０、１１、１２から
なる出力側整合回路を形成し、チップ容量１０は出力端
子１５に、チップ容量１１は接地端子１３に、チップ容
量１２は接地端子１４に接続する。出力端子９は２層目
の誘電体基板１８に設けたスルーホール１５ａにより２
層目の誘電体基板１８の裏面に形成した接地導体を除去
して設けた端子１５cに接続する。
【００４４】１層目の誘電体基板１には、半導体チップ
１６を２層目の誘電体基板１８表面に設けた接地導体１
９に接着するために、誘電体を除去してこれを貫通する
穴１７を設ける。１層目の誘電体基板１表面に設けた伝
送線路２は端子２６に接続する。また、１層目の誘電体
基板１表面に設けた伝送線路９は端子３２に接続する。
【００４５】半導体チップ１６は１層目の誘電体基板１
表面に設けた伝送線路２、９にボンディングで接着す
る。半導体チップ１６を接着した２層目の誘電体基板１
８表面に形成した接地導体１９は、半導体チップ１６の
接着部のスルーホールにより２層目の誘電体基板１８の
裏面に設けた接地導体２９に接続する。
【００４６】１層目の誘電体基板１表面の出力側整合回
路の伝送線路９に対向する部分を含むように、２層目の
誘電体基板１８表面の接地導体１９の一部分３５除去す
る。除去部分は、１層目の誘電体基板１、２層目の誘電
体基板１８より誘電体基板を厚くすることができる。接
地導体１９は、誘電体基板周辺部のスルーホールにより
第２層目の誘電体基板１８の裏面に形成した接地導体２
９に接続する。
【００４７】実施例６ 図１５は、本発明の通信装置の一実施例である移動無線
端末のブロック・ダイアグラムである。図１６は、図１
５に示した移動無線端末高周波数部の部品配置図であ
る。送信側の信号は、符号１０８の変調器、１０７のバ
ーストスイッチ、１０６の駆動増幅器、１０５のフィル
タ、１０４の電力増幅器、１０３のデュプレクサを経由
して１０２のアンテナ-２から出力される。受信側の信
号は、符号１０１のアンテナ-１、１０９の低雑音増幅
器、１０５のフィルタ、１１０の周波数変換器、１１１
の中間周波増幅器を経由した場合と、信号１０２のアン
テナ-２、１０９の低雑音増幅器、１０５のフィルタ、
１１０の周波数変換器、１１１の中間周波増幅器を経由
した場合を比較して、１１３の復調ユニットで処理され
１１４のベースバンド・ユニットに到達するダイバーシ
ィ方式である。１１２の周波数シンセサイザである。
【００４８】電力増幅器１０４、低雑音増幅器１０９に
上記実施例１から５に記載した高周波回路モジュールを
用いる。電力増幅器１０４としては、出力側整合回路の
伝送線路と接地導体間の誘電体基板の厚さもを２層以上
とした高周波回路モジュールの他、入力側整合回路の伝
送線路と接地導体間の誘電体基板の厚さも２層以上とし
た高周波回路モジュールを用いる。
【００４９】低雑音増幅器１０９としては、入力側整合
回路の伝送線路と接地導体間の誘電体基板の厚さもを２
層以上とした高周波回路モジュールの他、出力側整合回
路の伝送線路と接地導体間の誘電体基板の厚さも２層以
上とした高周波回路モジュールを用いる。
【００５０】これらの高周波回路モジュールを用いるこ
とにより移動無線端末を小型化できる。
【００５１】
【発明の効果】本発明によれば、誘電体基板全体の厚さ
を変えずに、必要な部分の厚さを厚くすることが可能な
ので、伝送損失を低減でき、かつ高周波回路モジュール
のおよびこれを用いた通信装置の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１の高周波回路モジュールの分
解図である。
【図２】本発明の実施例１の高周波回路モジュールの断
面図である。
【図３】本発明の実施例１の高周波回路モジュールの増
幅器全体としての等価回路を示す図である。
【図４】従来の高周波回路モジュールの出力側整合回路
の損失を計算した図である。
【図５】本発明の実施例２の高周波回路モジュールの分
解図および断面図である。
【図６】本発明の実施例３の高周波回路モジュールの分
解図および断面図である。
【図７】本発明の実施例４の高周波回路モジュールの分
解図および断面図である。
【図８】本発明の実施例５の高周波回路モジュールの分
解図および断面図である。
【図９】単層の誘電体基板上に形成した伝送線路の断面
図である。
【図１０】単層の誘電体基板上に形成した伝送線路の高
周波損失を、誘電体基板の厚さを変えて計算した図であ
る。
【図１１】単層の誘電体基板上に形成した伝送線路の高
周波損失を、導体の幅を変えて計算した図である。
【図１２】２層の誘電体基板に形成した伝送線路の断面
図である。
【図１３】２層の誘電体基板に形成した伝送線路の高周
波損失を、誘電体基板の厚さを変えて計算した図であ
る。
【図１４】２層の誘電体基板に形成した伝送線路の高周
波損失を、導体の幅を変えて計算した図である。
【図１５】移動無線端末高周波数部のブロックダイアグ
ラムである。
【図１６】移動無線端末高周波数部の部品配置図であ
る。
【符号の説明】
１…誘電体基板、２…伝送線路、３、４、５…チップ容
量、６、７…接地導体、８…入力端子、９…伝送線路、
１０、１１、１２…チップ容量、１３、１４…接地導
体、１５…出力端子、１６…半導体チップ、１７…誘電
体を除去した穴、１８…誘電体基板、１９…接地導体、
２０、２１、２２、２３…スルーホール、２４…誘電体
基板、２５…伝送線路、２６…端子、２７、２８…スル
ーホール、２９…接地導体、３０…誘電体基板、３１…
伝送線路、３２…端子、３３…接地導体、３４…裏面の
接地導体、３５…接地導体の除去部分、３６、３７、３
８、３９…接地導体、１２０、１２１、１２２、１２
３、１５１、１５２、１５３、１５４…スルーホール。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】２層以上の誘電体基板と、該誘電体基板上
    に形成された、半導体素子、該半導体素子の入力側整合
    回路および出力側整合回路、および接地導体を有する高
    周波回路モジュールにおいて、上記出力側整合回路の伝
    送線路と上記接地導体間の誘電体基板の厚さは２層以上
    であることを特徴とする高周波回路モジュール。
  2. 【請求項２】上記入力側整合回路の伝送線路と上記接地
    導体間の誘電体基板の厚さは２層以上であることを特徴
    とする請求項１に記載の高周波回路モジュール。
  3. 【請求項３】２層以上の誘電体基板と、該誘電体基板上
    に形成された、半導体素子、該半導体素子の入力側整合
    回路および出力側整合回路、および接地導体を有する高
    周波回路モジュールにおいて、上記出力側整合回路の伝
    送線路と上記接地導体との間に存在する誘電体基板に設
    けられた接地導体の形状は、上記伝送線路に対向する部
    分を含むようにくり貫かれた形状であることを特徴とす
    る高周波回路モジュール。
  4. 【請求項４】上記入力側整合回路の伝送線路と上記接地
    導体との間に存在する誘電体基板に設けられた接地導体
    の形状は、上記伝送線路に対向する部分を含むようにく
    り貫かれた形状であることを特徴とする請求項３に記載
    の高周波回路モジュール。
  5. 【請求項５】２層以上の誘電体基板と、該誘電体基板上
    に形成された、半導体素子、該半導体素子の入力側整合
    回路および出力側整合回路、および接地導体を有する高
    周波回路モジュールにおいて、上記入力側整合回路の伝
    送線路と上記接地導体間の誘電体基板の厚さは２層以上
    であることを特徴とする高周波回路モジュール。
  6. 【請求項６】上記出力側整合回路の伝送線路と上記接地
    導体間の誘電体基板の厚さは２層以上であることを特徴
    とする請求項５に記載の高周波回路モジュール。
  7. 【請求項７】２層以上の誘電体基板と、該誘電体基板上
    に形成された、半導体素子、該半導体素子の入力側整合
    回路および出力側整合回路、および接地導体を有する高
    周波回路モジュールにおいて、上記入力側整合回路の伝
    送線路と上記接地導体との間に存在する誘電体基板に設
    けられた接地導体の形状は、上記伝送線路に対向する部
    分を含むようにくり貫かれた形状であることを特徴とす
    る高周波回路モジュール。
  8. 【請求項８】上記出力側整合回路の伝送線路と上記接地
    導体との間に存在する誘電体基板に設けられた接地導体
    の形状は、上記伝送線路に対向する部分を含むようにく
    り貫かれた形状であることを特徴とする請求項７に記載
    の高周波回路モジュール。
  9. 【請求項９】請求項１乃至４のいずれか一項に記載の高
    周波回路モジュールを送信側の電力増幅器として有する
    ことを特徴とする通信装置。
  10. 【請求項１０】請求項５乃至８のいずれか一項に記載の
    高周波回路モジュールを受信側の低雑音増幅器として有
    することを特徴とする通信装置。
JP27573099A 1999-09-29 1999-09-29 高周波回路モジュールおよび通信装置 Expired - Fee Related JP3976297B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP27573099A JP3976297B2 (ja) 1999-09-29 1999-09-29 高周波回路モジュールおよび通信装置
KR1020000046552A KR100711175B1 (ko) 1999-09-29 2000-08-11 고주파 회로 모듈 및 통신 장치
US09/637,574 US6753604B1 (en) 1999-09-29 2000-08-14 High frequency circuit module and communication device
EP00117292A EP1089375B1 (en) 1999-09-29 2000-08-17 High frequency circuit module and communication device
DE60038854T DE60038854D1 (de) 1999-09-29 2000-08-17 Hochfrequenzschaltungsmodul und Kommunikationseinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27573099A JP3976297B2 (ja) 1999-09-29 1999-09-29 高周波回路モジュールおよび通信装置

Publications (2)

Publication Number Publication Date
JP2001102511A true JP2001102511A (ja) 2001-04-13
JP3976297B2 JP3976297B2 (ja) 2007-09-12

Family

ID=17559596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27573099A Expired - Fee Related JP3976297B2 (ja) 1999-09-29 1999-09-29 高周波回路モジュールおよび通信装置

Country Status (5)

Country Link
US (1) US6753604B1 (ja)
EP (1) EP1089375B1 (ja)
JP (1) JP3976297B2 (ja)
KR (1) KR100711175B1 (ja)
DE (1) DE60038854D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064630B2 (en) 2001-04-26 2006-06-20 Sony Corporation High-frequency module and its manufacturing method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2824986B1 (fr) * 2001-05-18 2003-10-31 St Microelectronics Sa Composant electronique permettant le decodage d'un canal de transmission radiofrequence vehiculant des informations numeriques codees, en particulier pour la telediffusion numerique par satellite
US6985712B2 (en) * 2001-08-27 2006-01-10 Matsushita Electric Industrial Co., Ltd. RF device and communication apparatus using the same
DE10224221A1 (de) * 2002-05-31 2003-12-11 Siemens Ag Elektrische Vorrichtung
JP3960277B2 (ja) * 2002-10-23 2007-08-15 株式会社村田製作所 高周波モジュールおよび通信装置
US7373171B2 (en) * 2003-02-14 2008-05-13 Tdk Corporation Front end module
JP2004266673A (ja) * 2003-03-03 2004-09-24 Mitsubishi Electric Corp 高周波電力増幅器
KR100608289B1 (ko) * 2004-10-01 2006-08-09 엘지이노텍 주식회사 프론트 엔드 모듈
TWI470752B (zh) * 2011-12-09 2015-01-21 Univ Nat Taipei Technology 應用於電子元件之電容式連接結構
JP5117632B1 (ja) 2012-08-21 2013-01-16 太陽誘電株式会社 高周波回路モジュール
JP5285806B1 (ja) * 2012-08-21 2013-09-11 太陽誘電株式会社 高周波回路モジュール
US9871501B2 (en) 2015-06-22 2018-01-16 Nxp Usa, Inc. RF circuit with multiple-definition RF substrate and conductive material void under a bias line
CN113466733A (zh) * 2020-03-30 2021-10-01 Oppo广东移动通信有限公司 电源性能测试方法、装置、电子设备及存储介质
CN114725642B (zh) * 2022-03-16 2023-09-19 天津大学 针对介质集成悬置线和金属-介质集成悬置线有源器件的封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
JPH04142801A (ja) * 1990-10-03 1992-05-15 Mitsubishi Electric Corp マイクロ波用パッケージ
JPH04322502A (ja) * 1991-04-22 1992-11-12 Fukushima Nippon Denki Kk 分布定数型整合回路
EP0563873B1 (en) * 1992-04-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. High frequency ceramic multi-layer substrate
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JPH07226607A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd 分波器、分波器モジュールおよび無線通信装置
JPH1013163A (ja) * 1996-06-25 1998-01-16 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JPH10135749A (ja) * 1996-10-29 1998-05-22 Nec Corp 高周波帯増幅器
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
JP2000209006A (ja) * 1999-01-14 2000-07-28 Hitachi Ltd 高周波回路モジュ―ルおよび携帯通信機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064630B2 (en) 2001-04-26 2006-06-20 Sony Corporation High-frequency module and its manufacturing method

Also Published As

Publication number Publication date
KR100711175B1 (ko) 2007-04-27
KR20010030080A (ko) 2001-04-16
DE60038854D1 (de) 2008-06-26
US6753604B1 (en) 2004-06-22
EP1089375B1 (en) 2008-05-14
EP1089375A2 (en) 2001-04-04
JP3976297B2 (ja) 2007-09-12
EP1089375A3 (en) 2002-12-11

Similar Documents

Publication Publication Date Title
US7515879B2 (en) Radio frequency circuit module
JP3139327B2 (ja) 高周波複合部品
US6424223B1 (en) MMIC power amplifier with wirebond output matching circuit
US6683512B2 (en) High frequency module having a laminate board with a plurality of dielectric layers
US6995630B2 (en) High-frequency compound switch module and communication terminal using it
US6380823B1 (en) Antenna duplexer with receiving, transmitting, and antenna terminal groups separated planarly
US7149496B2 (en) High-frequency module and radio communication apparatus
JP3800504B2 (ja) フロントエンドモジュール
CN100481725C (zh) 天线双工器和电子设备
US6788164B2 (en) Complex high frequency components
CN100397782C (zh) 双工器和使用此双工器的电子设备
EP1094538A2 (en) Multilayered ceramic RF device
JP2002517930A (ja) デュアル・モード・ディジタル・システム用電力増幅出力モジュール
JPWO2002037709A1 (ja) 高周波スイッチモジュール
JPH0818393A (ja) 分波器パッケージ
JP3976297B2 (ja) 高周波回路モジュールおよび通信装置
US8170629B2 (en) Filter having impedance matching circuits
WO2003065603A1 (en) Transmitter and/or receiver module
JP3136058B2 (ja) 平衡不平衡変換回路
JP2006528854A (ja) 小型インピーダンス変換回路
JP3021337B2 (ja) 方向性結合器
JP2000209006A (ja) 高周波回路モジュ―ルおよび携帯通信機器
US11729903B2 (en) Radio frequency module and communication device
JP2005101893A (ja) 電力増幅器モジュール
US6998943B2 (en) High-frequency power amplifier

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140629

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees