JP2001267466A - 電力増幅モジュール - Google Patents

電力増幅モジュール

Info

Publication number
JP2001267466A
JP2001267466A JP2000188396A JP2000188396A JP2001267466A JP 2001267466 A JP2001267466 A JP 2001267466A JP 2000188396 A JP2000188396 A JP 2000188396A JP 2000188396 A JP2000188396 A JP 2000188396A JP 2001267466 A JP2001267466 A JP 2001267466A
Authority
JP
Japan
Prior art keywords
dielectric substrate
power amplification
amplification module
dielectric
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000188396A
Other languages
English (en)
Inventor
Masashi Takahara
誠志 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000188396A priority Critical patent/JP2001267466A/ja
Publication of JP2001267466A publication Critical patent/JP2001267466A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

(57)【要約】 【課題】外形形状が従来より著しく小型で、伝送信号の
波長によっては、定在波が発生することのない特性の安
定した電力増幅モジュールを提供する。 【解決手段】伝送信号の周波数ｆ（Ｈｚ）、真空中での
波長λ０（ｍ）、光速Ｃｏ（ｍ／ｓ）、誘電体基板１５
の比誘電率εｒに関して、｛（Ｃｏ／ｆ）／（εｒ）
1/2｝／４に対応する長さを持つ導体パターン２０を含
む。導体パターン２０は誘電体基板１５によって支持さ
れている。誘電体基板１５は、その最大差し渡し寸法を
Ｌｍ（ｍ）としたとき、Ｌｍ＜｛（Ｃｏ／ｆ）／（ε
ｒ）1/2｝／４を満たす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、携帯電話などの通
信機器の送信部に用いられる高周波電力増幅モジュール
に関する。
【０００２】
【従来の技術】近年、携帯電話をはじめとする通信機器
の普及によりマイクロ波帯の送信部に用いられる電力増
幅モジュールへの需要が高まっている。
【０００３】電力増幅モジュールは、例えば携帯電話に
おいて、アンテナの前段に配置され、ドライバアンプか
ら出力された信号を増幅し、アンテナヘ伝える。電力増
幅モジュールは、通常、３段の増幅回路、出力整合部及
び２次高調波対策部等を含んで構成されている。各段の
増幅回路は、ＦＥＴ等で構成された半導体増幅素子、整
合回路、ドレインバイアス回路、ゲートバイアス回路等
を含み、１つの回路ブロックを形成する。
【０００４】出力整合部は、電力増幅モジュールに使用
される周波数帯、例えば８８０〜９１５ＭＨｚにおい
て、増幅する対象となる周波数帯（基本波）で、インピ
ーダンス整合をとるための回路である。
【０００５】２次高調波対策部は、基本波以外の周波数
が、出力に伝送した場合、通信機器としての特性劣化と
なるため、２次高調波成分の出力への伝送を防ぐ役割を
もつ。
【０００６】上述した回路構成を持つ電力増幅モジュー
ルを実現するに当たっては、積層型の誘電体基板を用
い、整合回路、２次高調波対策回路、ＦＥＴのバイアス
回路の一部（抵抗、キャパシタ）及びバイアス回路の
（λ／４）パターン等は、誘電体基板の各層に分配して
形成する。他の抵抗またはキャパシタの１部は面実装タ
イプのものを用い、誘電体基板上に実装する。インダク
タ素子は、誘電体基板の層に導体パターンとして形成さ
れる。ＦＥＴ等の半導体増幅素子は、ベアチップの形態
で誘電体基板上に直接実装され、または、樹脂モルード
でパッケージングされた形態で、誘電体基板上に実装さ
れる。電力増幅モジュールの外形寸法は、誘電体基板の
外形寸法によって定まる。誘電体基板の外形寸法は、搭
載される部品の数、及び、その形状によってほぼ定ま
る。従来の電力増幅モジュールでは、誘電体基板の外形
寸法が７．０×７．０ｍｍであった。
【０００７】
【発明が解決しようとする課題】近年、通信機器、特に
携帯電話では、形状の小型化が急速に進展しており、当
然の帰結として、携帯電話の１部品である電力増幅モジ
ュールにも小型化が強く求められている。
【０００８】電力増幅モジュールの小型化の要求に応え
るための１つの手段は、半導体素子、インダクタ素子、
キャパシタ素子、及び、抵抗素子等の構成部品につい
て、実装面積を削減すること、及び、形状の小型化を図
ることである。
【０００９】このうち、半導体素子は、チップ自体の製
造技術の改善や、放熱性の向上等がなされない限り、形
状の小型化は不可能である。
【００１０】キャパシタ素子、及び、抵抗素子について
は、導体パターンで形成するよりも小型な１．０×０．
５ｍｍまたは０．６×０．３ｍｍの表面実装型部品を使
用することができ、それによって電力増幅モジュールの
小型化に寄与し得る。
【００１１】インダクタ素子については、表面実装型部
品を使用するより、メアンダ状パターンにて形成し、小
型化を図ることができる。
【００１２】しかしながら、上述のような手段を採った
としても、インダクタ素子については、メアンダ状パタ
ーンを誘電体基板平面上に形成するための面積がどうし
ても必要となり、形状の小型化には限界を生じる。実
際、従来の電力増幅モジュールでは、誘電体基板の外形
寸法を７．０×７．０ｍｍに縮小するのが精一杯であっ
た。
【００１３】しかも、この種の電力増幅モジュールで
は、誘電体基板上に部品を搭載するため、処理する周波
数信号の波長によっては誘電体基板に定在波が発生し、
特性を劣化させる等の問題を生じる恐れがあった。
【００１４】本発明の課題は、外形形状を、従来より著
しく小型化した電力増幅モジュールを提供することであ
る。
【００１５】本発明のもう一つの課題は、伝送信号の波
長によって、定在波が発生することのない特性の安定し
た電力増幅モジュールを提供することである。
【００１６】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る電力増幅モジュールは、通信機器の
送信部に用いられるものであって、誘電体基板と、複数
の回路部品とを含む。前記誘電体基板は、誘電体材料で
構成されている。前記誘電体基板は、誘電体材料で構成
されている。
【００１７】前記回路部品は、伝送信号の周波数をｆ
（Ｈｚ）とし、真空中での波長をλ０（ｍ）とし、光速
をＣｏ（ｍ／ｓ）とし、前記誘電体基板の比誘電率をε
ｒとしたとき、 ｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ に対応する長さを持つ導体パターンを含み、前記誘電体
基板によって支持されている。前記誘電体基板は、その
最大差し渡し寸法をＬｍ（ｍ）としたとき、 Ｌｍ＜｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ を満たす。
【００１８】本発明に係る電力増幅モジュールにおい
て、誘電体基板によって支持される導体パターンは、
｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４に対応する長さを
持つから、導体パターンのパターン長を、誘電体基板の
比誘電率εｒに応じて、設定することができる。具体的
には、比誘電率εｒの高い誘電体材料を用いることによ
り、導体パターンのパターン長を短くし、誘電体基板の
外形形状を小型化した電力増幅モジュールを得ることが
できる。
【００１９】上記式において、項（Ｃｏ／ｆ）／（ε
ｒ）1/2は、誘電体基板上に形成された導体パターン中
を伝送される信号の実効波長λｅと定義される。導体パ
ターンのパターン長は（λｅ／４）に対応する長さを持
つ。このため、導体パターンを通って伝送される信号が
外部へ漏洩するのを阻止し、効率のよい信号伝送を行う
ことができる。
【００２０】しかも、導体パターンを支持する誘電体基
板は、その最大差し渡し寸法Ｌｍ（ｍ）が、 Ｌｍ＜｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ を満たしている。上述したように、 ｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４＝（λｅ／４） であるから、Ｌｍ＜（λｅ／４）となる。このため、定
在波の発生を抑止し、パターン間の電磁的結合を抑止で
きる。パターン間の電磁的結合の抑止は、例えば、出力
から入力への信号のまわりこみによる発振動作の抑止に
つながり、負荷変動や温度変動に対して、より特性の安
定した電力増幅モジュールを得ることができる。
【００２１】本発明において、誘電体基板の比誘電率ε
ｒは、好ましくは、εｒ＞４．５の範囲で選定する。従
来用いられていた誘電体基板の比誘電率εｒは、４．５
以下であったので、本発明に係る電力増幅モジュール
は、誘電体基板の比誘電率εｒの点で従来と異なる。
【００２２】前述したように、実効波長λｅは、誘電体
基板の比誘電率εｒが高くなるにつれて短くなるので、
誘電体基板の比誘電率εｒを、従来値４．５よりも高い
領域で選定する本発明によれば、導体パターンのパター
ン長を、従来よりも短くできる。このため、誘電体基板
の外形形状を小型化した電力増幅モジュールを得ること
ができる。
【００２３】更に、電力増幅モジュールにおいて、整合
回路を形成するインダクタンス素子は、インピーダンス
整合を行う関係上、必要な位相回転角度が得られる長さ
に設計される。誘電体基板の比誘電率εｒが高くなるに
つれて、同一値の位相回転角を得るのに必要な導体パタ
ーンのパターン長が短くなる。
【００２４】誘電体基板の比誘電率εｒを、従来の比誘
電率εｒ（≦４．５）よりは大きい値に設定した場合、
従来よりは短いパターン長で同じ位相回転角を得ること
ができる。このため、外形形状を、より一層小型化した
電力増幅モジュールを得ることができる。
【００２５】上述した点は、電力増幅モジュールにおい
て、導体パターンを用いて構成されたインダクタンス素
子の全てに適用される。従って、誘電体基板を従来より
も小型化できる。具体的には、従来は、誘電体基板の外
形寸法を７．０×７．０ｍｍに縮小するのが精一杯であ
ったが、本発明によれば、誘電体基板の外形寸法を６．
０×５．５ｍｍ以下まで縮小することができる。
【００２６】誘電体基板は、好ましくは、有機樹脂材料
とセラミック材料とを含む複合材料でなる。有機樹脂材
料とセラミック材料とを含む複合材料でなる誘電体基板
は、セラミック材料で形成された従来品と異なって、加
工工程において、クラックや層間剥離が生じにくく、機
械的強度にすぐれているので、製品としての信頼性に優
れている。また、層間の絶縁抵抗がクラックによって劣
化することがないので、キャパシタを形成するのに都合
がよい。
【００２７】本発明の他の目的、構成及び利点について
は、実施例である添付図面を参照して、更に具体的に説
明する。図は単なる例示に過ぎない。
【００２８】
【発明の実施の形態】図１は本発明に係る電力増幅モジ
ュールを用いた携帯電話におけるＲＦ出力部のブロック
図の一例を示す。本発明に係る電力増幅モジュールは、
ＲＦ出力部の送信部において、アンテナＡＮＴ１の前段
に配置され、ドライバＤＲ１から供給された信号を増幅
し、増幅された信号を、スイッチＳＷ１を介して、アン
テナＡＮＴ１ヘ伝える。ドライバＤＲ１の前段には、ミ
キサＭ１が備えられており、変調器（図示しない）から
供給される信号と、分配器ＤＩＳから供給される信号と
を、ミキサＭ１でミキシングし、ミキサＭ１の出力を、
ドライバＤＲ１に供給するようになっている。
【００２９】ＲＦ出力部の受信部は、受信アンテナＡＮ
Ｔ２、増幅器ＬＮＡ２、スイッチＳＷ２、フィルタＦ１
及びミキサＭ２等を備える。受信アンテナＡＮＴ２で受
信された信号は、増幅器ＬＮＡ２で増幅され、スイッチ
ＳＷ２を介して、フィルタＦ１に供給される。フィルタ
Ｆ１で抽出された受信信号は、ミキサＭ２において、分
配器ＤＩＳから供給される信号とミキシングされる。ミ
キサＭ２の出力は復調器に供給される。参照符号ＬＮＡ
１は増幅器である。
【００３０】電力増幅モジュールにおいて使用される周
波数帯は、一例として、８８０〜９１５ＭＨｚまたは１
７１０〜１７８５ＭＨｚであり、電力増幅モジュールに
要求される出力は、一例として、３５ｄＢｍまたは３２
ｄＢｍである。
【００３１】図２は電力増幅モジュールの具体的な回路
例を示している。図示された電気回路は、携帯電話を含
む各種の通信機器において、電力増幅モジュールとして
周知のものである。但し、図２は単なる例示に過ぎず、
本発明に係る電力増幅モジュールが、図に示される回路
に限定されるものでないことは言うまでもない。図に例
示された電力増幅モジュールは、３つの半導体増幅素子
ＦＥＴ１〜ＦＥＴ３を含んでいる。半導体増幅素子ＦＥ
Ｔ１〜ＦＥＴ３のそれぞれには、整合回路、ドレインバ
イアス回路、ゲートバイアス回路が接続され、１つの回
路ブロックを形成する。
【００３２】半導体増幅素子ＦＥＴ１〜ＦＥＴ３は電界
効果トランジスタで構成され、縦続的に接続される。半
導体増幅素子ＦＥＴ１、ＦＥＴ２は２段電力増幅回路を
構成する。入力端子Ｐｉｎから供給された入力信号は、
キャパシタＣ１１及びインピーダンス素子Ｚ１を通っ
て、半導体増幅素子ＦＥＴ１のゲートに供給される。
【００３３】キャパシタＣ１１及びインピーダンス素子
Ｚ１は、入力信号ラインのインピ−ダンス（５０Ω）
と、インピーダンス整合をとる整合回路を構成する。半
導体増幅素子ＦＥＴ１によって電力増幅された信号は、
インダクタンス素子Ｌ１とキャパシタＣ１とによって構
成された２次高調波対策部、及び、インピーダンス素子
Ｚ２と、キャパシタＣ１２と、インピーダンス素子Ｚ３
とキャパシタＣ１３とで構成されたインピーダンス整合
回路を通って、半導体増幅素子ＦＥＴ２のゲートに供給
される。
【００３４】半導体増幅素子ＦＥＴ２によって電力増幅
された信号は、インダクダンス素子Ｌ２とキャパシタＣ
２とによって構成された２次高調波対策部、及び、イン
ピーダンス素子Ｚ４と、キャパシタＣ２１と、インピー
ダンス素子Ｚ５と、キャパシタＣ２２とによって構成さ
れたインピーダンス整合回路を通して、半導体増幅素子
ＦＥＴ３のゲートに供給される。
【００３５】半導体増幅素子ＦＥＴ３によって電力増幅
された信号は、インダクダンス素子Ｌ３と、キャパシタ
Ｃ３とによって構成された２次高調波対策部、及び、イ
ンピーダンス素子Ｚ６と、キャパシタＣ３１と、インピ
ーダンス素子Ｚ７と、キャパシタＣ３２とによって構成
された出力整合回路を通して、出力端子Ｐｏｕｔに供給
され出力される。出力端子Ｐｏｕｔは、スイッチＳＷ１
を介して、アンテナＡＮＴ１（図１参照）に導かれる。
【００３６】半導体増幅素子ＦＥＴ１のゲートには、抵
抗Ｒ１１〜Ｒ１３及びキャパシタＣ１４によるゲートバ
イアス回路が接続されている。抵抗Ｒ１１、Ｒ１２は一
端が互いに接続され、抵抗Ｒ１１の他端が第１の直流電
源Ｖｇｇに接続され、抵抗Ｒ１２の他端が接地されてい
る。抵抗Ｒ１３は、抵抗Ｒ１１及び抵抗Ｒ１２の接続点
と、半導体増幅素子ＦＥＴ１のゲートとの間に接続され
ている。
【００３７】キャパシタＣ４は一端が第１の電源端子Ｖ
ｇｇに接続され、他端が接地されている。キャパシタＣ
１４は一端が抵抗Ｒ１１、Ｒ１２、Ｒ１３の接続点に接
続され、他端が接地されている。
【００３８】半導体増幅素子ＦＥＴ１のドレイン側にお
いて、整合回路を構成するインピーダンス素子Ｚ２、イ
ンピーダンス素子Ｚ３及びキャパシタＣ１２の接続点に
は、ドレインバイアス回路を構成するインダクダンス素
子Ｌ４の一端が接続されている。インダクダンス素子Ｌ
４の他端は、第２の電源端子Ｖｄｄ１に接続されてい
る。インダクダンス素子Ｌ４の他端には、キャパシタＣ
１５の一端が接続されている。キャパシタＣ１５の他端
は接地されている。
【００３９】半導体増幅素子ＦＥＴ２のゲートには、抵
抗Ｒ２１〜Ｒ２３及びキャパシタＣ２３によるゲートバ
イアス回路が接続されている。抵抗Ｒ２１、Ｒ２２は一
端が互いに接続されている。抵抗Ｒ２１の他端は第１の
電源端子Ｖｇｇに接続され、抵抗Ｒ２２の他端は接地さ
れている。抵抗Ｒ２３は、抵抗Ｒ２１及び抵抗Ｒ２２の
接続点と、半導体増幅素子ＦＥＴ２のゲートとの間に接
続されている。キャパシタＣ２３は一端が抵抗Ｒ２１〜
Ｒ２３の接続点に接続され、他端が接地されている。
【００４０】半導体増幅素子ＦＥＴ２のドレイン側にお
いて、整合回路を構成するインピーダンス素子Ｚ４、イ
ンピーダンス素子Ｚ５及びキャパシタＣ２１の接続点に
は、ドレインバイアス回路を構成するインダクダンス素
子Ｌ５の一端が接続されている。インダクダンス素子Ｌ
５の他端は、第２の電源端子Ｖｄｄ１に接続されてい
る。インダクダンス素子Ｌ５の他端には、キャパシタＣ
２４の一端が接続されている。キャパシタＣ２４の他端
は接地されている。
【００４１】半導体増幅素子ＦＥＴ３のゲートには、抵
抗Ｒ３１〜Ｒ３３及びキャパシタＣ３３によるゲートバ
イアス回路が接続されている。抵抗Ｒ３１、Ｒ３２は一
端が互いに接続され、抵抗Ｒ３１の他端が第１の直流電
源Ｖｇｇに接続され、抵抗Ｒ３２の他端が接地されてい
る。抵抗Ｒ３３は、抵抗Ｒ３１及び抵抗Ｒ３２の接続点
と、半導体増幅素子ＦＥＴ３のゲートとの間に接続され
ている。キャパシタＣ３３は一端が抵抗Ｒ３１、Ｒ３
２、Ｒ３３の接続点に接続され、他端が接地されてい
る。
【００４２】半導体増幅素子ＦＥＴ３のドレイン側にお
いて、整合回路を構成するインピーダンス素子Ｚ６、イ
ンピーダンス素子Ｚ７及びキャパシタＣ３１の接続点に
は、ドレインバイアス回路を構成するインダクダンス素
子Ｌ６の一端が接続されている。インダクダンス素子Ｌ
６の他端は、第３の電源端子Ｖｄｄ２に接続されてい
る。インダクダンス素子Ｌ６の他端には、キャパシタＣ
３４の一端が接続されている。キャパシタＣ３４の他端
は接地されている。
【００４３】次に、各段の半導体増幅素子ＦＥＴ１〜Ｆ
ＥＴ３とともに、１つの回路ブロックを構成する整合回
路、ドレインバイアス回路、ゲートバイアス回路及び２
次高調波対策部について、半導体増幅素子ＦＥＴ３を含
む最終段の回路ブロックを参照して説明する。
【００４４】図３は半導体増幅素子ＦＥＴ３を含む最終
段の回路ブロックＡ（図１参照）を抜き出して示す図で
ある。回路ブロックＡは、半導体増幅素子ＦＥＴ３と、
ゲートバイアス部Ａ１と、ドレインバイアス部Ａ２と、
２次高調波対策部Ａ３と、出力整合部Ａ４とを含んでい
る。
【００４５】出力整合部Ａ４は、電力増幅モジュールに
使用される周波数帯、例えば８８０〜９１５ＭＨｚの周
波数帯において、増幅する対象となる周波数帯（基本
波）で、インピーダンス整合をとるための回路である。
【００４６】２次高調波対策部Ａ３は、基本波以外の周
波数が、出力に伝送した場合、通信機器としての特性劣
化となるため、２次高調波成分の出力への伝送を防ぐ役
割をもつ。このため、インダクタンス素子Ｌ３及びキャ
パシタＣ３からなる回路のインピーダンスは、半導体増
幅素子ＦＥＴ３のドレイン端子から出力端子Ｐｏｕｔ側
を見た場合のインピーダンスＺＬが、２次高調波の周波
数でゼロとなるように設計される。
【００４７】ゲートバイアス部Ａ１及びドレインバイア
ス部Ａ２は、半導体増幅素子ＦＥＴ３を増幅器として機
能させるために、半導体増幅素子ＦＥＴ３に直流バイア
スを印加するためのものである。例えば、ゲート端子に
直流電圧１．５ｖ、ドレインバイアス端子に直流電圧
３．５ｖを供給し、直流電流１．０Ａを流した状態で、
ｆ＝９００ＭＨｚ、Ｐ＝０ｄＢｍの信号をゲート端子に
入力すると、ドレイン端子に３３ｄＢｍの信号が得ら
れ、半導体増幅素子ＦＥＴ３では３３ｄＢの増幅度が得
られる。増幅度は、バイアスの電圧値や電流値により制
御可能である。例えば、ドレイン端子及びゲート端子に
印加される直流電圧を０ｖとすれば、ｆ＝９００ＭＨ
ｚ、Ｐ＝０ｄＢｍの信号入力に対し、−２０ｄＢｍの出
力となりＦＥＴの増幅度は−２０ｄＢとなる。
【００４８】また、ドレインバイアス部Ａ２では、半導
体増幅素子ＦＥＴ３に直流バイアスを印加させると共
に、信号を外部へ漏洩させないようにするため、インダ
クタタンス素子Ｌ６を、（λ／４）パターン長を有する
ストリップライン（導体パターン）によって構成し、接
地されたキャパシタＣ３４と接続してある。
【００４９】ゲートバイアス部Ａ１においても、半導体
増幅素子ＦＥＴ３に直流バイアスを印加させると共に、
信号を外部へ漏洩させないようにするため、抵抗Ｒ３３
の一端に、接地されたキャパシタＣ３３を接続し、信号
周波数（一例としてｆ＝８８０〜９２０ＭＨｚ）におい
て、外部電源の入力インピーダンスと、インピーダンス
的にアイソレーションをとっている。
【００５０】半導体増幅素子ＦＥＴ１、ＦＥＴ２を含む
回路ブロックにおいても、半導体増幅素子ＦＥＴ３の場
合と同様の目的から、ゲートバイアス部、ドレインバイ
アス部、２次高調波対策部及びインピーダンス整合部を
有する。また、ドレインバイアス部において、信号を外
部へ漏洩させないようにするため、インダクタタンス素
子Ｌ４、Ｌ５のそれぞれは、（λ／４）パターン長を有
するストリップライン（導体パターン）によって構成す
る。
【００５１】図４は図２、図３に示した回路構成を有す
る本発明に係る電力増幅モジュールの平面図、図５は図
４に示した電力増幅モジュールの部分断面図、図６は図
４及び図５に示した電力増幅モジュールの第２層目を示
す切断平面図、図７は図４及び図５に示した電力増幅モ
ジュールの第３層目を示す切断平面図、図８は図４及び
図５に示した電力増幅モジュールの第４層目を示す切断
平面図、図９は図４及び図５に示した電力増幅モジュー
ルの第５層目を示す切断平面図である。
【００５２】図示実施例の電力増幅モジュールは、誘電
体基板１と、半導体チップ３とを含む。誘電体基板１
は、誘電体材料で構成され、面内に切り抜き部５を有し
ている。誘電体基板１は、上から見て、第１の誘電体基
板１１、第２の誘電体基板１２、第３の誘電体基板１
３、第４の誘電体基板１４及び第５の誘電体基板１５を
積層した構成となっている。誘電体基板１は互いに独立
する第１〜第５の誘電体基板１１〜１５を順次に積層
し、接着してもよいし、あるいは、連続塗布法によっ
て、第１〜第５の誘電体基板１１〜１５を構成する誘電
体層、及び、必要な導体パターンを積層することによっ
て形成してもよい。
【００５３】第１〜第５の誘電体基板は、図１に示され
た回路図に含まれる回路部品のうち、受動回路部品を搭
載し、かつ、受動回路部品を必要な回路構成となるよう
に接続する。回路部品の配置については、特に限定はな
いが、採用し得る一例を次に示す。例えば、第１の誘電
体基板１１の表面（上面）に、図１において、バイアス
回路を構成する回路素子の一部、及び、インピーダンス
整合回路を構成する回路素子を搭載する。具体的には、
抵抗Ｒ１１〜Ｒ３３及びコンデンサＣ１１〜Ｃ３２、イ
ンピーダンス素子Ｚ１〜Ｚ７等である。これらの回路部
品は、チップ部品で構成し、第１の誘電体基板１１の表
面に予め形成された導体パターン１６に対して、半田付
け等の手段によって取り付けることができる。または、
これらの回路部品の一部は、第１の誘電体基板１１の表
面に形成された導体パターン１６によって構成してもよ
い。
【００５４】第２の誘電体基板１２は、図６に示すよう
に、第１の誘電体基板１１の下面と接合される表面に、
ＧＮＤとなる導体パターン、及び、キャパシタ用導体パ
ターン等を形成することができる。図６はＧＮＤとなる
導体パターン１７を示している。
【００５５】第３の誘電体基板１３は、図７に示すよう
に、第２の誘電体基板１２の下面と接合される表面に、
キャパシタ用導体パターン１８を形成することができ
る。図７は図２、３のキャパシタＣ１、Ｃ３のための導
体パターン１８を形成した例を示している。キャパシタ
Ｃ１、Ｃ３は第２の誘電体基板１２に形成されたＧＮＤ
用導体パターンと対向する。
【００５６】第４の誘電体基板１４は、図８に示すよう
に、第３の誘電体基板１３の下面と接合される表面に、
ＧＮＤとなる導体パターン１９を形成することができ
る。
【００５７】更に、第５の誘電体基板１５は、図９に示
すように、ドレインバイアス回路に含まれるインダクタ
ンス素子Ｌ４、Ｌ５及びＬ６を構成するストリップライ
ン２０４、２０５、２０６が形成されている。
【００５８】誘電体基板１には、所定の適切な位置に、
任意数のスルーホール２５、２６が設けられている。ス
ルーホール２５は、その内部に充填された導体により、
例えば、第１の誘電体基板１１の表面に形成された導体
パターン１６、第２の誘電体基板１２に表面に形成され
た導体パターン１７及び第４の誘電体基板１４に形成さ
れた導体パターン１９を電気的に接続するために使用さ
れる。スルーホール２６は、その内部に充填された導体
により、例えば、第１の誘電体基板１１の表面に形成さ
れた導体パターン１６及び第３の誘電体基板１３に形成
された導体パターン１８を電気的に接続するために使用
される。
【００５９】半導体チップ３は、図２において、半導体
増幅素子ＦＥＴ１〜ＦＥＴ３を含み、誘電体基板１に設
けられた切り抜き孔５の内部に挿入され、第５の誘電体
基板１５に設けられた導体パターン２０上に銀ペ−スト
などの導電性接着剤を介して接合されている。
【００６０】半導体チップ３の電極は、ワイヤーボンデ
ィング２３により、第４の誘電体基板１４上に形成され
た導体パターン２０上に接続される。また、半導体チッ
プ３は、その信頼性確保のため、封止用樹脂２４によ
り、封止された状態で実装される。
【００６１】誘電体基板１には、信号入力用端子Ｐｉ
ｎ、信号出力用端子Ｐｏｕｔ、接地端子ＧＮＤ及び第１
〜第５の電源端子Ｖｇｇ、Ｖｄｄ１、Ｖｄｄ２等が側面
電極の形態で付与される。
【００６２】上述した電力増幅モジュールにおいて、第
５の誘電体基板１５上に形成されたインダクタンスＬ
４、Ｌ５及びＬ６は、伝送信号の周波数をｆ（Ｈｚ）と
し、真空中での波長をλ０（ｍ）とし、光速をＣｏ（ｍ
／ｓ）とし、第５の誘電体基板１５の比誘電率をεｒと
したとき、パターン長が、 ｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ となるように設定する。
【００６３】上記式において、項（Ｃｏ／ｆ）／（ε
ｒ）1/2は、第５の誘電体基板１５上に形成されたスト
リップライン２０４、２０５、２０６中を伝送される信
号の実効波長λｅである。ストリップライン２０４、２
０５、２０６は（λｅ／４）のパターン長を持つ。この
ため、ストリップライン２０４、２０５、２０６を通っ
て伝送される信号が外部へ漏洩するのを阻止し、効率の
よい信号伝送を行うことができる。パターン長はストリ
ップライン２０４、２０５、２０６の幅の中心部を通っ
て得られた長さとする。
【００６４】しかも、ストリップライン２０４、２０
５、２０６は｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４に対
応する長さを持つから、ストリップライン２０４、２０
５、２０６のパターン長を、第５の誘電体基板１５の比
誘電率εｒに応じて、設定することができる。具体的に
は、比誘電率εｒの高い誘電体材料を用いることによ
り、各ストリップライン２０４、２０５、２０６のパタ
ーン長を短くし、誘電体基板の外形形状を小型化するこ
とができる。
【００６５】ストリップライン２０４、２０５、２０６
を支持する第５の誘電体基板１５は、その最大差し渡し
寸法をＬｍ（ｍ）としたとき、 Ｌｍ＜｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ を満たす。
【００６６】ここで、実効波長λｅを用いると、 ｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４＝（λｅ／４） であるから、Ｌｍ＜（λｅ／４）となる。このため、第
５の誘電体基板１５に、定在波が発生するのを抑止し、
パターン間の電磁的結合を抑止できる。パターン間の電
磁的結合の抑止は、例えば、出力から入力への信号のま
わりこみによる発振動作の抑止につながり、負荷変動や
温度変動に対して、より特性の安定した電力増幅モジュ
ールを得ることができる。実施例において、第５の誘電
体基板１５は四角形である。従って、最大差し渡し寸法
Ｌｍは対角長となる。第５の誘電体基板１５は四角形以
外の他の形状を採ることができる。この場合は、対向間
隔が最大となる外形寸法が、最大差し渡し寸法Ｌｍとな
る。
【００６７】第１〜第４の誘電体基板１１〜１４の外形
及び最大差し渡し寸法は、第５の誘電体基板１５のそれ
に合わせる。これにより、誘電体基板１の全体として、
外形形状を小型化した電力制御モジュールを得ることが
できる。
【００６８】本発明において、誘電体基板の比誘電率ε
ｒは、好ましくは、εｒ＞４．５の範囲で選定する。従
来、誘電体基板として、ガラスエポキシ樹脂が用いら
れ、比誘電率εｒは４．５以下であった。従って、本発
明に係る電力増幅モジュールは、誘電体基板の比誘電率
εｒの点で従来と異なる。
【００６９】図１０は第５の誘電体基板１５の比誘電率
εｒと、インダクタンス素子Ｌ４、Ｌ５、Ｌ６を構成す
るストリップライン２０４、２０５、２０６のパターン
長（ｍｍ）との関係を示す図である。図１０のデータ
は、伝送信号の周波数ｆ＝９００ＭＨｚ、ストリップラ
インの幅＝２００μｍ、第５の誘電体基板１５の厚さ＝
１００μｍとして得られたものである。パターン長は
（λｅ／４）である。図１０の縦軸にとられたパターン
長（λｅ／４）は、 （λｅ／４）＝｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ と表される。
【００７０】図１０に示すように、導体パターン２０の
パターン長（λｅ／４）は、第５の誘電体基板１５の比
誘電率εｒが高くなるにつれて短くなる。第５の誘電体
基板１５の比誘電率εｒを、従来値４．５に設定した場
合、パターン長（λｅ／４）は３９．２ｍｍとなる。
【００７１】これに対して、第５の誘電体基板１５の比
誘電率εｒを、従来値４．５よりも高い領域で選定する
ことにより、パターン長（λｅ／４）を、従来よりも短
くできる。具体的には、比誘電率εｒを１４に設定した
場合には、パターン長（λｅ／４）は、２２．３（ｍ
ｍ）まで縮小される。このため、外形形状を小型化した
電力増幅モジュールを得ることができる。
【００７２】誘電体基板上に導体パターンを形成してイ
ンダクタンス素子とすることは従来より行われていた
が、導体パターンの縮小という観点から、誘電体基板に
おいて選択されるべき比誘電率εｒが検討されたことは
なかった。また、比誘電率εｒが４．５を越える誘電体
基板を用いた従来例は見出すことができない。
【００７３】また、図１０を参照すると、比誘電率εｒ
が４．５よりも低い領域では、比誘電率εｒの単位変化
量に対する実効波長λｅの変化量が急激に増大するのに
対し、比誘電率εｒが４．５よりも高い領域では、比誘
電率εｒの単位変化量に対するパターン長（λｅ／４）
の変化量が小さい。即ち、比誘電率εｒ＝４．５の付近
を、一種の変曲点と看做すことができる。
【００７４】図１１はパターン長（λｅ／４）と位相回
転角度との関係を示す図である。図１０のデータは、伝
送信号の周波数ｆ＝９００ＭＨｚ、ストリップラインの
幅＝２００μｍ、誘電体基板の厚さ＝１００μｍとして
得られたものである。
【００７５】電力増幅モジュールにおいて、整合回路を
形成するインダクタンス素子は、インピーダンス整合を
行う関係上、必要な位相回転角度が得られる長さに設計
される。図１１に示すように、誘電体基板の比誘電率ε
ｒが高くなるにつれて、同一値の位相回転角を得るのに
必要な導体パターンのパターン長が短くなる。本発明で
は、誘電体基板の比誘電率εｒを、従来の比誘電率εｒ
（≦４．５）よりは大きい値に設定してあるので、従来
よりは短いパターン長で同じ位相回転角を得ることがで
きる。このため、外形形状を、より一層小型化した電力
増幅モジュールを得ることができる。
【００７６】より具体的に述べると、位相回転９０度を
得るのに、εｒ＝４．５の場合、２４．０ｍｍ必要であ
るのに対し、εｒ＝１４．０とすることで、１８．５ｍ
ｍでよい。
【００７７】上述した導体パターンのパターン長（λｅ
／４）と、位相回転角度との関係は、整合回路を形成す
るインダクタンス素子のみならず、第５の誘電体基板１
５に形成されたストリップライン２０４、２０５、２０
６についても妥当する。例えば、図１０において、位相
回転１８０度（λ／４）を得るのに、比誘電率εｒ＝
４．５の場合、３９．２ｍｍのパターン長（λｅ／４）
が必要であるのに対し、比誘電率εｒ＝１４．０とする
ことにより、２２．３ｍｍのパターン長（λｅ／４）で
よいことになる。
【００７８】上述した点は、電力増幅モジュールにおい
て、ストリップラインを用いて構成されたインダクタン
ス素子の全てに適用される。従って、誘電体基板を従来
よりも小型化できる。具体的には、従来は、誘電体基板
の外形寸法を７．０×７．０ｍｍに縮小するのが精一杯
であったが、本発明によれば、誘電体基板の外形寸法を
６．０×５．５ｍｍ以下まで縮小することができる。
【００７９】誘電体基板は、好ましくは、有機樹脂材料
とセラミック材料とを含む複合材料でなる。有機樹脂材
料とセラミック材料とを含む複合材料でなる誘電体基板
は、セラミック材料で形成された従来品と異なって、加
工工程において、クラックや層間剥離が生じにくく、機
械的強度にすぐれているので、製品としての信頼性に優
れている。また、層間の絶縁抵抗がクラックによって劣
化することがないので、キャパシタを形成するのに都合
がよい。
【００８０】有機樹脂材料としては、ポリビニルベンジ
ルエーテル化合物を用いることができる。ポリビニルベ
ンジルエーテル化合物とセラミック材料との混合材料を
用いることにより、比誘電率εｒが約７〜１４の誘電体
基板を得ることができる。しかも、高いＱ値も取得でき
る。
【００８１】ポリビニルベンジルエーテル化合物として
は、比誘電率が２．５〜３．５の範囲にあり、誘電正接
が０．００２５〜０．００５の範囲にあるものを用いる
ことが好ましい。
【００８２】また、セラミック材料としては、チタンバ
リウム系セラミックスを用いることができる。チタンバ
リウム系セラミックスは、酸化バリウムと、酸化チタン
とを含む。チタンバリウム系セラミックスは、更に、酸
化ネオジウム、酸化マンガンまたは酸化ビスマスの少な
くとも一種を含んでもよい。チタンバリウム系セラミッ
クスの一例としては、Ｂａ０−Ｔｉ０2−Ｎｄ2０3系セ
ラミックスを挙げることができる。
【００８３】実施例において、誘電体基板は、比誘電率
εｒが７〜１４の範囲にあり、かつ、誘電正接が０．０
１〜０．００２の範囲にあるように構成する。この場
合、ポリビニルベンジルエーテル化合物の含有率をａ
（ｖｏｌ％）とし、チタンバリウム系セラミックスの含
有率をｂ（ｖｏｌ％）とし、 ａ：ｂ＝（７０：３０）〜（４０：６０）（但し、ａ＋
ｂ＝１００） の範囲の割合で混合する。混合材料によれば、比誘電率
εｒ＝７〜１４、かつ、誘電正接＝０．０１〜０．００
２の誘電体基板を実現できる。
【００８４】一例として、比（ａ：ｂ）を、 ａ：ｂ＝７０：３０ とした組成では、比誘電率εｒ＝９、誘電正接＝０．０
０３となった。また、 ａ：ｂ＝４０：６０ とした組成では、比誘電率εｒ＝１２、誘電正接＝０．
００３となった。
【００８５】また、誘電体基板の機械的強度を増大させ
る手段として、ポリビニルベンジルエーテル化合物と、
チタンバリウム系セラミックスとの混合物に、ガラスク
ロスを埋設してもよい。ガラスクロスは、ＳｉＯ2を主
成分とするもので、誘電体基板の骨格を形成する役割を
担う。利用できるガラスクロスの組成例を下に示す。
【００８６】＜ガラスクロスの組成例＞ ＳｉＯ2：５６ｖｏｌ％ ＭｇＢ2Ｏ3：１０ｖｏｌ％ Ａｌ2Ｏ3：１７ｖｏｌ％ ＣａＯ：１７ｖｏｌ％ 更にガラスクロスの有無にかかわらず、難燃剤を添加し
てもよい。難燃剤の具体例としては、テトラプロモジフ
ェノールＡ変形ポリビニルベンジルエーテル化合物を挙
げることができる。
【００８７】ポリビニルベンジルエーテル化合物、チタ
ンバリウム系セラミックス、ガラスクロス及び難燃剤を
用いた誘電体基板の特性例を示す。ポリビニルベンジル
エーテル化合物の含有率をａ（ｖｏｌ％）とし、チタン
バリウム系セラミックスの含有率をｂ（ｖｏｌ％）と
し、ガラスクロスの含有率をｃ（ｖｏｌ％）とし、難燃
剤の含有率をｄ（ｖｏｌ％）として、比（ａ：ｂ：ｃ：
ｄ）を、 ａ：ｂ：ｃ：ｄ＝３０：４５：２０：５ とした例では、比誘電率εｒ＝９、誘電正接＝０．００
３となった。また、 ａ：ｂ：ｃ：ｄ＝２５：５０：２０：５ とした例では、比誘電率εｒ＝１２、誘電正接＝０．０
０３となった。
【００８８】上述した混合材料によれば、高い比誘電率
εｒを確保することができるので、誘電体基板の比誘電
率を利用してキャパシタを構成する場合にも、極めて有
効である。例えば、図５において、第５の誘電体基板１
５のみならず、第１の誘電体基板１１〜第４の誘電体基
板１４をも、上述した混合材料を用いて構成し、第１の
誘電体基板１１〜第４の誘電体基板１４の層間にキャパ
シタ用電極を形成し、第１〜第４の誘電体基板１１〜１
４の高い比誘電率εｒを利用して、キャパシタを形成す
ることができる。これにより、第１の誘電体基板１１の
表面に実装すべきキャパシタを省略することも可能であ
る。
【００８９】次に、具体的な設計例について述べる。伝
送信号の周波数ｆ＝９００ＭＨｚ、導体パターンの幅ｗ
＝２００μｍ、誘電体基板の厚さ＝１００μｍとし、外
形寸法６．０×５．５ｍｍの基板を得るものとする。
【００９０】まず、図１２に図示するように、外形寸法
６．０×５．５ｍｍを達成するのに必要なパターン長
（λｅ／４）が２４．０（ｍｍ）以下であることから、
比誘電率εｒが１０．０以上必要と定義する。
【００９１】次に、図１３に図示するように、信号周波
数の基本波（９００ＭＨｚ）の２倍波（１８００ＭＨ
ｚ）において発振動作しないように、ストリップライン
のパターン長（λｅ／４）が１０．０ｍｍ以上となるよ
うに、比誘電率εｒの上限値を１４．０と定義する。
【００９２】２倍波で考慮した条件であれば、基本波で
問題が生じることはない。結局、比誘電率εｒ＝１０以
上１４．０以下とすることにより、外形寸法６．０×
５．５ｍｍまで小型化され、ｆ＝９００〜１８００ＭＨ
ｚ（基本波から２倍波の周波数帯域）において、整合回
路、バイアス素子を含め、定在波の発生を妨げ、動作の
安定した電力増幅モジュールを得ることができる。
【００９３】整合回路を構成するインピーダンス素子Ｚ
１〜Ｚ７（図２参照）をストリップラインで構成する場
合、これらのストリップラインは、ドレインバイアス用
インダクタンス素子Ｌ４、Ｌ５、Ｌ６を構成するストリ
ップライン２０４、２０５、２０６と比べ、実効波長λ
ｅが長くなるので、ストリップライン２０４、２０５、
２０６にて考慮した条件は、整合回路を構成するインピ
ーダンス素子Ｚ１〜Ｚ７（図２参照）をストリップライ
ンで構成した場合も適用できる。
【００９４】
【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （ａ）外形形状を、従来より著しく小型化した電力増幅
モジュールを提供することができる。 （ｂ）伝送信号の波長によって定在波が発生することの
ない特性の安定した電力増幅モジュールを提供すること
ができる。
【図面の簡単な説明】
【図１】本発明に係る電力増幅モジュールを用いた携帯
電話におけるＲＦ出力部のブロック図である。
【図２】本発明の適用される電力増幅モジュールの具体
的な回路図である。
【図３】半導体増幅素子を含む最終段の回路ブロックを
抜き出して示す図である。
【図４】図２、図３に示した回路構成を有する本発明に
係る電力増幅モジュールの平面図である。
【図５】図４に示した電力増幅モジュールの部分断面図
である。
【図６】図４及び図５に示した電力増幅モジュールの第
２層目を示す切断平面図である。
【図７】図４及び図５に示した電力増幅モジュールの第
３層目を示す切断平面図である。
【図８】図４及び図５に示した電力増幅モジュールの第
４層目を示す切断平面図である。
【図９】図４及び図５に示した電力増幅モジュールの第
５層目を示す切断平面図である。
【図１０】誘電体基板の比誘電率と、ストリップライン
のパターン長（λｅ／４）との関係を示す図である。
【図１１】ストリップラインのパターン長（λｅ／４）
と位相回転角度との関係を示す図である。
【図１２】誘電体基板の比誘電率と、ストリップライン
のパターン長（λｅ／４）との関係を示す図で、比誘電
率εｒの下限値決定について説明する図である。
【図１３】誘電体基板の比誘電率εｒと、ストリップラ
インのパターン長（λｅ／４）との関係を示す図で、比
誘電率εｒの上限値決定について説明する図である。
【符号の説明】
１ 誘電体基板 Ｌ４、Ｌ５、Ｌ６ インダクタンス素子 Ｌｍ 最大差し渡し寸法
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ Ｇ Ｈ０１Ｌ 23/14 Ｒ Ｆターム(参考） 5E346 AA13 AA43 BB02 CC04 CC09 CC16 CC21 EE01 HH03 5J014 CA24 CA42 CA56 5J067 AA04 AA41 AA67 CA27 CA54 CA76 CA92 FA16 HA09 HA25 HA29 HA33 KA13 KA29 KA42 KA48 KA66 KS17 KS25 KS28 LS12 MA08 MA22 QA04 QA05 QA06 QS05 QS16 QS17 SA14 TA01 TA02 5J091 AA04 AA41 AA67 CA27 CA54 CA76 CA92 FA16 HA09 HA25 HA29 HA33 KA13 KA29 KA42 KA48 KA66 KA68 MA08 MA22 QA04 QA05 QA06 SA14 TA01 TA02 UW08

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 誘電体基板と、複数の回路部品とを含
    み、通信機器の送信部に用いられる電力増幅モジュール
    であって、 前記回路部品は、伝送信号の周波数をｆ（Ｈｚ）とし、
    真空中での波長をλ０（ｍ）とし、光速をＣｏ（ｍ／
    ｓ）とし、前記誘電体基板の比誘電率をεｒとしたと
    き、 ｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ に対応する長さを持つ導体パターンを含み、前記誘電体
    基板によって支持されており、 前記誘電体基板は、その最大差し渡し寸法をＬｍ（ｍ）
    としたとき、 Ｌｍ＜｛（Ｃｏ／ｆ）／（εｒ）1/2｝／４ を満たす電力増幅モジュール。
  2. 【請求項２】 請求項１に記載された電力増幅モジュー
    ルであって、 前記誘電体基板の比誘電率εｒは、４．５よりは大きい
    電力増幅モジュール。
  3. 【請求項３】 請求項１または２の何れかに記載された
    電力増幅モジュールであって、 前記誘電体基板は、有機樹脂材料とセラミック材料とを
    含む複合材料でなる電力増幅モジュール。
  4. 【請求項４】 請求項３に記載された電力増幅モジュー
    ルであって、 前記有機樹脂材料はポリビニルベンジルエーテル化合物
    を含み、比誘電率が２．５〜３．５の範囲にあり、誘電
    正接が０．００２５〜０．００５の範囲にある電力増幅
    モジュール。
  5. 【請求項５】 請求項４に記載された電力増幅モジュー
    ルであって、 前記セラミック材料はチタンバリウム系セラミックスを
    含み、 前記ポリビニルベンジルエーテル化合物の含有率をａ
    （ｖｏｌ％）とし、前記チタンバリウム系セラミックス
    の含有率をｂ（ｖｏｌ％）としたとき、 ａ：ｂ＝（７０：３０）〜（４０：６０） を満たす電力増幅モジュール。
JP2000188396A 2000-01-12 2000-06-22 電力増幅モジュール Pending JP2001267466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000188396A JP2001267466A (ja) 2000-01-12 2000-06-22 電力増幅モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000004063 2000-01-12
JP2000-4063 2000-01-12
JP2000188396A JP2001267466A (ja) 2000-01-12 2000-06-22 電力増幅モジュール

Publications (1)

Publication Number Publication Date
JP2001267466A true JP2001267466A (ja) 2001-09-28

Family

ID=26583413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000188396A Pending JP2001267466A (ja) 2000-01-12 2000-06-22 電力増幅モジュール

Country Status (1)

Country Link
JP (1) JP2001267466A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252298A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 配線基板及びそれを用いた半導体装置
WO2004077601A1 (ja) * 2003-02-28 2004-09-10 Ykc Corporation 有機樹脂多層基板
JP2009201136A (ja) * 2001-12-13 2009-09-03 Renesas Technology Corp 高周波電力増幅器モジュール
JP2010021198A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 配線基板及びそれを用いた半導体装置
JPWO2022070384A1 (ja) * 2020-10-01 2022-04-07

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252298A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 配線基板及びそれを用いた半導体装置
JP2009201136A (ja) * 2001-12-13 2009-09-03 Renesas Technology Corp 高周波電力増幅器モジュール
WO2004077601A1 (ja) * 2003-02-28 2004-09-10 Ykc Corporation 有機樹脂多層基板
JP2010021198A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 配線基板及びそれを用いた半導体装置
JPWO2022070384A1 (ja) * 2020-10-01 2022-04-07
WO2022070384A1 (ja) * 2020-10-01 2022-04-07 三菱電機株式会社 半導体装置
JP7281061B2 (ja) 2020-10-01 2023-05-25 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6456172B1 (en) Multilayered ceramic RF device
US7978031B2 (en) High frequency module provided with power amplifier
US6917259B2 (en) High-frequency module substrate device
US20020072147A1 (en) High-frequency circuit board unit, high frequency module using the same unit, electronic apparatus using the same module, and manufacturing method for the high-frequency circuit board unit
US20050030107A1 (en) Semiconductor device
EP1094538A2 (en) Multilayered ceramic RF device
US20020097094A1 (en) Mmic power amplifier with wirebond output matching circuit
US7176756B2 (en) Inductor element containing circuit board and power amplifier module
KR100711175B1 (ko) 고주파 회로 모듈 및 통신 장치
JP2003197835A (ja) 電力増幅モジュール及び電力増幅モジュール用要素集合体
JP2001267466A (ja) 電力増幅モジュール
US6700792B1 (en) High-frequency composite component and portable wireless device incorporating the component
JP4264182B2 (ja) 薄膜広帯域カップラ
JP3851184B2 (ja) フロントエンドモジュール
JP2004297455A (ja) 高周波モジュール
JP2000209006A (ja) 高周波回路モジュ―ルおよび携帯通信機器
JP2003068927A (ja) 電力増幅モジュール及び電力増幅モジュール用誘電体基板
KR20020005482A (ko) 비가역 회로소자 및 통신 장치
JP2005210074A (ja) 多層基板及びパワーアンプモジュール
JP2002141757A (ja) パワーアンプモジュール、パワーアンプモジュール用誘電体基板及び通信端末装置
US6538890B2 (en) Heat sink element and high-frequency electronic circuit substrate using such
JP2001024463A (ja) 帯域阻止フィルタ、受信モジュール及び携帯無線機
JP2003008343A (ja) 電力増幅装置
JP2003124426A (ja) 高周波パワーアンプモジュール
JP2003198213A (ja) 高周波用配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040818