JP2002141757A

JP2002141757A - パワーアンプモジュール、パワーアンプモジュール用誘電体基板及び通信端末装置

Info

Publication number: JP2002141757A
Application number: JP2001238180A
Authority: JP
Inventors: Masashi Takahara; 誠志高原; Minoru Takatani; 稔高谷
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2000-08-08
Filing date: 2001-08-06
Publication date: 2002-05-17

Abstract

(57)【要約】【課題】小型で、放熱性に優れ、オン抵抗増加による出
力低下や効率低下を防止するのに有効なパワーアンプモ
ジュールを提供する。【解決手段】誘電体基板１は、誘電体層１１〜１５を含
む。誘電体層１１〜１５の少なくとも一つは、有機樹脂
材料とセラミック誘電体粉末とを含む混合材料でなるハ
イブリッド層である。ハイブリッド層は、比誘電率が７
〜１４の範囲にあり、誘電正接が０．０１〜０．００２
の範囲にある。回路要素の少なくとも一部は誘電体層１
１〜１５の内のハイブリッド層を利用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話などの通
信端末装置、その送信部に用いられるパワーアンプモジ
ュール及びパワーアンプモジュール用誘電体基板に関す
る。

【０００２】

【従来の技術】近年、携帯電話をはじめとする通信端末
装置の普及によりマイクロ波帯の送信部に用いられるパ
ワーアンプモジュールへの需要が高まっている。

【０００３】パワーアンプモジュールは、例えば携帯電
話において、アンテナの前段に配置され、ドライバアン
プから出力された信号を増幅し、アンテナヘ伝える。パ
ワーアンプモジュールは、通常、３段の増幅回路、出力
整合部及び２次高調波対策部等を含んで構成されてい
る。各段の増幅回路は、ＦＥＴ等で構成された半導体増
幅素子、整合回路、ドレインバイアス回路、ゲートバイ
アス回路等を含み、１つの回路ブロックを形成する。

【０００４】出力整合部は、パワーアンプモジュールに
使用される周波数帯、例えば８８０〜９１５ＭＨｚにお
いて、増幅する対象となる周波数帯（基本波）で、イン
ピーダンス整合をとるための回路である。

【０００５】２次高調波対策部は、基本波以外の周波数
が、出力に伝送した場合、通信端末装置としての特性劣
化となるため、２次高調波成分の出力への伝送を防ぐ役
割をもつ。

【０００６】上述した回路構成を持つパワーアンプモジ
ュールを実現するに当たっては、積層型の誘電体基板を
用い、整合回路、２次高調波対策回路、ＦＥＴのバイア
ス回路の一部（抵抗、キャパシタ）及びバイアス回路の
（λ／４）パターン等は、誘電体基板の各層に分配して
形成する。他の抵抗またはキャパシタの１部は面実装タ
イプのものを用い、誘電体基板上に実装する。インダク
タ素子は、誘電体基板の層に導体パターンとして形成さ
れる。ＦＥＴ等の半導体増幅素子は、ベアチップの形態
で誘電体基板上に直接実装され、または、樹脂モルード
でパッケージングされた形態で、誘電体基板上に実装さ
れる。

【０００７】近年、通信端末装置、特に携帯電話では、
形状の小型化が急速に進展しており、当然の帰結とし
て、携帯電話の１部品であるパワーアンプモジュールに
も小型化が強く求められている。

【０００８】パワーアンプモジュールの小型化の要求に
応えるための１つの手段は、半導体素子、インダクタ素
子、キャパシタ素子、及び、抵抗素子等の構成部品につ
いて、実装面積を削減すること、及び、形状の小型化を
図ることである。このうち、半導体素子は、チップ自体
の製造技術の改善や、放熱性の向上等がなされない限
り、形状の小型化は不可能である。

【０００９】キャパシタ素子、及び、抵抗素子について
は、導体パターンで形成するよりも小型な１．０×０．
５ｍｍまたは０．６×０．３ｍｍの表面実装型部品を使
用することができ、それによってパワーアンプモジュー
ルの小型化に寄与し得る。インダクタ素子については、
表面実装型部品を使用するより、ミアンダ状パターンに
て形成し、小型化を図ることができる。

【００１０】しかしながら、上述のような手段を採った
としても、インダクタ素子については、ミアンダ状パタ
ーンを誘電体基板平面上に形成するための面積がどうし
ても必要となり、形状の小型化には限界を生じる。実
際、従来のパワーアンプモジュールでは、誘電体基板の
外形寸法を７．０×７．０ｍｍに縮小するのが精一杯で
あった。

【００１１】更に、従来のパワーアンプモジュールで
は、誘電体基板材料として、ガラスを主成分とするガラ
ス／セラミックス材料を用いていた。パワーアンプモジ
ュールでは、誘電体基板に搭載される半導体素子に発生
した熱を放熱しなければならない。ガラス／セラミック
系誘電体基板を用いた場合、予め、サーマルビア加工を
施して、サーマルビア内に導電性ペーストを充填したシ
ートを複数層積層し、シート間において、サーマルビア
を順次に接続する必要がある。

【００１２】しかし、サーマルビアは、必ずしも、表層
のシートから最下層のシートまで、同一位置で形成され
ず、例えば、１０〜１００μｍ程度の位置ずれが生じて
しまう。このため、シート積層によって得られた誘電体
基板上に搭載された半導体素子の放熱特性に、少なから
ず影響してしまい、放熱効果が悪くなる。この結果、半
導体素子の温度上昇を、設計値に抑えることができず、
半導体素子の温度が設計値よりも上昇してしまい、半導
体素子のオン抵抗の増大、出力の低下及び効率の低下を
招いていた。

【００１３】しかも、ガラス／セラミックスを用いた誘
電体基板は、脆く、破損し易い。具体的には基板の曲げ
強度が問題であり、パワーアンプモジュールをマザーボ
ードへ搭載する際に、誘電体基板に、割れ、クラックが
生じ、製品としての信頼性、及び、品質に問題が生じて
いた。

【００１４】別の放熱構造として、誘電体基板内にキャ
ビティを形成し、その中に、半導体素子を実装し、半導
体素子の下部に設置された放熱用パターンと基板最下層
までの層数をできるだけ少なくする構造が提案されてい
る。しかしこの場合は、キャビティを形成するエリア
が、回路素子の構成に用いることができないデッドスペ
ースとなり、結果的に電力増幅器としての外形寸法が増
加してしまう。

【００１５】ガラスエポキシ等の樹脂基板で構成すれ
ば、位置ズレの問題は解決できるが、比誘電率εが４．
５前後の低い値になるため、波長短縮効果による形状小
型化に限界を生じる。

【００１６】別の従来技術として、誘電体基板をセラミ
ック基板によって構成したものも知られている。一般的
に、セラミック基板は、有機樹脂基板と比べ、誘電率を
高く、かつ誘電正接を低く、設定できるので、パワーア
ンプモジュールの小型化、高効率化に有効である。しか
し、有機樹脂材料と比べ、曲げ強度が弱い為、基板の外
形寸法が大きくなると、マザーボード実装時にクラック
や、割れが生じ、信頼性及び品質を損ねるという難点が
ある。

【００１７】

【発明が解決しようとする課題】本発明の課題は、小型
のパワーアンプモジュール、パワーアンプモジュール用
誘電体基板及び通信端末装置を提供することである。

【００１８】本発明のもう一つの課題は、放熱性に優
れ、オン抵抗増加による出力低下や効率低下を防止する
のに有効なパワーアンプモジュール、パワーアンプモジ
ュール用誘電体基板及び通信端末装置を提供することで
ある。

【００１９】本発明のもう一つの課題は、誘電体基板の
クラックや割れ等を生じにくい高信頼度及び高品質のパ
ワーアンプモジュール、パワーアンプモジュール用誘電
体基板及び通信端末装置を提供することである。

【００２０】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るパワーアンプモジュールは、誘電体
基板を含み、通信端末の送信部に用いられる。前記誘電
体基板は、少なくとも１つのハイブリット層と、複数の
回路要素とを含む。前記ハイブリット層は、有機樹脂材
料とセラミック誘電体粉末とを含む混合材料でなり、比
誘電率が７〜１４の範囲にあり、誘電正接が０．０１〜
０．００２の範囲にある。前記複数の回路要素の少なく
とも一部は、前記ハイブリット層を利用する。

【００２１】有機樹脂材料とセラミック誘電体粉末とを
含む混合材料でなるハイブリット層は、セラミック材料
で形成された従来の誘電体層または誘電体基板と異なっ
て、加工工程において、クラックや層間剥離が生じにく
く、機械的強度に優れているので、製品としての信頼性
に優れている。また、層間の絶縁抵抗がクラックによっ
て劣化することがないので、キャパシタを形成するのに
都合がよい。

【００２２】また、有機樹脂材料とセラミック誘電体粉
末とを含む混合材料でなるハイブリット層は、積層した
後パンチまたはドリル等を用いて、穴が基板の表面から
裏面まで貫通するスルーホールを簡単に形成できる。こ
のようにして形成された貫通スルーホール内に導電性ぺ
一スト（Ａｇなど）を充填して、サーマルビアを形成し
半導体回路部のための放熱路を構成することができる。
このため、層間において位置ズレを生じることなく、サ
ーマルビアを形成し、半導体回路部に対する放熱性を向
上させ、オン抵抗増加による出力低下や効率低下を防止
することができる。

【００２３】更に、本発明において、有機樹脂材料とセ
ラミック誘電体粉末とを含む混合材料でなるハイブリッ
ト層は、比誘電率が７〜１４の範囲で、誘電正接が０．
０１〜０．００２の範囲にある。この構成によれば、小
型化とともに、伝送損失の低減及び効率の向上の効果が
得られる。即ち、回路要素として、インダクタンス素子
をストリップ線路によって構成する場合を想定すると、
そのパターン長は、伝送される信号の実効波長λｅが短
くなるにつれて、短くなる。実効波長λｅは、誘電体基
板の比誘電率εｒが高くなるにつれて短くなる。

【００２４】従来用いられていた誘電体基板の比誘電率
εｒは、４．５以下であった。これに対して、本発明に
係るパワーアンプモジュールを構成する誘電体基板は、
少なくとも１つのハイブリット層を含んでおり、このハ
イブリット層は比誘電率が７〜１４の範囲にある。従っ
て、ストリップ線路を構成する導体パターン長を、従来
よりも短くできる。このため、誘電体基板の外形形状を
小型化したパワーアンプモジュールを得ることができ
る。

【００２５】しかも、ハイブリット層は、誘電正接が
０．０１〜０．００２の範囲にあるから、ストリップ線
路における伝送損失を低減し、効率を向上させることが
できる。

【００２６】セラミック誘電体粉末は、好ましくは、チ
タンバリウム系セラミックスを含む。セラミック誘電体
粉末として、チタンバリウム系セラミックスを用いる
と、比誘電率εｒ及び誘電正接を上述したような範囲に
容易に設定することができる。

【００２７】また、有機樹脂材料としては、ポリビニル
ベンジルエーテル化合物を用いることができる。この場
合、ポリビニルベンジルエーテル化合物の含有率をａ
（ｖｏｌ％）とし、チタンバリウム系セラミックスの含
有率をｂ（ｖｏｌ％）としたとき、ａ：ｂ＝（７０：３０）〜（４０：６０）を満たすようにする。

【００２８】有機樹脂材料としては、ポリビニルベンジ
ルエーテル化合物の代わりにエポキシ樹脂を用いること
もできる。エポキシ樹脂の場合も、その含有率をａ（ｖ
ｏｌ％）とし、チタンバリウム系セラミックスの含有率
をｂ（ｖｏｌ％）としたとき、ａ：ｂ＝（７０：３０）〜（４０：６０）を満たすようにする。

【００２９】好ましいエポキシ樹脂の一例は、比誘電率
εｒ＝４．０〜５．０、誘電正接（３．３〜５）×１０
^-3のものである。

【００３０】本発明に係る通信端末装置は、上述したパ
ワーアンプモジュールを備える。従って、パワーアンプ
モジュールによる作用効果をそのまま得ることができ
る。

【００３１】本発明の他の目的、構成及び利点について
は、実施例である添付図面を参照して、更に具体的に説
明する。図は単なる例示に過ぎない。

【００３２】

【発明の実施の形態】図１は通信端末装置としての携帯
電話におけるＲＦ部のブロック図の一例を示す。ＲＦ部
の送信部において、アンテナＡＮＴ１の前段に電力増幅
部ＰＷＡが配置されている。電力増幅部ＰＷＡは、増幅
された信号を、スイッチＳＷ１を介して、アンテナＡＮ
Ｔ１ヘ伝える。電力増幅部ＰＷＡの前段には、ミキサＭ
１が備えられており、変調器（図示しない）から供給さ
れる信号と、分配器ＤＩＳから供給される信号とを、ミ
キサＭ１でミキシングし、ミキサＭ１の出力を、電力増
幅部ＰＷＡに供給するようになっている。

【００３３】ＲＦ部の受信部は、増幅器ＬＮＡ、及び、
ミキサＭ２等を備える。アンテナＡＮＴで受信され、ス
イッチＳＷ１の切替によって受信部に導かれた信号は、
増幅器ＬＮＡで増幅され、ノイズ除去された特定の周波
数成分が抽出される。増幅器ＬＮＡから出力された受信
信号は、ミキサＭ２において、分配器ＤＩＳから供給さ
れる信号とミキシングされる。ミキサＭ２の出力はＩＦ
部に供給される。参照符号ＢＳＢは、ベースバンド部で
ある。

【００３４】電力増幅部ＰＷＡにおいて使用される周波
数帯は、一例として、８８０〜９１５ＭＨｚまたは１７
１０〜１７８５ＭＨｚであり、電力増幅部ＰＷＡに要求
される出力は、一例として、３５ｄＢｍまたは３２ｄＢ
ｍである。

【００３５】図２は電力増幅部ＰＷＡの内部構成の一例
を概略的に示す図である。実施例では、１系の電力増幅
部ＰＷＡを有する回路構成を示してあるが、ＧＳＭ／Ｄ
ＣＳデュアルバンド対応の電力増幅部（後述）も知られ
ており、そのような電力増幅部にも、本願発明は適用可
能である。

【００３６】図示された電力増幅部ＰＷＡは、パワーア
ンプモジュール１００の前段にバンドパスフィルタＢＰ
Ｆ１１０を備え、後段に電力検出部１２０及びローパス
フィルタＬＰＦ１３０を順次に接続してある。電力制御
部１４０は、電力検出部１２０から供給される電力検出
信号に基づき、パワーアンプモジュール１００から出力
される送信信号の電力を制御する。

【００３７】図３は図２に図示された電力増幅部ＰＷＡ
に含まれるパワーアンプモジュール１００の具体的な回
路図を示している。図において、Ｖａｐｃ端子は、出力
制御用に設けられた端子で、パワーアンプモジュール１
００の出力は、Ｖａｐｃ端子に印加される電圧レベルに
より制御される。また、Ｖａｐｃ端子に印加される電圧
は、図２に示された電力検出部１２０により得られた信
号が、電力制御部１４０に帰還されることにより得ら
れ、電力制御部１４０からの出力であるＶａｐｃ信号に
より、パワーアンプモジュールの出力が、常に、一定と
なるように動作する。

【００３８】パワーアンプモジュール１００は、半導体
素子の３段構成でなる半導体回路部Ｑ１と、入力整合回
路部ＩＭ１と、出力整合回路部ＯＭ１と、バイアス回路
部ＢＣ１とを含んでいる。半導体回路部Ｑ１はＰｉｎ端
子から入力された信号を増幅する役割を担い、入力整合
回路は、Ｐｉｎ端子でのインピーダンス（５０Ω）を半
導体回路部Ｑ１の入力インピーダンスに整合させ、Ｐｉ
ｎ端子から入力された信号をインピーダンス未整合によ
る損失なく半導体回路部Ｑ１の入力へ伝送する役割を担
い、出力整合回路部ＯＭ１は、半導体回路部Ｑ１の出力
インピーダンスをＰｏｕｔ端子で見たインピーダンス
（５０Ω）に整合させ、半導体回路部Ｑ１から出力され
た信号をインピーダンス未整合による損失なく、Ｐｏｕ
ｔ端子へ伝送させる役割を担い、バイアス回路部ＢＣ１
は、半導体を増幅素子として動作させる役割を担う。

【００３９】入力整合回路部ＩＭ１は、インダクタンス
素子Ｌ１とキャパシタンス素子Ｃ１がＬ型に接続された
回路で構成される。更に、入力整合回路部ＩＭ１にはキ
ャパシタンス素子Ｃ２が備えられている。

【００４０】出力整合回路部ＯＭ１では、初段がインダ
クタンス素子Ｌ２とキャパシタンス素子Ｃ３とのＬ型回
路、２段目がインダクタンス素子Ｌ３とキャパシタンス
素子Ｃ４とのＬ型回路、３段目がインダクタンス素子Ｌ
４とキャパシタンス素子Ｃ５とのＬ型回路である。出力
整合回路ＯＭ１の入力端にはキャパシタンス素子Ｃ１１
が接続され、出力端にはキャパシタンス素子Ｃ６が接続
されている。

【００４１】また、バイアス回路部ＢＣ１のインダクタ
ンス素子Ｌ５〜Ｌ８は、半導体回路部Ｑ１で増幅された
信号をＶｄｄ端子へ漏洩させないよう、理想的には、イ
ンピーダンスを無限大にすることが求められる。このた
め、通常、（λ／４）長パターンまたは（λ／４）長パ
ターンに相当するインピーダンスを持つインダクタ素子
により構成される。インダクタンス素子Ｌ５〜Ｌ８のそ
れぞれには、接地キャパシタンス素子Ｃ７〜Ｃ９が接続
されている。

【００４２】図４は図３に示した回路構成を有する本発
明に係るパワーアンプモジュール１００の正面図、図５
は図４に示したパワーアンプモジュール１００の平面図
である。図示実施例のパワーアンプモジュール１００
は、誘電体基板１と、ＭＭＩＣ（Microwave Monolithic
IC）２とを含む。誘電体基板１の面内にはサーマルビ
ア３が備えられている。

【００４３】誘電体基板１は、上から見て、第１の誘電
体層１１、第２の誘電体層１２、第３の誘電体層１３、
第４の誘電体層１４及び第５の誘電体層１５を積層した
構成となっている。誘電体基板１は互いに独立する第１
〜第５の誘電体層１１〜１５を順次に積層し、加圧及び
加熱することによって、第１〜第５の誘電体層１１〜１
５を構成する誘電体層、及び、必要な導体パターンを形
成してもよい。

【００４４】誘電体基板１は、第１〜第５の誘電体層１
１〜１５の少なくとも１つ、特に、第４の誘電体層１４
及び第５の誘電体層１５は、ポリビニルベンジルエーテ
ル化合物とセラミック誘電体粉末とを含むハイブリット
層によって構成する。図４、５に示した実施例では、第
１〜第５の誘電体層１１〜１５の全てを、ポリビニルベ
ンジルエーテル化合物とセラミック誘電体粉末とを含む
ハイブリット層によって構成してある。

【００４５】ＭＭＩＣ２は、図３の回路構成において、
半導体素子の３段構成でなる半導体回路部Ｑ１を含む半
導体回路部品である。ＭＭＩＣ２の電極は、ワイヤーボ
ンディング等により、誘電体基板１上に形成された導体
パターンに接続される。また、ＭＭＩＣ２は、その信頼
性確保のため、封止用樹脂により、封止された状態で実
装される。

【００４６】サーマルビア３は、ＭＭＩＣ２の搭載領域
内において、第１〜第５の誘電体層１１〜１５の層間
を、連続して貫通するように備えられている。サーマル
ビア３は適当な間隔を隔てて、ＭＭＩＣ２の搭載領域内
に複数備えられている。サーマルビア３の内部には、Ａ
ｇペースト等の導電性ペーストによる充填材が充填され
ている。サーマルビア３の内部に充填される充填材は、
熱伝導性に優れているものであれば、非導電性材料であ
ってもよい。

【００４７】第１〜第５の誘電体層１１〜１５は、図３
に示された回路図に含まれる回路部品のうち、ＭＭＩＣ
２に含まれる半導体素子を除いたチップ部品を搭載し、
かつ、チップ部品を必要な回路構成となるように接続す
る。回路部品の配置については、特に限定はないが、採
用し得る一例を、図６〜図１１を参照して説明する。

【００４８】図６は第１の誘電体層１１を表面側から見
た平面図、図７は第２の誘電体層１２を表面側から見た
平面図、図８は第３の誘電体層１３を表面側から見た平
面図、図９は第４の誘電体層１４を表面側から見た平面
図、図１０は第５の誘電体層１５を表面側から見た平面
図、図１１は第５の誘電体層１５を裏面側から見た平面
図である。

【００４９】図５と併せて図６を参照すると、第１の誘
電体層１１の表面（上面）には、図３において、バイア
ス回路ＢＣ１を構成する回路素子の一部、及び、インピ
ーダンス整合回路ＩＭ１、ＯＭ１を構成する回路素子を
搭載する。具体的には、キャパシタンス素子Ｃ１、Ｃ
２、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０及び導体パ
ターン等である。これらの回路部品のうち、キャパシタ
ンス素子Ｃ１、Ｃ２、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９及
びＣ１０はチップ部品で構成し、第１の誘電体層１１の
表面に予め形成された導体パターンに対して、半田付け
等の手段によって取り付けることができる。または、イ
ンダクタンス素子Ｌ１〜Ｌ４、Ｌ６、Ｌ９は、第１の誘
電体層１１の表面に形成されたストリップ線路によって
構成することができる。更に、第１の誘電体層１１の表
面には、キャパシタンス素子Ｃ１１のための電極領域Ｃ
１１ａ、Ｃ１１ｂ、及び、キャパシタンス素子Ｃ３、Ｃ
４のための電極領域Ｃ３ａ、Ｃ４ａを有する導体パター
ンが形成されている。

【００５０】第２の誘電体層１２は、図７に示すよう
に、第１の誘電体層１１の下面と接合される表面に、キ
ャパシタンス素子Ｃ１１の電極領域Ｃ１１ａ、Ｃ１１ｂ
と対向する電極領域Ｃ１１ｃ、及び、キャパシタンス素
子Ｃ３、Ｃ４の電極領域Ｃ３ａ、Ｃ４ａと対向する電極
領域Ｃ３ｂ、Ｃ４ｂを有する接地導体パターンＧＮＤ１
が形成されている。電極領域Ｃ１１ｃ及び電極領域Ｃ３
ｂ、Ｃ４ｂは、それぞれ、グランド端子（ＧＮＤ端子）
に接続されている。

【００５１】第３の誘電体層１３は、図８に示すよう
に、第２の誘電体層１２の下面と接合される表面に、電
極領域Ｃ１１ｃと対向する電極領域Ｃ１１ｄ、及び、電
極領域Ｃ３ｂ、Ｃ４ｂと対向する電極領域Ｃ３ｃ、Ｃ４
ｃを含む導体パターンが形成されている。グランド端子
（ＧＮＤ端子）に接続されている。

【００５２】第４の誘電体層１４は、図９に示すよう
に、第３の誘電体層１３の下面と接合される表面に、接
地導体パターンＧＮＤ２を有する。この導体パターンＧ
ＮＤ２は、電極領域Ｃ１１ｄ及び電極領域Ｃ３ｃ、Ｃ４
ｃと対向する電極領域Ｃ１１ｅ、Ｃ３ｄ、Ｃ４ｄを含ん
でいる。

【００５３】従って、電極領域Ｃ１１ａ、Ｃ１１ｂと電
極領域Ｃ１１ｃとの対向、電極領域Ｃ１１ｃと電極領域
Ｃ１１ｄとの対向、及び、電極領域Ｃ１１ｄと電極領域
Ｃ１１ｅとの対向によって、キャパシタンス素子Ｃ１１
（図３参照）が取得される。また、電極領域Ｃ３ａと電
極領域Ｃ３ｂとの対向、電極領域Ｃ３ｂと電極領域Ｃ３
ｃとの対向、及び、電極領域Ｃ３ｃと電極領域Ｃ３ｄと
の対向によって、キャパシタンス素子Ｃ３が取得され
る。更に、電極領域Ｃ４ａと電極領域Ｃ４ｂとの対向、
電極領域Ｃ４ｂと電極領域Ｃ４ｃとの対向、及び、電極
領域Ｃ４ｃと電極領域Ｃ４ｄとの対向によって、キャパ
シタンス素子Ｃ４が取得される。

【００５４】更に、第５の誘電体層１５には、図１０に
示すように、第４の誘電体層１４の下面と接合される表
面に、図３のバイアス回路ＢＣ１において、インダクタ
ンス素子Ｌ５、Ｌ７及びＬ８を構成するストリップ線路
が形成されている。

【００５５】第５の誘電体層１５の底面には、図１１に
示すように、その大部分を覆うように、接地パターンＧ
ＮＤ３が形成されている。

【００５６】誘電体基板１には、信号入力用端子Ｐｉ
ｎ、信号出力用端子Ｐｏｕｔ、接地端子ＧＮＤ及び第１
〜第５の電源端子Ｖｇｇ、Ｖｄｄ等が側面電極の形態で
付与される。

【００５７】上述したパワーアンプモジュール１００に
おいて、ポリビニルベンジルエーテル化合物とセラミッ
ク誘電体粉末とを含むハイブリット層でなる第１〜第５
の誘電体層１１〜１５は、セラミック材料またはガラス
／セラミック材料で形成された従来の誘電体層または誘
電体基板１と異なって、加工工程において、クラックや
層間剥離が生じにくく、機械的強度に優れている。従っ
て、信頼性及び品質に優れたパワーアンプモジュールを
えることができる。また、第１〜第５の誘電体層１１〜
１５の層間において、絶縁抵抗がクラックによって劣化
することがないので、キャパシタを形成するのに都合が
よい。

【００５８】しかも、第１〜第５の誘電体層１１〜１５
はポリビニルベンジルエーテル化合物とセラミック誘電
体粉末とを含むハイブリット層でなるので、誘電体層を
積層した後に、層間を貫通するサーマルビア３をパンチ
またはドリル等を用いて、簡単に形成できる。このよう
にして形成されたサーマルビア３の内部に導電性ぺ一ス
ト（Ａｇなど）を充填して、半導体回路部Ｑ１を構成す
るＭＭＩＣ２の放熱路を構成することができる。このた
め、第１〜第５の誘電体層１１〜１５の層間において、
位置ズレを生じることなく、サーマルビア３を形成し、
ＭＭＩＣ２に対する放熱性を向上させ、出力増大及び効
率向上を達成することができる。

【００５９】次に、第５の誘電体層１５上に形成された
インダクタンス素子Ｌ５、Ｌ７及びＬ８は、伝送信号の
周波数をｆ（Ｈｚ）とし、真空中での波長をλ０（ｍ）
とし、光速をＣｏ（ｍ／ｓ）とし、第５の誘電体層１５
の比誘電率をεｒとしたとき、パターン長が、｛（Ｃｏ／ｆ）／（εｒ）^1/2｝／４となるように設定される。

【００６０】上記式において、項（Ｃｏ／ｆ）／（ε
ｒ）^1/2は、例えば、第５の誘電体層１５上に形成され
たストリップ線路であるインダクタンス素子Ｌ５、Ｌ７
及びＬ８中を伝送される信号の実効波長λｅである。イ
ンダクタンス素子Ｌ５、Ｌ７及びＬ８は（λｅ／４）の
パターン長を持つ。このため、インダクタンス素子Ｌ
５、Ｌ７及びＬ８を通って伝送される信号が外部へ漏洩
するのを阻止し、効率のよい信号伝送を行うことができ
る。パターン長はインダクタンス素子Ｌ５、Ｌ７及びＬ
８の幅の中心部を通って得られた長さとする。

【００６１】しかも、インダクタンス素子Ｌ５、Ｌ７及
びＬ８は（λｅ／４）に対応する長さを持つから、イン
ダクタンス素子Ｌ５、Ｌ７及びＬ８のパターン長を、第
５の誘電体層１５の比誘電率εｒに応じて、設定するこ
とができる。具体的には、比誘電率εｒの高い誘電体材
料を用いることにより、各インダクタンス素子Ｌ５、Ｌ
７及びＬ８のパターン長を短くし、誘電体基板１の外形
形状を小型化することができる。

【００６２】本発明において、誘電体基板１の比誘電率
εｒは、εｒ＞４．５の範囲、具体的には、７〜１４の
範囲に選定する。誘電体基板１として、ガラスエポキシ
樹脂を用いた従来例では、比誘電率εｒは４．５以下で
あった。第５の誘電体層１５の比誘電率εｒを、従来値
４．５に設定した場合、パターン長（λｅ／４）は３
９．２ｍｍとなる。

【００６３】これに対して、第５の誘電体層１５の比誘
電率εｒを、従来値４．５よりも高い領域で選定するこ
とにより、パターン長（λｅ／４）を、従来よりも短く
できる。具体的には、比誘電率εｒを１４に設定した場
合には、パターン長（λｅ／４）は、２２．３（ｍｍ）
まで縮小される。このため、外形形状を小型化したパワ
ーアンプモジュール１００を得ることができる。

【００６４】また、パワーアンプモジュール１００にお
いて、整合回路を形成するインダクタンス素子は、イン
ピーダンス整合を行う関係上、必要な位相回転角度が得
られる長さに設計される。誘電体基板１の比誘電率εｒ
が高くなるにつれて、同一値の位相回転角を得るのに必
要な導体パターンのパターン長が短くなる。本発明で
は、誘電体基板１の比誘電率εｒを、従来の比誘電率ε
ｒ（≦４．５）よりは大きい値である７〜１４の範囲に
設定してあるので、従来よりは短いパターン長で同じ位
相回転角を得ることができる。このため、外形形状を、
より一層小型化したパワーアンプモジュール１００を得
ることができる。

【００６５】より具体的に述べると、位相回転９０度を
得るのに、εｒ＝４．５の場合、２４．０ｍｍ必要であ
るのに対し、εｒ＝１４．０とすることで、１８．５ｍ
ｍでよい。

【００６６】上述した点は、パワーアンプモジュール１
００において、ストリップ線路を用いて構成されたイン
ダクタンス素子の全てに適用される。従って、誘電体基
板１を従来よりも小型化できる。具体的には、従来は、
誘電体基板１の外形寸法を７．０×７．０ｍｍに縮小す
るのが精一杯であったが、本発明によれば、誘電体基板
１の外形寸法を６．０×５．５ｍｍ以下まで縮小するこ
とができる。

【００６７】しかも、ハイブリット層は、誘電正接が
０．０１〜０．００２の範囲にあるから、ストリップ線
路における伝送損失を低減し、効率を向上させることが
でき。

【００６８】ポリビニルベンジルエーテル化合物として
は、比誘電率が２．５〜３．５の範囲にあり、誘電正接
が０．００２５〜０．００５の範囲にあるものを用いる
ことが好ましい。

【００６９】また、セラミック材料としては、チタンバ
リウム系セラミックスを用いることができる。チタンバ
リウム系セラミックスは、酸化バリウムと、酸化チタン
とを含む。チタンバリウム系セラミックスは、更に、酸
化ネオジウム、酸化マンガンまたは酸化ビスマスの少な
くとも一種を含んでもよい。チタンバリウム系セラミッ
クスの一例としては、Ｂａ０−Ｔｉ０₂−Ｎｄ₂０₃系セ
ラミックスを挙げることができる。

【００７０】この場合、ポリビニルベンジルエーテル化
合物の含有率をａ（ｖｏｌ％）とし、チタンバリウム系
セラミックスの含有率をｂ（ｖｏｌ％）とし、ａ：ｂ＝（７０：３０）〜（４０：６０）（但し、ａ＋
ｂ＝１００）の範囲の割合で混合する。混合材料によれば、比誘電率
εｒ＝７〜１４、かつ、誘電正接＝０．０１〜０．００
２の誘電体基板１を実現できる。

【００７１】一例として、比（ａ：ｂ）を、ａ：ｂ＝７０：３０とした組成では、比誘電率εｒ＝９、誘電正接＝０．０
０３となった。また、ａ：ｂ＝４０：６０とした組成では、比誘電率εｒ＝１２、誘電正接＝０．
００３となった。

【００７２】また、誘電体基板１の機械的強度を増大さ
せる手段として、ポリビニルベンジルエーテル化合物
と、チタンバリウム系セラミックスとの混合物に、ガラ
スクロスを埋設してもよい。ガラスクロスは、ＳｉＯ₂
を主成分とするもので、誘電体基板１の骨格を形成する
役割を担う。利用できるガラスクロスの組成例を下に示
す。

【００７３】＜ガラスクロスの組成例＞ＳｉＯ₂：５６ｖｏｌ％ＭｇＢ₂Ｏ₃：１０ｖｏｌ％Ａｌ₂Ｏ₃：１７ｖｏｌ％ＣａＯ：１７ｖｏｌ％更にガラスクロスの有無にかかわらず、難燃剤を添加し
てもよい。難燃剤の具体例としては、テトラプロモジフ
ェノールＡ変形ポリビニルベンジルエーテル化合物を挙
げることができる。

【００７４】次に、ポリビニルベンジルエーテル化合
物、チタンバリウム系セラミックス、ガラスクロス及び
難燃剤を用いた誘電体基板１の特性例を示す。ポリビニ
ルベンジルエーテル化合物の含有率をａ（ｖｏｌ％）と
し、チタンバリウム系セラミックスの含有率をｂ（ｖｏ
ｌ％）とし、ガラスクロスの含有率をｃ（ｖｏｌ％）と
し、難燃剤の含有率をｄ（ｖｏｌ％）として、比（ａ：
ｂ：ｃ：ｄ）を、ａ：ｂ：ｃ：ｄ＝３０：４５：２０：５とした例では、比誘電率εｒ＝９、誘電正接＝０．００
３となった。また、ａ：ｂ：ｃ：ｄ＝２５：５０：２０：５とした例では、比誘電率εｒ＝１２、誘電正接＝０．０
０３となった。

【００７５】上述した混合材料によれば、７〜１４の高
い比誘電率εｒを確保することができるので、誘電体基
板１の比誘電率を利用してキャパシタを構成する場合に
も、極めて有効である。例えば、図４〜図１１におい
て、第４の誘電体層１４並びに第５の誘電体層１５のみ
ならず、第１の誘電体層１１〜第３の誘電体層１３を
も、上述した混合材料を用いて構成し、第１の誘電体層
１１〜第４の誘電体層１４の層間にキャパシタ用電極を
形成し、第１〜第４の誘電体層１１〜１４の高い比誘電
率εｒを利用して、キャパシタを形成することができ
る。

【００７６】有機樹脂材料としては、ポリビニルベンジ
ルエーテル化合物のほか、エポキシ樹脂を用いることも
できる。好ましいエポキシ樹脂の一例は、比誘電率εｒ
＝４．０〜５．０、誘電正接（３．３〜５）×１０^-3の
ものである。

【００７７】図１２は本発明に係るパワーアンプモジュ
ールの別の例を概略的に示す図である。この実施例は、
ＧＳＭ／ＤＣＳデュアルバンド対応のパワーアンプモジ
ュールを示している。ＧＳＭ側では、周波数範囲が８８
０〜９１５ＭＨｚで、出力電力が３５．０ｄＢｍである
のに対し、ＤＣＳ側では周波数範囲が１７１０〜１７８
５ＭＨｚ、出力電力が３２．０ｄＢｍであり、互いに異
なる仕様であるので、パワーアンプモジュール１００
は、同一の誘電体基板１において、ＧＳＭ側及びＤＣＳ
側で互いに独立し、ＧＳＭ用とＤＣＳ用の２回路に分け
て並列に配列される。

【００７８】具体的には、誘電体基板１は、ＧＳＭ側及
びＤＣＳ側で共通の第１〜第５の誘電体層１１〜１５を
備え、ＧＳＭ側及びＤＣＳ側で個別のＭＭＩＣ２１、Ｍ
ＭＩＣ２２を備え、ＭＭＩＣ２１、ＭＭＩＣ２２のそれ
ぞれ毎に、サーマルビア３１、３２を備える。

【００７９】

【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。（ａ）小型のパワーアンプモジュール及び通信端末装置
を提供することができる。（ｂ）放熱性に優れ、オン抵抗増加による出力低下や効
率低下を防止するのに有効なパワーアンプモジュール及
び通信端末装置を提供することができる。（ｃ）誘電体基板のクラックや割れ等を生じにくい高信
頼度及び高品質のパワーアンプモジュール及び通信端末
装置を提供することができる。

【図面の簡単な説明】

【図１】携帯電話におけるＲＦ部のブロック図である。

【図２】図１のＲＦ部に含まれる電力増幅部のブロック
図である。

【図３】図２に示した電力増幅部に含まれるパワーアン
プモジュールの回路図である。

【図４】図３に示したパワーアンプモジュールの正面図
である。

【図５】図４に示したパワーアンプモジュールの平面図
である。

【図６】図４、５に示したパワーアンプモジュールに含
まれる第１の誘電体層を表面側からみた図である。

【図７】図４、５に示したパワーアンプモジュールに含
まれる第２の誘電体層を表面側からみた図である。

【図８】図４、５に示したパワーアンプモジュールに含
まれる第３の誘電体層を表面側からみた図である。

【図９】図４、５に示したパワーアンプモジュールに含
まれる第４の誘電体層を表面側からみた図である。

【図１０】図４、５に示したパワーアンプモジュールに
含まれる第５の誘電体層を表面側からみた図である。

【図１１】図４、５に示したパワーアンプモジュールに
含まれる第５の誘電体層を裏面側からみた図である。

【図１２】本発明に係るパワーアンプモジュールの別の
例を概略的に示す図である。

【符号の説明】

１誘電体基板１１第１の誘電体層１２第２の誘電体層１３第３の誘電体層１４第４の誘電体層１５第５の誘電体層２ＭＭＩＣ３サーマルビア

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 25/00 Ｈ０５Ｋ 1/03 ６１０ＲＨ０５Ｋ 1/03 ６１０Ｈ０１Ｌ 23/14 ＲＣ 23/12 Ｊ

Claims

【特許請求の範囲】

【請求項１】誘電体基板を含み、通信端末の送信部に
用いられるパワーアンプモジュールであって、前記誘電体基板は、少なくとも１つのハイブリット層
と、複数の回路要素とをを含んでおり、前記ハイブリット層は、有機樹脂材料と、セラミック誘
電体粉末とを含む混合材料でなり、比誘電率が７〜１４
の範囲にあり、誘電正接が０．０１〜０．００２の範囲
にあり、前記複数の回路要素の少なくとも一部は、前記ハイブリ
ット層を利用するパワーアンプモジュール。
【請求項２】請求項１に記載されたパワーアンプモジ
ュールであって、前記セラミック誘電体粉末は、チタンバリウム系セラミ
ックスを含み、前記有機樹脂材料は、ポリビニルベンジルエーテル化合
物を含み、前記ポリビニルベンジルエーテル化合物の含
有率をａ（ｖｏｌ％）とし、前記チタンバリウム系セラ
ミックスの含有率をｂ（ｖｏｌ％）としたとき、ａ：ｂ＝（７０：３０）〜（４０：６０）を満たすパワーアンプモジュール。
【請求項３】請求項１に記載されたパワーアンプモジ
ュールであって、前記セラミック誘電体粉末は、チタンバリウム系セラミ
ックスを含み、前記有機樹脂材料はエポキシ樹脂を含み、前記エポキシ
樹脂の含有率をａ（ｖｏｌ％）とし、前記チタンバリウ
ム系セラミックスの含有率をｂ（ｖｏｌ％）としたと
き、ａ：ｂ＝（７０：３０）〜（４０：６０）を満たすパワーアンプモジュール。
【請求項４】請求項１乃至３の何れかに記載されたパ
ワーアンプモジュールであって、前記ハイブリット層は、ガラスクロスを含むパワーアン
プモジュール。
【請求項５】請求項１乃至４の何れかに記載されたパ
ワーアンプモジュールであって、前記回路要素は、ストリップ線路と、半導体回路部品
と、チップ部品とを含み、前記ストリップ線路は、前記誘電体基板の内部に備えら
れており、前記半導体回路部品は、前記誘電体基板に実装されてお
り、前記チップ部品は、前記誘電体基板に実装されており、前記誘電体基板は、サーマルビアを有し、前記サーマル
ビアは、前記半導体回路部品の下方において、前記誘電
体基板に形成されているパワーアンプモジュール。
【請求項６】請求項５に記載されたパワーアンプモジ
ュールであって、前記サーマルビアは、導電性または非
導電性の充填材で埋められているパワーアンプモジュー
ル。
【請求項７】アンテナと、送信部とを含む通信端末装
置であって、前記送信部は、パワーアンプモジュールを含み、前記パワーアンプモジュールは、請求項１乃至６の何れ
かに記載されたものでなり、入力信号を増幅し、増幅さ
れた信号を、前記アンテナヘ伝える通信端末装置。
【請求項８】請求項７に記載された通信端末装置であ
って、携帯電話機である通信端末装置。
【請求項９】ハイブリット層と、複数の回路要素とを
含むパワーアンプモジュール用誘電体基板であって、前記ハイブリット層は、有機樹脂材料と、セラミック誘
電体粉末とを含む混合材料でなり、比誘電率が７〜１４
の範囲にあり、誘電正接が０．０１〜０．００２の範囲
にあり、前記複数の回路要素の少なくとも一部は、前記ハイブリ
ット層を利用するパワーアンプモジュール用誘電体基
板。
【請求項１０】請求項９に記載されたパワーアンプモ
ジュール用誘電体基板であって、前記誘電体粉末は、チタンバリウム系セラミックスを含
み、前記有機樹脂材料は、ポリビニルベンジルエーテル化合
物を含み、前記ポリビニルベンジルエーテル化合物の含有率をａ
（ｖｏｌ％）とし、前記チタンバリウム系セラミックス
の含有率をｂ（ｖｏｌ％）としたとき、ａ：ｂ＝（７０：３０）〜（４０：６０）を満たすパワーアンプモジュール用誘電体基板。
【請求項１１】請求項９に記載されたパワーアンプモ
ジュール用誘電体基板であって、前記セラミック誘電体粉末は、チタンバリウム系セラミ
ックスを含み、前記有機樹脂材料は、エポキシ樹脂を含み、前記エポキシ樹脂の含有率をａ（ｖｏｌ％）とし、前記
チタンバリウム系セラミックスの含有率をｂ（ｖｏｌ
％）としたとき、ａ：ｂ＝（７０：３０）〜（４０：６０）を満たすパワーアンプモジュール用誘電体基板。
【請求項１２】請求項９乃至１１の何れかに記載され
たパワーアンプモジュール用誘電体基板であって、前記ハイブリット層は、ガラスクロスを含むパワーアン
プモジュール用誘電体基板。