JP7371340B2 - 電力増幅装置及び電磁波放射装置 - Google Patents

電力増幅装置及び電磁波放射装置 Download PDF

Info

Publication number
JP7371340B2
JP7371340B2 JP2019053358A JP2019053358A JP7371340B2 JP 7371340 B2 JP7371340 B2 JP 7371340B2 JP 2019053358 A JP2019053358 A JP 2019053358A JP 2019053358 A JP2019053358 A JP 2019053358A JP 7371340 B2 JP7371340 B2 JP 7371340B2
Authority
JP
Japan
Prior art keywords
conductive film
dielectric layer
transistor
output
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019053358A
Other languages
English (en)
Other versions
JP2020155959A (ja
Inventor
洋平 八木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019053358A priority Critical patent/JP7371340B2/ja
Priority to US16/797,545 priority patent/US11205997B2/en
Publication of JP2020155959A publication Critical patent/JP2020155959A/ja
Application granted granted Critical
Publication of JP7371340B2 publication Critical patent/JP7371340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Description

開示の技術は、高調波処理回路を備えた電力増幅装置及び電磁波放射装置に関する。
高調波処理回路に関する技術として、以下の技術が知られている。例えば、高調波処理回路を備えた入力側整合回路基板及び出力側整合回路基板と、半導体素子とが電気的に接続された半導体装置が知られている。この半導体装置において、入力側整合回路基板及び出力側整合回路基板が、誘電率の異なる高誘電率基板及び低誘電率基板から構成されており、誘電率の高い層で基本波整合の処理が行われ、誘電率の低い層で２倍波、３倍波の高調波処理が行われる。
また、複数の絶縁層膜のうちトランジスタと整合回路との間にある絶縁層膜にトランジスタのソース電極と接続されている配線が形成され、その配線がトランジスタのゲート電極及びドレイン電極の上部を覆っているように構成された高周波増幅器が知られている。
また、複数のセラミック基板を積層して構成された高周波電力増幅回路装置が記載されている。この装置において、最上の第１セラミック基板の上に半導体チップと、高周波整合回路とが搭載され、中間の第２セラミック基板にグランド層が形成され、最下の第３セラミック基板の上面にバイアス回路、下面にグランド電極がそれぞれ形成されている。
特開２００３－３０９１９８号公報 特開２０１５－１０３９１３号公報 特開平８－３３５８３６号公報
高周波の入力信号の電力を増幅して出力する電力増幅装置においては、主に、複数の周波数成分のうちの基本波に対してインピーダンス整合を行うことで電力変換効率の向上が図られている。
図１は、電力増幅装置をＡ級動作で動作させた場合の電流・電圧波形の一例を示す図である。Ａ級動作においては、電流波形と電圧波形は、互いに反転関係となり、図１においてハッチングで示された、電流と電圧の双方が発生している領域において電力は熱に変換され、消費される。Ａ級動作における、下記の（１）式によって表わされる変換効率ＰＡＥ（Power Added Efficiency）は、６０％程度である。例えば３００Ｗ級の電力増幅装置の変換効率ＰＡＥが６０％の場合、１２０Ｗが熱に変換され、放熱が間に合わず、電力増幅装置を構成するデバイス性能が劣化または破損する可能性がある。なお、（１）式において、Ｐｏｕｔは電力増幅装置から出力される出力電力、Ｐｉｎは電力増幅装置に入力される入力電力、Ｐｄｃは、電力増幅装置に供給される直流電力である。
図２は、電力増幅装置をＦ級動作で動作させた場合の電流・電圧波形の一例を示す図である。Ｆ級動作においては、電圧波形は矩形波となり、電流波形は半波整流波形となる。そして、電圧が発生している期間において電流は略ゼロとなり、電流が発生している期間において電圧は略ゼロとなる。従って、図２においてハッチングで示された、電流と電圧の双方が発生している領域の面積は、Ａ級動作の場合と比較して顕著に小さくなる。すなわち、電力増幅装置をＦ級動作で動作させることで、Ａ級動作で動作させた場合と比較して変換効率ＰＡＥを大幅に向上させることができる。
電力増幅装置をＦ級動作で動作させた場合における電流Ｉｄは（２）式によって表わされ、電圧Ｖｄは（３）式によって表わされる。なお、（２）式においてＩｍａｘは電流Ｉｄのピーク値を示し、（３）式においてＶｍａｘは、電圧Ｖｄのピーク値を示す。


（２）式に示すように、電流Ｉｄは偶数次高調波の重ね合わせであり、電圧Ｖｄは、奇数次高調波の重ね合わせである。電力増幅装置においてＦ級動作を実現するためには、奇数次高調波（主に３倍波）に対するインピーダンスを無限大とし、偶数次高調波（主に２倍波）に対するインピーダンスをゼロにすればよい。このような高調波に対するインピーダンス調整は、例えば、図３に示すように、電力増幅用のトランジスタ２００の出力端子（ドレイン）に、高調波のインピーダンスを調整する高調波処理回路２０１を接続することにより実現される。なお、２倍波及び３倍波の双方に対するインピーダンスを適切なインピーダンスに調整する事が望ましいが、２倍波に対してのみインピーダンス調整を行う場合でも、変換効率ＰＡＥは１０％程度改善する。
図４は、高調波（例えば２倍波）に対するインピーダンスを調整する高調波処理回路２０１を備えた電力増幅装置３００の構成の一例を示す斜視図である。電力増幅装置３００は、電力増幅用のトランジスタ２００、高調波処理回路２０１に加え、トランジスタ２００から出力される信号の基本波に対する負荷インピーダンスを、トランジスタのインピーダンスに整合させる基本波整合回路２０２を備えている。トランジスタ２００、高調波処理回路２０１及び基本波整合回路２０２は、同一平面上に並置され、トランジスタ２００と、基本波整合回路２０２との間に、高調波処理回路２０１が配置されている。トランジスタ２００と高調波処理回路２０１及びトランジスタ２００と基本波整合回路２０２とがそれぞれワイヤ２０３により接続されている。
しかしながら、この構成によれば、トランジスタ２００と基本波整合回路２０２とを接続するワイヤ２０３の長さが長くなる。トランジスタ２００の出力インピーダンスは、通常数オーム程度と低いため、ワイヤ２０３の長さが長くなると、ワイヤ２０３の持つ損失成分が大きく見えてしまう。すなわち、図４に示す構成によれば、高調波処理回路２０１によって変換効率を向上させたとしても、基本波整合回路２０２における損失が過大となり電力増幅装置３００全体としての変換効率を向上させることが困難となる。
開示の技術は、１つの側面として、電力増幅装置の変換効率を従来よりも高めることを目的とする。
開示の技術に係る電力増幅回路は、入力信号が入力される入力端子及び出力信号を出力する出力端子を有するトランジスタを含む。電力増幅装置は、前記入力信号及び前記出力信号の少なくとも一方の基本波に対する負荷インピーダンスを、前記トランジスタのインピーダンスに整合させる基本波整合回路を含む。電力増幅装置は、前記入力信号及び前記出力信号の少なくとも一方の高調波に対するインピーダンスを調整する高調波処理回路を含む。前記基本波整合回路は、トランジスタ上に積層され且つ前記入力端子及び前記出力端子の少なくとも一方に接続された第１の導電膜を含む。前記高調波処理回路は、前記第１の導電膜との間に第１の誘電体層を挟んで前記第１の導電膜上に積層され且つ前記第１の誘電体層を貫通するビアを介して前記入力端子及び前記出力端子の少なくとも一方に接続された第２の導電膜を含む。前記高調波処理回路は、フローティング電位とされる第５の導電膜を含む。前記第１の導電膜は、前記トランジスタと前記第１の誘電体層との間に設けられている。前記第５の導電膜は、前記第２の導電膜が設けられた導電体層と同じ導体層において、前記第２の導電膜の周囲に設けられている。
開示の技術によれば、１つの側面として、電力増幅装置の変換効率を従来よりも高めることが可能となる。
電力増幅装置をＡ級動作で動作させた場合の電流・電圧波形の一例を示す図である。 電力増幅装置をＦ級動作で動作させた場合の電流・電圧波形の一例を示す図である。 Ｆ級動作を実現するための構成の一例を示す図である。 電力増幅装置の構成の一例を示す斜視図である。 開示の技術の実施形態に係る電力増幅装置の構成の一例を示す断面図である。 開示の技術の実施形態に係る電力増幅装置の構成の一例を示す断面図である。 開示の技術の実施形態に係る電力増幅装置の構成要素を分解して示した斜視図である。 開示の技術の実施形態に係る基本波整合回路を構成する導電膜のパターンの一例を示す平面図である。 開示の技術の実施形態に係る第２のメタル層に設けられた導電膜のパターンの一例を示す平面図である。 開示の技術の実施形態に係る高調波処理回路を構成する導電膜のパターンの一例を示す平面図である。 開示の技術の実施形態に係る高調波処理回路の等価回路図である。 開示の技術の実施形態に係る高調波処理回路を構成する導電膜のパターンの一例を示す平面図である。 開示の技術の実施形態に係る電力増幅装置の構成の一例を示す断面図である。 開示の技術の実施形態に係る電磁波放射装置の構成の一例を示す図である。 開示の技術の実施形態に係る電磁波放射装置の構成の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。 開示の技術の実施形態に係る電力増幅装置の製造方法の一例を示す図である。
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
図５Ａ及び図５Ｂは、それぞれ、開示の技術の実施形態に係る電力増幅装置１の構成の一例を示す断面図である。電力増幅装置１は、ベース部材１０、トランジスタ２０、多層基板３０を含んで構成されている。
ベース部材１０は、アルミニウム及び銅等の導電率及び熱伝導率が比較的高い材料で構成されており、その表面にトランジスタ２０が搭載されている。ベース部材１０には接地電位が印加される。
トランジスタ２０は、電力増幅用の能動素子であり、入力信号が入力される入力端子としてのゲート電極（図５Ａ、図５Ｂにおいて図示せず）、出力信号が出力される出力端子としてのドレイン電極２１、接地電位が印加される接地端子としてのソース電極２２を上面側に有する。トランジスタ２０の下面側には、ビア２５を介してソース電極２２に接続された裏面電極２４が設けられている。裏面電極２４は、ＡｕＳｎ及びＡｇペースト等の導電性接合部材を用いて、ベース部材１０に接合されている。すなわち、トランジスタ２０のソース電極２２には、ベース部材１０、裏面電極２４及びビア２５を介して接地電位が印加される。トランジスタ２０として、例えば、高周波・高出力トランジスタとして知られている窒化ガリウム高電子移動度トランジスタ（ＧａＮ－ＨＥＭＴ）を用いることが可能である。トランジスタ２０のゲート電極に入力される入力信号及びトランジスタ２０のドレイン電極２１から出力される出力信号は、一例として基本波の周波数が２．４５ＧＨｚである高周波信号が想定される。
多層基板３０は、トランジスタ２０上に積層されている。多層基板３０は、第１のメタル層Ｍ１、第１の誘電体層Ｄ１、第２のメタル層Ｍ２、第２の誘電体層Ｄ２及び第３のメタル層Ｍ３がこの順で積層された積層構造を有する。第１のメタル層Ｍ１に設けられた導電膜が、トランジスタ２０のドレイン電極２１、ソース電極２２、ゲート電極のいずれかに接続される。
多層基板３０とトランジスタ２０との積層構造は、例えば、ＦＯＷＬＰ（Fan Out Wafer Level Package）技術を用いて実現することができる。ＦＯＷＬＰ技術によれば、多層基板３０を構成する各メタル層が再配線プロセスを用いて形成され、図５Ａに示すように、ワイヤ及びバンプを用いることなく、トランジスタ２０と多層基板３０とを接続することができる。また、多層基板３０とトランジスタ２０との積層構造は、フリップチップボンディング技術を用いて実現することもできる。フリップチップボンディング技術によれば、別々に製造された多層基板３０とトランジスタ２０が、図５Ｂに示すように、バンプ１１を介して接続される。
図６は、電力増幅装置１の構成要素を分解して示した斜視図である。図６において、第１の誘電体層Ｄ１及び第２の誘電体層Ｄ２の図示が省略されている。
トランジスタ２０上に積層される第１のメタル層Ｍ１には、基本波整合回路４０を構成する導電膜４１が設けられている。基本波整合回路４０は、トランジスタ２０のドレイン電極２１から出力される出力信号の基本波に対する負荷インピーダンスを、トランジスタ２０のインピーダンスに整合させる回路である。負荷インピーダンスは、トランジスタ２０から電力の供給を受ける負荷（図示せず）の入力インピーダンスである。多層基板３０とトランジスタ２０との接続を、フリップチップボンディング技術を用いて行う場合、基本波整合回路４０を構成する導電膜４１は、バンプ１１を介してドレイン電極２１に接続される。また、第１のメタル層Ｍ１には、バンプ１１を介してソース電極２２に接続された導電膜４２が設けられている。導電膜４２は、導電膜４１から絶縁されている。
図７は、基本波整合回路４０を構成する導電膜４１のパターンの一例を示す平面図である。導電膜４１は、一端部においてバンプ１１に接続され、他端部に向けて伸びている。導電膜４１の各部の形状または寸法を調整することで、基本波整合回路４０のインピーダンスを調整することができ、出力信号の基本波に対する負荷インピーダンスを、トランジスタ２０のインピーダンスに整合させることができる。
第１の誘電体層Ｄ１は、第１のメタル層Ｍ１上に積層されている。第１の誘電体層Ｄ１は、例えば、アルミナ及びジルコニウム等の誘電体によって構成されている。
第２のメタル層Ｍ２は、第１の誘電体層Ｄ１上に積層されている。第２のメタル層Ｍ２には、第１の誘電体層Ｄ１を貫通するビア１２及び第１のメタル層Ｍ１に設けられた導電膜４２を介してソース電極２２に接続された導電膜５０を有する。すなわち、導電膜５０はソース電極２２と電気的に接続され、導電膜５０には接地電位が印加される。
図８は、第２のメタル層Ｍ２に設けられた導電膜５０のパターンの一例を示す平面図である。導電膜５０は、第２のメタル層Ｍ２の略全域に亘って延在しており、これにより、第２のメタル層Ｍ２にはグランドプレーンが形成される。また、導電膜５０は、第１のメタル層Ｍ１から第２のメタル層Ｍ２を通過して、第３のメタル層Ｍ３まで伸びるビア１３を回避するようにパターニングされている。
第３のメタル層Ｍ３は、第２の誘電体層Ｄ２上に積層されている。第３のメタル層Ｍ３には、高調波処理回路６０を構成する導電膜６１、６２が設けられている。高調波処理回路６０は、トランジスタ２０のドレイン電極２１から出力される出力信号の高調波のインピーダンスを調整する回路である。本実施形態において、高調波処理回路６０は、出力信号の２倍波に対するインピーダンスをゼロに調整する。出力信号の２倍波に対するインピーダンスをゼロに調整することで、電力増幅装置１においてＦ級動作を実現できる。高調波処理回路６０を構成する導電膜６１は、第１の誘電体層Ｄ１及び第２の誘電体層Ｄ２を貫通するビア１３及び第１のメタル層Ｍ１に設けられた導電膜４１を介してドレイン電極２１に接続されている。一方、高調波処理回路６０を構成する導電膜６２は、第２の誘電体層Ｄ２を貫通するビア１４を介して第２のメタル層Ｍ２に設けられた導電膜５０に接続されている。すなわち、導電膜６２には、接地電位が印加される。
図９は、第３のメタル層Ｍ３に設けられた高調波処理回路６０を構成する導電膜のパターンの一例を示す平面図である。
上記のように、高調波処理回路６０は、ビア１３を介してドレイン電極２１に接続された導電膜６１と、ビア１４を介して第２のメタル層Ｍ２に設けられた導電膜５０に接続された導電膜６２を有する。導電膜６２は、導電膜６１との間に間隙を隔てて導電膜６１の近傍に配置されている。
また、高調波処理回路６０は、導電膜６１の周囲に配列された複数の導電膜６３を有する。導電膜６３の各々は、第１のメタル層Ｍ１、第２のメタル層Ｍ２及びトランジスタ２０のいずれにも接続されておらず、フローティング電位とされている。導電膜６３の直下には、第２の誘電体層Ｄ２を挟んで第２のメタル層Ｍ２に形成された導電膜５０が配置されている。この構造により、導電膜６３を一方の電極とし、導電膜５０を他方の電極とするキャパシタが構成される。
図９に示すように、高調波処理回路６０は、一方の電極が導電膜６１に接続され、他方の電極が導電膜６２に接続されたチップキャパシタ６４を含み得る。
図１０は、高調波処理回路６０の等価回路図である。高調波処理回路６０は、導電膜６１及びビア１３を含んで構成されるインダクタ成分６０１と、チップキャパシタ６４を含んで構成されるキャパシタ成分６０２とが直列接続されたＬＣ直列回路を形成している。例えば、導電膜６１の形状または寸法を調整することで、インダクタ成分６０１のインダクタンスを調整することが可能である。また、例えば、チップキャパシタ６４の増設などによりキャパシタ成分６０２のキャパシタンスを調整することが可能である。更に、図９に示すように、導電膜６３と導電膜６１とをワイヤ６５によって結線することで、キャパシタ成分６０２のキャパシタンスを調整することも可能である。複数の導電膜６３のうち、導電膜６１に結線されるものの数を増やすことで、キャパシタ成分６０２のキャパシタンスを大きくすることができる。高調波処理回路６０において、インダクタ成分６０１のインダクタンス及びキャパシタ成分６０２のキャパシタンスを調整することで、例えば、トランジスタ２０から出力される出力信号の２倍波に対するインピーダンスを略ゼロに調整することができる。これにより、電力増幅装置１においてＦ級動作を実現できる。
以上のように、開示の技術の実施形態に係る電力増幅装置１において、第１のメタル層Ｍ１に基本波整合回路４０が形成され、第３のメタル層Ｍ３に高調波処理回路６０が形成された多層基板３０が、トランジスタ２０に積層されている。基本波整合回路４０を構成する導電膜４１は、トランジスタ２０の直上に配置され、ドレイン電極２１に接続されている。また、高調波処理回路６０を構成する導電膜６１が、第１の誘電体層Ｄ１及び第２の誘電体層Ｄ２を貫通するビア１３及び第１のメタル層Ｍ１を介してドレイン電極２１に接続されている。すなわち、トランジスタ２０上に基本波整合回路４０及び高調波処理回路６０が積層されている。電力増幅装置１が上記のように構成されることで、基本波整合回路４０及び高調波処理回路６０をトランジスタ２０の直近に配置することができる。また、基本波整合回路４０及び高調波処理回路６０と、トランジスタ２０との接続にワイヤを用いることを要しない。従って、基本波整合回路４０及び高調波処理回路６０と、トランジスタ２０との接続部における損失を抑制することができるので、電力増幅装置１の変換効率を従来よりも高めることが可能となる。
また、高調波処理回路６０は、トランジスタ２０のドレイン電極２１に接続された導電膜６１と、第２のメタル層Ｍ２に設けられた導電膜５０に接続された導電膜６２とを含む。これにより、一方の電極が導電膜６１に接続され、他方の電極が導電膜６２に接続されたチップキャパシタ６４を高調波処理回路６０に含めることができ、高調波処理回路６０のインピーダンス調整を柔軟に行うことが可能となる。また、高調波処理回路６０は、導電膜６１の近傍に配置され且つフローティング電位とされた複数の導電膜６３を含む。これにより、導電膜６３と導電膜６１とをワイヤ６５によって結線することによって高調波処理回路６０のインピーダンス調整を行うことができ、高調波処理回路６０におけるインピーダンス調整の柔軟性をより高めることができる。
なお、以上の説明では、基本波整合回路及び高調波処理回路が、それぞれ、トランジスタの出力端子であるドレイン電極に接続された構成を例示したが、この態様に限定されない。基本波整合回路及び高調波処理回路は、トランジスタの入力端子であるゲート電極に接続されていてもよい。すなわち、電力増幅装置１は、トランジスタ２０に入力される入力信号に対して処理を行う基本波整合回路及び高調波処理回路を有していてもよい。また、ドレイン電極及びゲート電極の各々に、別々の基本波整合回路及び別々の高調波処理回路が接続されていてもよい。すなわち、電力増幅装置１は、トランジスタ２０に入力される入力信号に対して処理を行う基本波整合回路及び高調波処理回路と、トランジスタ２０から出力される出力信号に対して処理を行う基本波整合回路及び高調波処理回路を有していてもよい。
また、以上の説明では、第３のメタル層Ｍ３に、出力信号の２倍波に対するインピーダンスをゼロとする高調波処理回路６０のみを形成する場合を例示したが、この態様に限定されない。例えば、図１１に示すように、第３のメタル層Ｍ３には、出力信号の２倍波に対するインピーダンスをゼロとする高調波処理回路６０Ａ及び出力信号の３倍波に対するインピーダンスを無限大とする高調波処理回路６０Ｂが設けられていてもよい。
また、電力増幅装置１は、図１２に示すように、第３のメタル層Ｍ３に設けられる導電膜６２に接続された放熱板８０を含んでいてもよい。これにより、トランジスタ２０から発せられる熱の拡散を促進させることができ、トランジスタ２０の温度上昇を抑制することができる。
図１３Ａは、電力増幅装置１を含んで構成される開示の技術の実施形態に係る電磁波放射装置１００の構成の一例を示す図である。電磁波放射装置１００は、信号を電磁波に変換して放射することにより、外部装置と通信を行う機能を有し、電力増幅装置１、信号処理装置１０１、ドライバアンプ１０２及びアンテナ１０３を含んで構成されている。
信号処理装置１０１は、デジタルアナログ変換器１１０、変調回路１１１を含んで構成されている。デジタルアナログ変換器１１０は、入力されるデジタル信号をアナログ信号に変換する。変調回路１１１は、デジタルアナログ変換器１１０から出力されるアナログ信号に所定の変調処理を施す。ドライバアンプ１０２は、変調回路１１１から出力される高周波信号を、電力増幅装置１における飽和出力値において、効率が最大となるレベルにまで増幅する。電力増幅装置１は、ドライバアンプ１０２から出力される信号の電力を増幅して出力する。アンテナ１０３は、電力増幅装置１の出力インピーダンスに整合した入力インピーダンスを有する。電力増幅装置１から出力される信号は、電磁波としてアンテナ１０３から放射される。
図１３Ｂは、電磁波放射装置１００が、２つの通信チャンネルを有する場合の構成の一例を示す図である。この場合、ドライバアンプ１０２、電力増幅装置１及びアンテナ１０３は、それぞれ２つずつ用いられる。なお、電磁波放射装置１００は、３つ以上の通信チャンネルを有していてもよい。電磁波放射装置１００が、Ｎ個の通信チャンネルを有する場合、ドライバアンプ１０２、電力増幅装置１及びアンテナ１０３は、それぞれＮ個ずつ用いられる。
以下に、開示の技術の実施形態に係る電力増幅装置の製造方法について図１４Ａ～図１４Ｑを参照しつつ説明する。なお、以下の説明では、ＦＯＷＬＰ技術を用いて電力増幅装置を製造する場合を例示する。また、以下の説明では、トランジスタのドレイン電極に、出力側の基本波整合回路及び出力側の高調波処理回路を接続し、トランジスタのゲート電極に入力側の基本波整合回路及び入力側の高調波処理回路を接続する場合について例示する。
はじめに、ベース部材１０の表面に、ＡｕＳｎ及びＡｇペースト等の導電性接合部材（図示せず）を用いてトランジスタ２０を接合する（図１４Ａ）。
次に、ベース部材１０の表面に感光性を有するレジスト７０ａを形成する。トランジスタ２０は、レジスト７０ａの内部に埋設される（図１４Ｂ）。次に、フォトリソグラフィ技術を用いてレジスト７０ａをパターニングする。これにより、ドレイン電極２１とゲート電極２３の間に開口部７１が形成される（図１４Ｃ）。次に、レジスト７０ａの表面に感光性を有するレジスト７０ｂを形成する（図１４Ｄ）。次に、フォトリソグラフィ技術を用いてレジスト７０ｂをパターニングする。これにより、レジスト７０ａ、ドレイン電極２１及びゲート電極２３の表面が露出し、ドレイン電極２１とゲート電極２３との間にレジスト７０ｂの残存部分からなるマスク７２が形成される（図１４Ｅ）。
次に、スパッタ法または蒸着法を用いて、トランジスタ２０の上部を覆う導電膜４１を形成する。導電膜４１が形成される層が第１のメタル層Ｍ１とされる（図１４Ｆ）。次に、フォトリソグラフィ技術及びエッチング技術を用いて導電膜４１をパターニングする。導電膜４１のマスク７２上に形成された部分は、マスク７２とともに除去される。導電膜４１のパターニングにより、第１のメタル層Ｍ１において、ゲート電極２３に接続された入力側の基本波整合回路４０Ｇ及びドレイン電極２１に接続された出力側の基本波整合回路４０Ｄが形成される（図１４Ｇ）。
次に、導電膜４１の表面に、感光性を有するレジスト７０ｃを形成する。レジスト７０ｃが形成される層が第１の誘電体層Ｄ１とされる（図１４Ｈ）。次に、フォトリソグラフィ技術を用いてレジスト７０ｃをパターニングする。これにより、導電膜４１の、入力側の基本波整合回路４０Ｇを構成する部分及び出力側の基本波整合回路４０Ｄを構成する部分をそれぞれ部分的に露出させる開口部７３が形成される（図１４Ｉ）。次に、レジスト７０ｃの表面に感光性を有するレジスト７０ｄを形成する。レジスト７０ｃの開口部７３にはレジスト７０ｄが充填される（図１４Ｊ）。次に、フォトリソグラフィ技術を用いてレジスト７０ｄをパターニングする。これにより、レジスト７０ｄの開口部７３に充填された部分が除去されると共に、レジスト７０ｃの表面に、レジスト７０ｄの残存部分からなるマスク７４が形成される（図１４Ｋ）。
次に、スパッタ法または蒸着法を用いて、レジスト７０ｃの表面に導電膜５０を形成する。導電膜５０が形成される層が第２のメタル層Ｍ２とされる（図１４Ｌ）。次に、導電膜５０のマスク７４上に形成された部分を、マスク７４とともに除去する。これにより、導電膜５０がパターニングされる。導電膜５０は、ビア（図示せず）を介してトランジスタ２０のソース電極（図示せず）に接続された部分がグランドプレーンとして機能する。また、導電膜５０の、レジスト７０ｃの開口部７３（図１４Ｋ参照）に充填された部分おいてビア５１が形成される。ビア５１は、第１のメタル層Ｍ１に設けられた導電膜４１に接続される。
次に、導電膜５０の表面にレジスト７０ｅを形成する。レジスト７０ｅが形成される層が第２の誘電体層Ｄ２とされる（図１４Ｎ）。次に、フォトリソグラフィ技術を用いてレジスト７０ｅをパターニングする。これにより、導電膜５０を部分的に露出させる開口部７５ａ、７５ｂが形成される。また、所定のパターンを有するマスク７６が形成される（図１４Ｏ）。
次に、スパッタ法または蒸着法を用いて、レジスト７０ｅの表面に導電膜６６を形成する。導電膜６６が形成される層が第３のメタル層Ｍ３とされる（図１４Ｐ）。
次に、導電膜６６のマスク７６上に形成された部分を、マスク７６とともに除去する（図１４Ｑ）。これにより、導電膜６６がパターニングされ、第３のメタル層Ｍ３において、入力側の高調波処理回路６０Ｇ及び出力側の高調波処理回路６０Ｄが形成される。また、導電膜６６の、レジスト７０ｅの開口部７５ａ（図１４Ｏ参照）に充填された部分においてビア６７が形成され、導電膜６６の、レジスト７０ｅの開口部７５ｂ（図１４Ｏ参照）に充填された部分においてビア６８が形成される。入力側の高調波処理回路６０Ｇは、ビア６７、導電膜５０、導電膜４１を介してゲート電極２３に接続された部分と、ビア６８を介して導電膜５０のグランドプレーンとして機能する部分に接続された部分とを含む。同様に、出力側の高調波処理回路６０Ｄは、ビア６７、導電膜５０、導電膜４１を介してドレイン電極２１に接続された部分と、ビア６８を介して導電膜５０のグランドプレーンとして機能する部分に接続された部分とを含む。
以上の各工程を経ることにより電力増幅装置が完成する。上記した開示の技術の実施形態に係る電力増幅装置の製造方法によれば、基本波整合回路４０Ｇ、４０Ｄ及び高調波処理回路６０Ｇ、６０Ｄをトランジスタ２０の直近に配置することができる。また、基本波整合回路４０Ｇ、４０Ｄ及び高調波処理回路６０Ｇ、６０Ｄと、トランジスタ２０との接続にワイヤを用いることを要しない。従って、基本波整合回路４０Ｇ、４０Ｄ及び高調波処理回路６０Ｇ、６０Ｄと、トランジスタ２０との接続部における損失を抑制することができるので、電力増幅装置の変換効率を従来よりも高めることが可能となる。
なお、電力増幅装置１は開示の技術における電力増幅装置の一例である。トランジスタ２０は、開示の技術におけるトランジスタの一例である。ゲート電極２３は開示の技術における入力端子の一例である。ドレイン電極２１は開示の技術における出力端子の一例である。ゲート電極２３は開示の技術における入力端子の一例である。
基本波整合回路４０、４０Ｄ、４０Ｇは、開示の技術における基本波整合回路の一例である。導電膜４１は開示の技術における第１の導電膜の一例である。高調波処理回路６０、６０Ａ、６０Ｂ、６０Ｄ、６０Ｇは開示の技術における高調波処理回路の一例である。導電膜６１は開示の技術における第２の導電膜の一例である。第１の誘電体層Ｄ１は開示の技術における第１の誘電体層の一例である。第２の誘電体層Ｄ２は開示の技術における第２の誘電体層の一例である。導電膜５０は開示の技術における第３の導電膜の一例である。導電膜６２は開示の技術における第４の導電膜の一例である。導電膜６３は開示の技術における第５の導電膜の一例である。チップキャパシタ６４は開示の技術におけるキャパシタの一例である。電磁波放射装置１００は開示の技術における電磁波放射装置の一例である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
入力信号が入力される入力端子及び出力信号を出力する出力端子を有するトランジスタと、
前記トランジスタ上に積層され且つ前記入力端子及び前記出力端子の少なくとも一方に接続された第１の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の基本波に対する負荷インピーダンスを、前記トランジスタのインピーダンスに整合させる基本波整合回路と、
前記第１の導電膜との間に誘電体層を挟んで前記第１の導電膜上に積層され且つ前記誘電体層を貫通するビアを介して前記入力端子及び前記出力端子の少なくとも一方に接続された第２の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の高調波に対するインピーダンスを調整する高調波処理回路と、
を含む電力増幅装置。
（付記２）
前記第１の導電膜上に積層された第１の誘電体層と、
前記第１の誘電体層上に積層され、所定の電位が印加される第３の導電膜と、
前記第３の導電膜と前記第２の導電膜との間に設けられた第２の誘電体層と、
を含む
付記１に記載の電力増幅装置。
（付記３）
前記高調波処理回路は、
前記第２の誘電体層上に積層され、前記第２の誘電体層を貫通するビアを介して前記第３の導電膜に接続された第４の導電膜と、
前記第２の導電膜に一方の電極が接続され、前記第４の導電膜に他方の電極が接続されたキャパシタと、
を含む
付記２に記載の電力増幅装置。
（付記４）
前記高調波処理回路は、前記第２の誘電体層上に積層され、フローティング電位とされた第５の導電膜を含む
付記３に記載の電力増幅装置。
（付記５）
前記高調波処理回路は、前記入力信号及び前記出力信号の少なくとも一方の２倍波に対するインピーダンスをゼロとするように構成されている
付記１から付記４のいずれか１つに記載の電力増幅装置。
（付記６）
供給される信号に対して所定の処理を行う信号処理装置と、前記信号処理装置によって処理された信号が入力信号として入力され、前記入力信号の電力を増幅して出力する電力増幅装置と、前記電力増幅装置から出力された出力信号を電磁波として放射するアンテナと、を含む電磁波放射装置であって、
入力信号が入力される入力端子及び出力信号を出力する出力端子を有するトランジスタと、
前記トランジスタ上に積層され且つ前記入力端子及び前記出力端子の少なくとも一方に接続された第１の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の基本波に対する負荷インピーダンスを、前記トランジスタのインピーダンスに整合させる基本波整合回路と、
前記第１の導電膜との間に誘電体層を挟んで前記第１の導電膜上に積層され且つ前記誘電体層を貫通するビアを介して前記入力端子及び前記出力端子の少なくとも一方に接続された第２の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の高調波に対するインピーダンスを調整する高調波処理回路と、
を含む電磁波放射装置。
（付記７）
前記第１の導電膜上に積層された第１の誘電体層と、
前記第１の誘電体層上に積層され、所定の電位が印加される第３の導電膜と、
前記第３の導電膜と前記第２の導電膜との間に設けられた第２の誘電体層と、
を含む
付記６に記載の電磁波放射装置。
（付記８）
前記高調波処理回路は、
前記第２の誘電体層上に積層され、前記第２の誘電体層を貫通するビアを介して前記第３の導電膜に接続された第４の導電膜と、
前記第２の導電膜に一方の電極が接続され、前記第４の導電膜に他方の電極が接続されたキャパシタと、
を含む
付記７に記載の電磁波放射装置。
（付記９）
前記高調波処理回路は、前記第２の誘電体層上に積層され、フローティング電位とされた第５の導電膜を含む
付記８に記載の電磁波放射装置。
（付記１０）
入力信号が入力される入力端子及び出力信号を出力する出力端子を有するトランジスタ上に、前記入力信号及び前記出力信号の少なくとも一方の基本波に対する負荷インピーダンスを前記トランジスタのインピーダンスに整合させる基本波整合回路を構成し且つ前記入力端子及び前記出力端子の少なくとも一方に接続された第１の導電膜を積層する工程と、
前記入力信号及び前記出力信号の少なくとも一方の高調波に対するインピーダンスを調整する高調波処理回路を構成し且つ前記第１の導電体膜との間に設けられた誘電体層を貫通するビアを介して前記入力端子及び前記出力端子の少なくとも一方に接続された第２の導電膜を、前記誘電体層を間に挟んで前記第１の導電膜上に積層する工程と、
を含む電力増幅装置の製造方法。
１ 電力増幅装置
１２、１３、１４ ビア
２０ トランジスタ
２１ ドレイン電極
２２ ソース電極
２３ ゲート電極
３０ 多層基板
４０、４０Ｄ、４０Ｇ 基本波整合回路
４１、４２、５０、６１、６２、６３ 導電膜
６０、６０Ａ、６０Ｂ、６０Ｄ、６０Ｇ 高調波処理回路
６４ チップキャパシタ
１００ 電磁波放射装置
１０１ 信号処理装置
１０２ ドライバアンプ
１０３ アンテナ
Ｄ１ 第１の誘電体層
Ｄ２ 第２の誘電体層

Claims (6)

  1. 入力信号が入力される入力端子及び出力信号を出力する出力端子を有するトランジスタと、
    前記トランジスタ上に積層され且つ前記入力端子及び前記出力端子の少なくとも一方に接続された第１の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の基本波に対する負荷インピーダンスを、前記トランジスタのインピーダンスに整合させる基本波整合回路と、
    前記第１の導電膜との間に第１の誘電体層を挟んで前記第１の導電膜上に積層され且つ前記第１の誘電体層を貫通するビアを介して前記入力端子及び前記出力端子の少なくとも一方に接続された第２の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の高調波に対するインピーダンスを調整する高調波処理回路と、
    を含み、
    前記高調波処理回路は、フローティング電位とされる第５の導電膜を含み、
    前記第１の導電膜は、前記トランジスタと前記第１の誘電体層との間に設けられており、
    前記第５の導電膜は、前記第２の導電膜が設けられた導電体層と同じ導体層において、前記第２の導電膜の周囲に設けられている
    電力増幅装置。
  2. 前記第１の誘電体層上に積層され、所定の電位が印加される第３の導電膜と、
    前記第３の導電膜と前記第２の導電膜との間に設けられた第２の誘電体層と、
    を含む
    請求項１に記載の電力増幅装置。
  3. 前記高調波処理回路は、
    前記第２の誘電体層上に積層され、前記第２の誘電体層を貫通するビアを介して前記第３の導電膜に接続された第４の導電膜と、
    前記第２の導電膜に一方の電極が接続され、前記第４の導電膜に他方の電極が接続されたキャパシタと、
    を含む
    請求項２に記載の電力増幅装置。
  4. 前記第１の導電膜は、前記入力端子及び前記出力端子の少なくとも一方に接する導電体層を含み、
    前記第１の誘電体層は、前記導電体層に積層され、
    前記第２の導電膜は、前記第１の誘電体層を貫通するビア及び前記導電体層を介して、前記入力端子及び前記出力端子の少なくとも一方に接続される
    請求項１に記載の電力増幅装置。
  5. 前記高調波処理回路は、前記第２の導電膜を含んで構成されるインダクタと、前記キャパシタとが直列接続されたＬＣ共振回路を形成しており、前記入力信号及び前記出力信号の少なくとも一方の２倍波に対するインピーダンスをゼロとするように構成されている
    請求項３に記載の電力増幅装置。
  6. 供給される信号に対して所定の処理を行う信号処理装置と、前記信号処理装置によって処理された信号が入力信号として入力され、前記入力信号の電力を増幅して出力する電力増幅装置と、前記電力増幅装置から出力された出力信号を電磁波として放射するアンテナと、を含む電磁波放射装置であって、
    前記電力増幅装置は、
    入力信号が入力される入力端子及び出力信号を出力する出力端子を有するトランジスタと、
    前記トランジスタ上に積層され且つ前記入力端子及び前記出力端子の少なくとも一方に接続された第１の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の基本波に対する負荷インピーダンスを、前記トランジスタのインピーダンスに整合させる基本波整合回路と、
    前記第１の導電膜との間に第１の誘電体層を挟んで前記第１の導電膜上に積層され且つ前記第１の誘電体層を貫通するビアを介して前記入力端子及び前記出力端子の少なくとも一方に接続された第２の導電膜を含み、前記入力信号及び前記出力信号の少なくとも一方の高調波に対するインピーダンスを調整する高調波処理回路と、
    を含み、
    前記高調波処理回路は、フローティング電位とされる第５の導電膜を含み、
    前記第１の導電膜は、前記トランジスタと前記第１の誘電体層との間に設けられており、
    前記第５の導電膜は、前記第２の導電膜が設けられた導電体層と同じ導体層において、前記第２の導電膜の周囲に設けられている
    電磁波放射装置。
JP2019053358A 2019-03-20 2019-03-20 電力増幅装置及び電磁波放射装置 Active JP7371340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019053358A JP7371340B2 (ja) 2019-03-20 2019-03-20 電力増幅装置及び電磁波放射装置
US16/797,545 US11205997B2 (en) 2019-03-20 2020-02-21 Power amplification apparatus and electromagnetic radiation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019053358A JP7371340B2 (ja) 2019-03-20 2019-03-20 電力増幅装置及び電磁波放射装置

Publications (2)

Publication Number Publication Date
JP2020155959A JP2020155959A (ja) 2020-09-24
JP7371340B2 true JP7371340B2 (ja) 2023-10-31

Family

ID=72514970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019053358A Active JP7371340B2 (ja) 2019-03-20 2019-03-20 電力増幅装置及び電磁波放射装置

Country Status (2)

Country Link
US (1) US11205997B2 (ja)
JP (1) JP7371340B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141757A (ja) 2000-08-08 2002-05-17 Tdk Corp パワーアンプモジュール、パワーアンプモジュール用誘電体基板及び通信端末装置
JP2003218646A (ja) 2001-11-16 2003-07-31 Matsushita Electric Ind Co Ltd 電力増幅装置、及び無線通信装置
JP2005521312A (ja) 2002-03-21 2005-07-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電力増幅器デバイス
JP2009130150A (ja) 2007-11-26 2009-06-11 Nippon Seiki Co Ltd 多層配線板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515854B2 (ja) 1995-04-05 2004-04-05 松下電器産業株式会社 高周波電力増幅回路装置
KR100197187B1 (ko) 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치
JP3922961B2 (ja) 2002-04-15 2007-05-30 三菱電機株式会社 半導体装置
JP2015103913A (ja) 2013-11-22 2015-06-04 三菱電機株式会社 高周波増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141757A (ja) 2000-08-08 2002-05-17 Tdk Corp パワーアンプモジュール、パワーアンプモジュール用誘電体基板及び通信端末装置
JP2003218646A (ja) 2001-11-16 2003-07-31 Matsushita Electric Ind Co Ltd 電力増幅装置、及び無線通信装置
JP2005521312A (ja) 2002-03-21 2005-07-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電力増幅器デバイス
JP2009130150A (ja) 2007-11-26 2009-06-11 Nippon Seiki Co Ltd 多層配線板

Also Published As

Publication number Publication date
US20200304075A1 (en) 2020-09-24
US11205997B2 (en) 2021-12-21
JP2020155959A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
KR100197187B1 (ko) 고주파전력 증폭회로장치
US6633005B2 (en) Multilayer RF amplifier module
US10396025B2 (en) Semiconductor device and amplifier apparatus
US9979356B2 (en) Magnetically coupled load modulation
JP6273247B2 (ja) 高周波半導体増幅器
JP2003521127A (ja) 多重アース信号路ｌｄｍｏｓ電力用パッケージ
JP6615414B1 (ja) 高周波増幅器および高周波増幅器モジュール
JP2003163310A (ja) 高周波半導体装置
JP7371340B2 (ja) 電力増幅装置及び電磁波放射装置
JPH08335836A (ja) 高周波電力増幅回路装置
CN111989861B (zh) 高频功率放大器
US11069634B2 (en) Amplifier and amplification apparatus
JP7281061B2 (ja) 半導体装置
JP2021069068A (ja) 半導体装置
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
JP2003258001A (ja) 高周波半導体装置
JP2010183100A (ja) 半導体増幅器
US20230291358A1 (en) High-frequency device and docherty amplifier
WO2023053228A1 (en) Semiconductor device
NL2027022B1 (en) Electronic package and device comprising the same
WO2023181803A1 (ja) 電子部品及び回路装置
JPH05167218A (ja) 電力増幅器の実装構造
KR20220051588A (ko) 증폭기 회로용 트랜지스터의 실장구조
JP2007103391A (ja) 半導体増幅器
JP2023055125A (ja) 高周波装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7371340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150